CN103490774B - 振荡器的校准装置及校准方法 - Google Patents
振荡器的校准装置及校准方法 Download PDFInfo
- Publication number
- CN103490774B CN103490774B CN201310074624.3A CN201310074624A CN103490774B CN 103490774 B CN103490774 B CN 103490774B CN 201310074624 A CN201310074624 A CN 201310074624A CN 103490774 B CN103490774 B CN 103490774B
- Authority
- CN
- China
- Prior art keywords
- reference clock
- divisor
- clock
- phase
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009434 installation Methods 0.000 title claims abstract description 40
- 230000010355 oscillation Effects 0.000 claims abstract description 42
- 238000012545 processing Methods 0.000 claims abstract description 6
- 238000012937 correction Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 15
- 230000003044 adaptive effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 241000208340 Araliaceae Species 0.000 description 2
- 241001492220 Echovirus E2 Species 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005138 cryopreservation Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1077—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the phase or frequency detection means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种振荡器的校准装置及校准方法，其中该振荡器包括相位锁存装置，用于追踪由该振荡器产生的第一参考时钟直至该第一参考时钟相位对齐于反馈时钟，以及用于接着追踪由该振荡器产生的第二参考时钟直至该第二参考时钟与该反馈时钟的相位差为稳定相位差，其中该反馈时钟是通过以除数对该相位锁存装置的输出振荡信号进行分频处理而产生，该第二参考时钟的频率不同于该第一参考时钟的频率且两者间具有频率差；校正电路，用于将该除数校正至更新后除数以减少该稳定相位差；以及校准电路，用于依据该更新后除数校准该振荡器的该振荡频率，该更新后除数与该频率差对应。本发明实施例能够对振荡器的振荡频率进行校准，使振荡器的特性曲线线性化。
Description
【技术领域】
本发明是有关于振荡器的校准装置及校准方法，尤其是关于一种可对振荡器的特性曲线进行校准的装置以及相关方法。
【背景技术】
在无线通信系统中，振荡器用于产生具有所需振荡频率的振荡时钟信号。通常，振荡器的振荡频率范围可以通过两个方面予以评估：动态范围（DR）及静态范围（SR）。理想的振荡器动态范围与静态范围可参见图1，图1所示为一理想振荡器所具有的多条特性曲线的示意图。振荡器可以依据自动频率控制（automatic frequency control，AFC）码（例如0～8191）以及静态频率控制码（CapID码）（例如0～127）被控制以产生不同的振荡频率。具体的，位于中心的AFC码用于判定振荡器的静态范围，以及每一个AFC码用于控制振荡器以产生所需的振荡频率。理想状态下，对于每一个CapID码来说，AFC码与振荡频率之间的关系是线性的，即图1中所示的多条特性曲线是直线的。但是在实际应用中，AFC码与振荡器的振荡频率之间的关系并非是线性的，从而图1所示的代表了AFC码与振荡频率之间的转移函数的特性曲线实际应用中应是曲线状的而并非是直线状的。因此，该无线通信系统可能没有足够的裕量（margin）以追踪温度变换与晶体老化（crystal aging），以及没有足够的裕量以在制造过程中（例如焊锡过程中）初始化晶体偏移与静态误差。此外，使用传统的芯片外（off-chip）手段以测试振荡器的动态范围与动态范围不仅会消耗时间还会产生额外的成本。因此，在本技术领域，亟需一种有效以及低成本的方式以测试及校准振荡器的SR与DR。
【发明内容】
本发明的目的之一在于提供一种校准装置及校准方法以校准振荡器的特性曲线。
根据本发明的一实施例，提供一种校准装置，用于校准一振荡器的振荡频率，该校准装置包含有：相位锁存装置，用于追踪由该振荡器产生的第一参考时钟直至该第一参考时钟相位对齐于一反馈时钟，以及用于接着追踪由该振荡器产生的第二参考时钟直至该第二参考时钟与该反馈时钟的相位差为一稳定相位差，其中该反馈时钟是通过以一除数对该相位锁存装置的输出振荡信号进行分频处理而产生，该第二参考时钟的频率不同于该第一参考时钟的频率且两者间具有一频率差；校正电路，用于将该除数校正至一更新后除数以减少该第二参考时钟与该反馈时钟之间的该稳定相位差；以及校准电路，用于依据该更新后除数校准该振荡器的该振荡频率，该更新后除数与该频率差对应。
根据本发明的另一实施例，提供一种校准方法，用于校准一振荡器的振荡频率，该校准方法包含：控制相位锁存装置追踪由该振荡器产生的第一参考时钟直至该第一参考时钟相位对齐于一反馈时钟，以及接着追踪由该振荡器产生的第二参考时钟直至该第二参考时钟与该反馈时钟的相位差为一稳定相位差，其中该反馈时钟是通过以一除数对该相位锁存装置的输出振荡信号进行分频处理而产生，该第二参考时钟的频率不同于该第一参考时钟的频率且两者间具有一频率差；将该除数校正至一更新后除数以减少该第二参考时钟与该反馈时钟之间的该稳定相位差；以及依据该更新后除数校准该振荡器的该振荡频率，该更新后除数与该频率差对应。
本发明实施例的校准装置及校准方法可对振荡器的振荡频率进行校准，使振荡器的特性曲线线性化。
【附图说明】
图1所示为一理想振荡器所具有的多条特性曲线的示意图；
图2为依据本发明一实施例的校准装置200的电路示意图；
图3为依据本发明另一实施例的校准装置300的电路示意图；
图4所示为依据本发明实施例的校准装置200或校准装置300所执行的校准方法的流程示意图；
图5为依据本发明实施例的对应于不同增益下的计数值Nc的示意图。
【具体实施方式】
在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求项当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在本文中应解释为包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
请参见图2，图2为依据本发明一实施例的校准装置200的示意图。该校准装置200用于校准振荡器202的振荡频率，该振荡器202同样示意于图2中。该振荡器202可以是一数控晶体振荡器、压控晶体振荡器、陶瓷振荡器、通过传导性元件或者电感性元件实现的共振器、或者弛张振荡器（relaxation oscillator）。该校准装置200包含相位锁存装置204、校正电路206、以及校准电路208。需要注意的是，本实施例的校准装置200可以通过一模拟电路予以实现，此时该振荡器202为压控晶体振荡器，该相位锁存装置204为模拟相位回路，以及该校正电路206通过一模拟或数字校正电路予以实现。该相位锁存装置204用于追踪由振荡器202产生的第一参考时钟Sref1直至反馈时钟Sfb与该第一参考时钟Sref1的相位对齐为止，接着该相位锁存装置204用于追踪由振荡器202产生的第二参考时钟Sref2直至该第二参考时钟Sref2与该反馈时钟Sfb之间的相位差为一稳定的相位误差，其中该反馈时钟Sfb是通过使用一除数N对相位锁存装置204的输出振荡信号Sosc进行分频而得到。该校正电路206用于将除数N校正至一更新后除数Nu以降低第二参考时钟Sref2与该反馈时钟Sfb之间的相位差。该校准电路208用于至少依据该更新后除数Nu来校正振荡器202的振荡频率。此外，该第二参考时钟Sref2是通过在该振荡器202产生该第一参考时钟Sref1时依据一预定值来改变振荡器202的一控制信号Sc1予以产生。
该相位锁存装置204包含一侦测电路2042，一可控振荡器2044，以及一反馈电路2046。该侦测电路2042用于侦测相应的参考时钟（例如Sref1或Sref2）与该反馈时钟Sfb之间的相位误差以产生一控制信号Sc2。该可控振荡器2044用于依据该控制信号Sc2产生输出振荡信号Sosc。该反馈电路2046用于依据输出振荡信号Sosc以及除数N产生反馈时钟Sfb至该侦测电路2042。该侦测电路2042包含一相位/频率侦测器（PFD）2042a，一电荷泵电路2042b，以及一环路滤波器2042c，其中该相位/频率侦测器（PFD）2042a、电荷泵电路2042b以及环路滤波器2042c的设置如图2所示。
该校正电路206包含一相位侦测器2062，一控制电路2064，一计数电路2066，一逻辑电路2068以及一调制电路2070。该相位侦测器2062用于侦测上述稳定的相位差以产生一侦测输出Sd。该控制电路2064用于依据一增益适应性地校正该侦测输出Sd以产生一校正后输出信号Sad，其中如图2所示，该控制电路2064包含一适应性控制器2064a以及一乘法器2064b。该计数电路2066用于依据该校正后输出信号Sad产生一计数值Nc。该逻辑电路2068用于依据该计数值Nc以及一分数Nfrac产生一校正后计数值Nac。该调制电路2070用于依据该校正后计数值Nac产生一校正信号Sa以更新该除数N至更新后除数Nu，以用于降低第二参考时钟Sref2与反馈时钟Sfb之间的相位差。于本实施例中，该逻辑电路2068为一加法电路，用于将该计数值Nc与分数Nfrac相加以产生该校正后计数值Nac。因此，该更新后除数Nu的值与除数N、计数值Nc与该分数Nfrac的总和相等，即Nu=N+Nc+Nfrac。
在本实施例中，振荡器202的调谐范围可以受控于多个CapID码以及多个AFC码（经由该控制信号Sc1），其中振荡器202的动态范围（例如子带频率范围）取决于其中的一个CapID码以及多个AFC码，以及振荡器202的静态范围取决于每一子带的中心AFC码。当振荡器被制造时，其提供的AFC码与振荡器202的振荡频率之间的关系是非线性的，从而振荡器202需要得到校准以使特性曲线线性化。依据图2所示的设置，制造后的振荡器202用于依据多个AFC码以及一CapID码产生该第二参考时钟Sref2。接着，该相位锁存装置204追踪该第二参考时钟Sref2直至该第二参考时钟Sref2与反馈时钟Sfb之间的相位差为稳定的相位差，以及接着该校正电路206校正除数N以降低该稳定的相位差。接着该校准电路208依据更新后除数Nu校准振荡器的202的振荡频率。具体地，该校准装置200获取振荡器202的特性曲线，以及校准电路208接着用于校准该特性曲线以使该特性曲线线性化（可参见图1所示的理想的特性曲线）。需要注意的是，校准电路208所执行的校准/预矫正操作可以通过软件或者固件予以完成。此外，在另一实施例中，在获取振荡器202的特性曲线后，校准电路208预矫正反馈电路2046的除数N而不是直接对振荡器202进行校准，以对振荡器202的特性曲线进行校准，该校准方式同样属于本发明所保护的范畴之内。此外，该由校准电路208所执行的校准/预矫正操作可以通过软件或者固件来完成。
于本发明的另一实施例中，校准装置可以是一全数字电路，如图3所示。图3为依据本发明另一实施例的校准装置300的电路示意图。该校准装置300用于校准数控晶体振荡器（DCXO）302的振荡频率，其中该数控晶体振荡器302也示于图3中。该校准装置300包含一数字相位锁存装置304、一校正电路306,、以及一校准电路308。该相位锁存装置304用于追踪由振荡器302所产生的第一参考时钟Sref1’直至反馈时钟Sfb’与该第一参考时钟Sref1’相位对齐，接着该相位锁存装置304用于追踪振荡器302产生的第二参考时钟Sref2’直至该第二参考时钟Sref2’与反馈时钟Sfb’之间的相位差为一稳定相位差，其中该反馈时钟Sfb’是通过以一除数N’对相位锁存装置304的输出振荡信号Sosc’进行分频处理而得到。校正电路306用于校正除数N’至更新后除数Nu’以降低第二参考时钟Sref2’与反馈时钟Sfb’之间的稳定相位差。而校准电路308则用于至少依据该更新后除数Nu’校准振荡器302的振荡频率。此外，该第二参考时钟Sref2’是当振荡器302产生该第一参考时钟Sref1’时通过依据一预定值以改变一控制信号Sc1’而产生。
相位锁存装置304包含一侦测电路3042，一可控数字振荡器3044，以及一反馈电路3046。该侦测电路3042包含一时间至数字转换器（TDC）3042a和一数字滤波器3042b。该时间至数字转换器3042a用于转换相应的参考时钟（例如Sref1’或Sref2’）与反馈时钟Sfb’之间的相位差（即时间差）以产生一数字相位差Sd’。该数字滤波器3042b用于依据该数字相位差Sd’产生控制信号Sc2’。该可控数字振荡器3044用于依据该控制信号Sc2’产生输出振荡信号Socs’。该反馈电路3046用于依据该输出振荡信号Socs’与除数N’产生该反馈时钟Sfb’至该侦测电路3042。
校正电路306包含一控制电路3064、一计数电路3066、一逻辑电路3068以及一调制电路3070。该控制电路3064用于通过一增益适应性地校正该数字相位差Sd’以产生一校正后输出信号Sad’，如图3所示，该控制电路3064进一步包含一适应性控制器3064a与一乘法器3064b。该计数电路3066用于依据该校正后输出信号Sad’产生一计数值Nc’。该逻辑电路3068用于依据该计数值Nc’与一分数Nfrac’产生一校正后计数值Nac’。该调制电路3070用于产生一校正信号Sa’以更新除数N’至更新后除数Nu’，从而以依据该校正后计数值Nac’降低第二参考时钟Sref2’与反馈时钟Sfb’之间的相位差。于本实施例中，该逻辑电路3068为一加法电路，用于将计数值Nc’与分数Nfrac’相加以产生该校正后计数值Nac’。因此，该更新后除数Nu’的值与除数N’、计数值Nc’与该分数Nfrac’的总和相等，即Nu’=N’+Nc’+Nfrac’。
相对于校准装置200，校准装置300省略了校准装置200的相位侦测器2062，因为相位锁存装置304就相当于一全数字相位锁存回路。因此，该时间至数字转换器3042a可以被数字相位锁存装置304与校正电路306共同使用。需要注意的是，本实施例中校准装置300的运作类似于上一实施例中校准装置200的运作，因此为简洁起见，在此不再对校准装置300的运作进行赘述。
进一步请参见图4，图4所示为依据本发明实施例的校准装置200或校准装置300所执行的校准方法的流程示意图。为简洁起见，在下文中，校准方法400将结合校准装置200一起进行描述。需要了解的是，图4所示流程中的各步骤并非一定要严格按照下述的顺序进行以及并非一定是要连续执行，即前后步骤中间还能插入其他的步骤，其同样能够达到大致相同的效果。本实施例的校准方法400包含：
步骤402，使用一CapID码以选择振荡器202的一子带；
步骤404，使用一AFC码以设置振荡器202的一振荡频率（即第一参考时钟Sref1）；
步骤406，控制相位锁存装置204运作于第一模式（即类型2），以追踪振荡器202产生的该第一参考时钟Sref1直至该第一参考时钟Sref1的相位对齐于反馈时钟Sfb的相位；
步骤408，控制相位锁存装置204运作于第二模式（即类型1）；
步骤410，开启校准电路206；
步骤412，获取一初始计数值Ni；
步骤414，控制上述AFC码增加一预定值（或预定码），以使振荡器202将第一参考时钟Sref1变至第二参考时钟Sref2；
步骤416，使用类型1的相位锁存装置204以追踪第二参考时钟Sref2直至该第二参考时钟Sref2与反馈时钟Sfb之间的相位差为一稳定相位差；
步骤418，依据该第二参考时钟Sref2与反馈时钟Sfb之间的稳定相位差对计数值Nc进行计数；
步骤420，产生更新后除数Nu以对反馈电路2046的除数N进行更新，以依据计数值Nc与分数Nfrac降低该第二参考时钟Sref2与反馈时钟Sfb之间的相位差；
步骤422，当第二参考时钟Sref2与反馈时钟Sfb之间的相位差大致上等于零时，停止对计数值Nc的计数；
步骤424，依据除数N、计数值Nc以及分数Nfrac（即根据更新后的除数Nu），计算振荡器202的当前振荡频率的在单位为每百万分之一（parts per million，ppm）内的频率变化；
步骤426，判定是否选定子带的所有AFC码均已完成计算，若否，执行步骤404，若是，执行步骤428；
步骤428，校准振荡器202的AFC码以使对应于CapID码的特性曲线线性化。
根据图4，校准方法400可用于校准对应于振荡器202的一个CapID码的特性曲线，但是这并非是对本发明的限制。在系统需求时，该校准方法400还可以用于校准振荡器202的所有特性曲线。例如在上述步骤402中，一CapID码可输入至振荡器202中以选择振荡器202的所需的子带，其中该CapID码可以对振荡器内的电容阵列进行控制从而以选择所需的子带，此外，对于振荡器202本身来说，可使用多个AFC码来定义所选择的振荡器202子带所对应的动态范围。为了校准对应于上述CapID码的特性曲线，振荡器202的每一AFC码可以被校准。因此，在上述步骤404中，一AFC码（即该控制信号Sc1）被输入至振荡器202以设置振荡器202的振荡频率。需要注意的是，在步骤404中，选取AFC码的顺序可以是从最小值的AFC码到最大值的AFC码，或者从最大值的AFC码到最小值的AFC码，或者以任意的顺序来进行选取。
当该CapID码与第一个AFC码输入至振荡器202后，该振荡器202产生对应该CapID码与第一AFC码的第一参考时钟Sref1。接着于步骤406中，相位锁存装置204被控制以运作在第一模式（即类型2）下，以追踪振荡器202产生的该第一参考时钟Sref1直至该第一参考时钟Sref1与反馈时钟Sfb的相位对齐为止。需要注意的是，当相位锁存装置204运作于类型2以及当该第一参考时钟Sref1与反馈时钟Sfb相位对齐时，相位/频率侦测器2042a将不会输出侦测信号，其原因在于当第一参考时钟Sref1的相位对齐于反馈时钟Sfb时，该侦测信号的脉冲宽度实质上等于零。
接着在步骤408中，相位锁存装置204被控制以运作在第二模式（即类型1）下，需要注意的是，当相位锁存装置204运作于类型1时，该相位锁存装置204仅会锁存反馈时钟Sfb的振荡频率至等于第二参考时钟Sref2的振荡频率，而不会锁存第二参考时钟Sref2的相位至等于反馈时钟Sfb的相位。换句话说，当该相位锁存装置204处于稳定的类型1的状态下时，第二参考时钟Sref2的相位不会对齐于反馈时钟Sfb的相位。需要注意的是，当相位锁存装置204被控制运作在第一模式下时，该相位锁存装置204可当作一类型2相位锁存回路，以及当相位锁存装置204被控制运作在第二模式下时，该相位锁存装置204可当作一类型1相位锁存回路。
此外，需要注意的是，尽管在相位锁存装置204运作于类型2时该反馈时钟Sfb的相位已被锁存至对齐于该第一参考时钟Sref1的相位，当相位锁存装置从类型2转换至类型1时，反馈时钟Sfb的相位与第一参考时钟Sref1的相位间仍会产生相位噪声。因此，当在步骤410中校正电路206被开启时，该计数电路2066首先用于依据第一参考时钟Sref1与反馈时钟Sfb之间的相位差对一初始计数值Ni进行计数，其中该相位差是由该第一参考时钟Sref1与反馈时钟Sfb之间的相位噪声引起的。与此同时，该调制电路2070产生校正信号Sa来校正除数N，以依据计数值Nc与一分数Nfrac来降低上述相位差。该调制电路2070可以是一Σ-Δ调制器（sigma-delta modulator）。
需要注意的是，在校正电路206中，一砰砰相位/频率检测器（bang-bang phase/frequency detector）（即上述相位侦测器2062）用于侦测第一参考时钟Sref1与反馈时钟Sfb之间的相位差。因此，该相位侦测器2062的侦测输出Sd的值为+1或者-1，其中当侦测输出Sd的值为+1时代表该第一参考时钟Sref1的相位领先于反馈时钟Sfb的相位，而反之，当侦测输出Sd的值为-1时代表该第一参考时钟Sref1的相位落后于反馈时钟Sfb的相位。经过对除数N的几次校正后，若相位侦测器2062的侦测输出Sd为+1与-1的一连串的交替循环值时，代表类型1相位锁存装置204处于稳定状态。
于步骤414中，该AFC码被控制增加一预定码以使振荡器202的第一参考时钟Sref1变为第二参考时钟Sref2。相应的，该第二参考时钟Sref2的相位与反馈时钟Sfb的相位之间也会产生偏离。于是，在步骤416中，上述类型1相位锁存装置204用于追踪该第二参考时钟Sref2直至第二参考时钟Sref2与反馈时钟Sfb之间的相位差变为一稳定的相位差。当第二参考时钟Sref2与反馈时钟Sfb之间的相位差为一稳定相位差时，相位侦测器2062侦测该第二参考时钟Sref2与反馈时钟Sfb之间的相位差并输出数值为+1或-1的该侦测输出。需要注意的是，该稳定的相位差依赖于第一参考时钟Sref1的振荡频率与第二参考时钟Sref2的振荡频率之间的频率范围，以及在校正电路206于第二模式下对反馈电路2046的除数N进行校正之前，该稳定的相位为一固定值。
同样的，当侦测输出Sd的值为+1时代表该第二参考时钟Sref2的相位领先于反馈时钟Sfb的相位，而反之，当侦测输出Sd的值为-1时代表该第二参考时钟Sref2的相位落后于反馈时钟Sfb的相位。同时，该计数电路2066可以为一可逆计数器（up-down counter），用于对侦测输出Sd进行计数以产生计数值Nc。该调制电路2070可以为一Σ-Δ调制器，用于调制该计数值Nc与分数Nfrac的总和（即该校正后计数值Nac），以产生校正信号Sa来更新除数N至更新后除数Nu，该更新后除数Nu用于降低第二参考时钟Sref2与反馈时钟Sfb之间的上述稳定相位差。同样地，经过对除数N的几次校正后，若相位侦测器2062的侦测输出Sd为+1与-1的一连串的交替循环值时，代表类型1相位锁存装置204处于稳定状态。
当类型1相位锁存装置204处于稳定状态时，这代表第二参考时钟Sref2与反馈时钟Sfb之间的相位差大致上等于零，此时该计数电路2066会于步骤422中停止对相位侦测器2062的侦测输出Sd的计数。同样需要注意的时，当该第二参考时钟Sref2与反馈时钟Sfb之间的相位差大致上等于零时，该可控振荡器2044的当前振荡频率（fvco’）与反馈电路2046被校正之前可控振荡器2044的振荡频率（fvco）（即该可控振荡器2044于步骤416时的振荡频率）是相等的。因此，在步骤424中，振荡器202的当前振荡频率fref’的频率变化Δf（即振荡频率fref’与AFC码增加预定值之前的振荡频率fref两者之间的频率差）可通过下述公式（1）计算获得，其中Δf的单位为ppm（parts per million）：
其中fref代表在AFC码增加预定值之前的振荡器202的振荡频率，即代表振荡器202于步骤408时的振荡频率。需要注意的是，步骤422中所获得的计数值Nc也需要经由在步骤412下获得的初始计数值Ni进行校准，以据此消除当相位锁存装置204从类型2转换至类型1时所产生的相位噪声。
在步骤426中，当被选择子带的所有AFC码的频率变化都得到校准之后，对应于CapID码的特性曲线可以获得。在步骤428中，振荡器202的AFC码可以通过多个适当码得到校准或预矫正以使对应于CapID码的特性曲线线性化。在步骤426中，若被选择子带中还有AFC码未被校准时，该校准装置200会返回至步骤404以继续输入剩余的AFC码至少振荡器202中直至被选择子带中所有的AFC码的频率变化都得到校准为止。
请再次参考图2，为了加速步骤418-422中相位锁存装置204的运作，适应性控制器2064a被用来适应性的提供对应于侦测输出Sd的增益G。乘法器2064b用于将侦测输出Sd乘以该增益G以产生校正后输出信号Sad以用于计数电路2066。更具体的是，为了加速步骤418-422中相位锁存装置204的运作，当相位侦测器2062于步骤418中开始侦测第二参考时钟Sref2与反馈时钟Sfb之间的相位差时，该适应性控制器2064a首先设置增益G为一最大增益值。该乘法器2064b接着将侦测输出Sd与该最大增益相乘以产生校正后输出信号Sad。因此，当在步骤418中相位侦测器2062开始侦测上述相位差时，由计数电路2066产生的计数值Nc被放大至一最大计数值。而若该放大后计数值超出了第一预定计数值边界508（参加图5中所示的曲线506和508），该适应性控制器2064a将降低增益G以减少计数值Nc的纹波。该校正电路206可以加速步骤418-422中相位锁存装置204的运作。通过应用上述方法，当反馈时钟Sfb的相位接近参考时钟Sref的相位时，该适应性控制器2064a可以降低增益G至低于某一数值（例如数值1），从而使得如图5所示的在反馈时钟Sfb与第二参考时钟Sref2之间的相位差大致上等于零时，计数值Nc的纹波得到减缓。换句话说，该适应性控制器2064a可以使用一第二预定计数边界510（参见图5所示的曲线506和510）以判定是否增益G已被设置为低于数值1。若该放大后计数值超出该第二预定计数边界510时，该适应性控制器2064a可以至低于数值1，以在反馈时钟Sfb与第二参考时钟Sref2之间的相位差大致上等于零时，减缓计数值Nc的纹波。
图5为依据本发明实施例的对应于不同增益下的计数值Nc的示意图，其中曲线502所示为通过将一固定低增益与侦测输出Sd相乘所得到的计数值Nc，曲线504所示为通过将一固定高增益与侦测输出Sd相乘所得到的计数值Nc，以及曲线506所示为通过将一由适应性控制器2064a所控制得到的适应性增益与侦测输出Sd相乘所得到的计数值Nc。可以看出，当使用该固定低增益乘以侦测输出Sd时，该计数值Nc（即曲线502）的变化比较平缓，但是此时用于设置计数值Nc的时间也很长。而当使用该固定高增益乘以该侦测输出Sd时，计数值Nc（即曲线504）的设置时间很快，但是当计数值Nc被设置之后依旧会存在纹波。在本实施例中，当使用适应性增益乘以该侦测输出Sd时，计数值Nc（即曲线506）的设置时间会更快，同时当计数值Nc得到设置之后纹波问题也能得到解决。振荡器202的频率变化Δf的分辨率也会得到降低。需要了解的是，上述频率变化Δf的实际分辨率还依赖于Σ-Δ调制器（即调制电路2070）的次序、分数值Nfrac、环路增益、校准时间以及校准机制。此外，调制电路2070的次序以及分数值Nfrac还能够决定增益以及砰砰相位/频率侦测器（即相位侦测器2062）的死区（dead zone），以及因此对相位侦测器2062的侦测精确度产生影响。而为了避免该死区问题以及扩展相位侦测器2062的侦测范围，需要一更高次序的Σ-Δ调制器以及更小数值的分数。
简单来说，通过使用上述校准方法400，可使一更有效及精确的获取振荡器202的特性曲线的方法得以实现。振荡器202的AFC码可以经由适当码得到校准或预矫正，从而使得对应于CapID码的特性曲线线性化（参见图1所示的理想的特性曲线）。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，本领域任何技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视本发明的权利要求书所界定的范围为准。
Claims (22)
1.一种校准装置，用于校准一振荡器的振荡频率，其特征在于，包含有：
相位锁存装置，用于追踪由该振荡器产生的第一参考时钟直至该第一参考时钟相位对齐于一反馈时钟，以及用于接着追踪由该振荡器产生的第二参考时钟直至该第二参考时钟与该反馈时钟的相位差为一稳定相位差，其中该反馈时钟是通过以一除数对该相位锁存装置的输出振荡信号进行分频处理而产生，该第二参考时钟的频率不同于该第一参考时钟的频率且两者间具有一频率差；
校正电路，用于将该除数校正至一更新后除数以减少该第二参考时钟与该反馈时钟之间的该稳定相位差；以及
校准电路，用于依据该更新后除数校准该振荡器的该振荡频率，该更新后除数与该频率差对应。
2.如权利要求1所述的校准装置，其特征在于，该校正电路持续对该第二参考时钟与该反馈时钟之间的该稳定相位差进行校正直至该稳定相位差大致上等于零为止。
3.如权利要求1所述的校准装置，其特征在于，该相位锁存装置包含：
侦测电路，用于侦测相应的参考时钟与该反馈时钟之间的相位差，以产生第二控制信号；
可控振荡器，用于依据该第二控制信号产生该输出振荡信号；
反馈电路，用于依据该输出振荡信号与该更新后除数产生该反馈时钟至该侦测电路。
4.如权利要求1所述的校准装置，其特征在于，当该相位锁存装置被控制运作在第一模式下时，该相位锁存装置追踪该第一参考时钟直至该第一参考时钟的相位对齐于该反馈时钟的相位；以及当该相位锁存装置被控制从该第一模式切换至第二模式时，该第一参考时钟变为该第二参考时钟，该相位锁存装置追踪该第二参考时钟直至该第二参考时钟与该反馈时钟之间的相位差为该稳定相位差。
5.如权利要求4所述的校准装置，其特征在于，当该相位锁存装置运作在该第一模式下时，该相位锁存装置运作为一类型2相位锁存回路，以及当该相位锁存装置运作在该第二模式下时，该相位锁存装置运作为一类型1相位锁存回路。
6.如权利要求4所述的校准装置，其特征在于，该稳定相位差相关于该第一参考时钟的频率与该第二参考时钟的频率之间的频率范围，以及在该校正电路于该第二模式下开始校正反馈电路的该除数之前，该稳定相位差为该第二参考时钟与该反馈时钟之间的固定的相位差。
7.如权利要求1所述的校准装置，其特征在于，该校正电路包含：
相位侦测器，用于侦测该稳定相位差以产生侦测输出；
计数电路，用于根据该侦测输出产生一计数值；
调制电路，用于依据该计数值产生一校正信号以校正该除数至该更新后除数，以降低该第二参考时钟与该反馈时钟之间的该稳定相位差。
8.如权利要求7所述的校准装置，其特征在于，该校正电路还包含：
控制电路，用于根据一增益校正该侦测输出以产生校正后输出信号，其中该计数电路为可逆计数器，用于依据该校正后输出信号产生该计数值。
9.如权利要求1所述的校准装置，其特征在于，该校正电路包含：
计数电路，用于依据该稳定相位差产生一计数值；
调制电路，用于依据该计数值产生一校正信号以校正该除数至该更新后除数，以降低该第二参考时钟与该反馈时钟之间的该稳定相位差。
10.如权利要求9所述的校准装置，其特征在于，该校正电路还包含：
控制电路，用于根据一增益校正该稳定相位差以产生校正后输出信号，其中该计数电路为可逆计数器，用于依据该校正后输出信号产生该计数值。
11.如权利要求8或10所述的校准装置，其特征在于，该控制电路依据该计数值适应性地校正该增益。
12.如权利要求8或10所述的校准装置，其特征在于，当该计数值超出一预定计数值边界时，该控制电路降低施加于该侦测输出上的该增益。
13.一种校准方法，用于校准一振荡器的振荡频率，其特征在于，该校准方法包含：
控制相位锁存装置追踪由该振荡器产生的第一参考时钟直至该第一参考时钟相位对齐于一反馈时钟，以及接着追踪由该振荡器产生的第二参考时钟直至该第二参考时钟与该反馈时钟的相位差为一稳定相位差，其中该反馈时钟是通过以一除数对该相位锁存装置的输出振荡信号进行分频处理而产生，该第二参考时钟的频率不同于该第一参考时钟的频率且两者间具有一频率差；
将该除数校正至一更新后除数以减少该第二参考时钟与该反馈时钟之间的该稳定相位差；以及
依据该更新后除数校准该振荡器的该振荡频率，该更新后除数与该频率差对应。
14.如权利要求13所述的方法，其特征在于，该将该除数校正至该更新后除数以减少该第二参考时钟与该反馈时钟之间的该稳定相位差的步骤包括：
持续对该第二参考时钟与该反馈时钟之间的该稳定相位差进行校正直至该稳定相位差大致上等于零为止。
15.如权利要求13所述的方法，其特征在于：
当该相位锁存装置被控制运作在第一模式下时，该方法还包括：控制该相位锁存装置以追踪该第一参考时钟直至该第一参考时钟的相位对齐于该反馈时钟的相位；
当该相位锁存装置被控制从该第一模式切换至第二模式时，该方法还包括：将该第一参考时钟变为该第二参考时钟。
16.如权利要求15所述的方法，其特征在于，该稳定相位差相关于该第一参考时钟的频率与该第二参考时钟的频率之间的频率范围，以及在校正电路于该第二模式下开始校正反馈电路的该除数之前，该稳定相位差为该第二参考时钟与该反馈时钟之间的固定的相位差。
17.如权利要求13所述的方法，其特征在于，该将该除数校正至一更新后除数以减少该第二参考时钟与该反馈时钟之间的该稳定相位差的步骤包括：
侦测该稳定相位差以产生侦测输出；
根据该侦测输出产生一计数值；
依据该计数值产生一校正信号以校正该除数至该更新后除数，以减少该第二参考时钟与该反馈时钟之间的该稳定相位差。
18.如权利要求17所述的方法，其特征在于：
该将该除数校正至该更新后除数以减少该第二参考时钟与该反馈时钟之间的该稳定相位差的步骤包括：根据一增益校正该侦测输出以产生校正后输出信号；以及
该根据该侦测输出产生该计数值的步骤包括：依据该校正后输出信号产生该计数值。
19.如权利要求13所述的方法，其特征在于，该将该除数校正至该更新后除数以减少该第二参考时钟与该反馈时钟之间的该稳定相位差的步骤包括：
依据该稳定相位差产生一计数值；
依据该计数值产生一校正信号以校正该除数至该更新后除数，以减少该第二参考时钟与该反馈时钟之间的该稳定相位差。
20.如权利要求19所述的方法，其特征在于：
该将该除数校正至该更新后除数以降低该第二参考时钟与该反馈时钟之间的该稳定相位差的步骤还包括：根据一增益校正该侦测输出以产生校正后输出信号；
该依据该稳定相位差产生该计数值的步骤包括：依据该校正后输出信号产生该计数值。
21.如权利要求18或20所述的方法，其特征在于，该产生校正后输出信号的步骤包括：
依据该计数值适应性地校正该增益。
22.如权利要求18或20所述的方法，其特征在于，当该计数值超出一预定计数值边界时，该控制电路降低施加于该侦测输出上的该增益。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261608498P | 2012-03-08 | 2012-03-08 | |
| US61/608,498 | 2012-03-08 | ||
| US13/786,469 | 2013-03-06 | ||
| US13/786,469 US8896386B2 (en) | 2012-03-08 | 2013-03-06 | Calibration device for oscillator and method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103490774A CN103490774A (zh) | 2014-01-01 |
| CN103490774B true CN103490774B (zh) | 2017-03-01 |
Family
ID=49113573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310074624.3A Expired - Fee Related CN103490774B (zh) | 2012-03-08 | 2013-03-08 | 振荡器的校准装置及校准方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8896386B2 (zh) |
| CN (1) | CN103490774B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103427836A (zh) * | 2013-07-25 | 2013-12-04 | 京东方科技集团股份有限公司 | 一种频率信号发生系统和显示装置 |
| KR102247301B1 (ko) * | 2014-06-09 | 2021-05-03 | 삼성전자주식회사 | 클럭 데이터 복원 회로 및 이의 동작 방법 |
| US9401801B1 (en) * | 2015-09-23 | 2016-07-26 | Qualcomm Incorporated | Multi-chip TX beamforming for per-packet switching with reduced LO leakage |
| CN106066661B (zh) * | 2016-07-12 | 2019-03-08 | 中南大学 | 一种soc内置高精度rc振荡器的校准系统 |
| US11677433B2 (en) | 2018-01-04 | 2023-06-13 | Mediatek Inc. | Wireless system having local oscillator signal derived from reference clock output of active oscillator that has no electromechanical resonator |
| EP3806338B1 (en) * | 2018-07-10 | 2023-05-10 | Mitsubishi Electric Corporation | Phase-locked loop circuit |
| US11489441B2 (en) * | 2020-06-02 | 2022-11-01 | Texas Instruments Incorporated | Reference voltage generation circuits and related methods |
| US11533058B2 (en) | 2020-12-17 | 2022-12-20 | Qualcomm Incorporated | Digital phase-frequency detector with split control loops for low jitter and fast locking |
| CN113552794A (zh) * | 2021-06-24 | 2021-10-26 | 南方电网科学研究院有限责任公司 | 一种电力芯片内时钟信号的自动校准装置及其方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1484380A (zh) * | 2002-08-27 | 2004-03-24 | 富士通株式会社 | 用于生成准确的低抖动时钟的时钟生成器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8284886B2 (en) * | 2003-01-17 | 2012-10-09 | Texas Instruments Incorporated | Radio frequency built-in self test for quality monitoring of local oscillator and transmitter |
| KR101316890B1 (ko) * | 2007-11-08 | 2013-10-11 | 삼성전자주식회사 | 주파수 합성기의 주파수 보정장치 및 그 방법 |
| US7750696B2 (en) * | 2008-03-20 | 2010-07-06 | Integrated Device Technology, Inc. | Phase-locked loop |
| US8031008B2 (en) | 2009-04-21 | 2011-10-04 | Mediatek Inc. | PLL with loop bandwidth calibration circuit |
-
2013
- 2013-03-06 US US13/786,469 patent/US8896386B2/en active Active
- 2013-03-08 CN CN201310074624.3A patent/CN103490774B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1484380A (zh) * | 2002-08-27 | 2004-03-24 | 富士通株式会社 | 用于生成准确的低抖动时钟的时钟生成器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8896386B2 (en) | 2014-11-25 |
| US20130234800A1 (en) | 2013-09-12 |
| CN103490774A (zh) | 2014-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103490774B (zh) | 振荡器的校准装置及校准方法 | |
| CN105322960B (zh) | 使用自激振荡器的时钟发生器及其方法 | |
| US8471619B2 (en) | Circuit and method for generating a clock signal | |
| CN102739246B (zh) | 时钟产生装置与频率校正方法 | |
| CN101218745A (zh) | 频率合成器的自适应性频率校正器 | |
| EP3038259A2 (en) | Coarse tuning selection for phase locked loops | |
| US8493113B2 (en) | PLL bandwidth correction with offset compensation | |
| CN102457272B (zh) | 频率校正装置、方法及锁相回路 | |
| JP2009296571A (ja) | 発振器および位相同期回路のループ帯域補正方法 | |
| US10516405B2 (en) | Semiconductor devices and methods of operating the same | |
| CN102439844A (zh) | 振荡器 | |
| CN104836578A (zh) | 一种提高晶振长期稳定度的装置和方法 | |
| US7501900B2 (en) | Phase-locked loop bandwidth calibration | |
| US8890591B1 (en) | Circuit and method of using time-average-frequency direct period syntheszier for improving crystal-less frequency generator frequency stability | |
| CN107005244A (zh) | 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准 | |
| CN116192125A (zh) | 一种基于步进ldo校正dtc延迟步进的方法及装置 | |
| CN106911322A (zh) | 生成占空比可调的时钟信号的电路和方法 | |
| US11641208B2 (en) | Frequency locking method and circuit for phase-locked loop | |
| CN204517793U (zh) | 一种提高晶振长期稳定度的装置 | |
| US9800251B2 (en) | Loop parameter sensor using repetitive phase errors | |
| US9784770B2 (en) | Devices and methods of measuring gain of a voltage-controlled oscillator | |
| CN105577185B (zh) | Osc频率自动校准电路及自动校准方法 | |
| EP1226452B1 (en) | Radio calibration by correcting the crystal oscillator frequency | |
| US8742795B2 (en) | Frequency difference calculation circuit, a satellite signal receiving apparatus and frequency difference calculation method | |
| US11429134B2 (en) | Clock circuit portions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170301 Termination date: 20190308 |