CN103488112A - 一种基于时间同步的多通道数据采集仪 - Google Patents

一种基于时间同步的多通道数据采集仪 Download PDF

Info

Publication number
CN103488112A
CN103488112A CN201310452463.7A CN201310452463A CN103488112A CN 103488112 A CN103488112 A CN 103488112A CN 201310452463 A CN201310452463 A CN 201310452463A CN 103488112 A CN103488112 A CN 103488112A
Authority
CN
China
Prior art keywords
circuit
signal
output
data
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310452463.7A
Other languages
English (en)
Other versions
CN103488112B (zh
Inventor
齐永龙
文菠
聂渝磊
史立东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chengdu Observation And Control Technology Difficult To Understand Co Ltd
Original Assignee
Sky Chengdu Observation And Control Technology Difficult To Understand Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chengdu Observation And Control Technology Difficult To Understand Co Ltd filed Critical Sky Chengdu Observation And Control Technology Difficult To Understand Co Ltd
Priority to CN201310452463.7A priority Critical patent/CN103488112B/zh
Publication of CN103488112A publication Critical patent/CN103488112A/zh
Application granted granted Critical
Publication of CN103488112B publication Critical patent/CN103488112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及数据采集及处理领域,尤其是涉及一种基于时间同步的多通道数据采集仪本发明所要解决的技术问题是:针对现有技术存在的问题,提供一种基于时间同步的多通道数据采集仪,通过VCO调理模块进行时间校正后的多通道数据采集仪进行数据采集,并通过FPGA与处理器之间并行数据传输,将传感器采集的数据保存在存储器中,通过读取数据存储芯片的数据进行后续数据处理或者通过网口与上位机进行数据交互,进行上位机数据处理。本发明处理器、FPGA控制电路、模数转换及调理电路、传感器电路相互连接,完成本设计。本发明应用于高速数据采集领域。

Description

一种基于时间同步的多通道数据采集仪
技术领域
本发明涉及数据采集及处理领域,尤其是涉及一种基于时间同步的多通道数据采集仪。
背景技术
现有技术中,时间同步体制的数据采集设备大多数为采用系统方案进行组件,如NI公司开发的基于GPS的分布式同步数据采集系统,用于桥梁的检测。该系统主要由GPS接收器和NI PXI采集设备两大部分组成,包括PXI机箱、 PXI 8187主控制器、PXI 6652 同步时钟模块、PXI 6602 计时器、PXI 4472B动态信号采集卡。该系统可实现同步数据采集,但是该系统使用硬件多、成本高、环境适应性低、体积大都不适合用于异地多点数据采集
发明内容
本发明所要解决的技术问题是:针对上述存在的问题,提供一种基于时间同步的多通道数据采集仪,通过VCO调理模块进行时间校正后的多通道数据采集仪进行数据采集,并通过FPGA与处理器之间并行数据传输,将传感器采集的数据存储于处理器数据存储器中,通过读取数据存储芯片的数据进行后续数据处理或者通过网口与上位机进行数据交互,通过上位机进行数据处理
本发明采用的技术方案如下:
一种基于时间同步的多通道数据采集仪包括:
处理器,用于通过网口接收及解析上位机发送的读取存储芯片控制信号、下位机控制信号;并输出下位机控制信号给FPGA控制电路;读取并回传存储器的数据信号给上位机;回传FPGA控制电路控制信号采集的数据信号给上位机;
FPGA控制电路,用于接收并输出处理器发送的下位机控制信号,并回传响应信号给处理器;回传模数转换及调理电路采集的数据信息给处理器;
至少一路模数转换及调理电路,用于接收FPGA控制电路输出的下位机控制信号,同时对采集的电压信号进行处理,并将处理后的信号发送给FPGA控制电路;
其中处理器解析的下位机控制信号包括耦合选择命令字、衰减倍数控制命令字、增益倍数控制命令字、选通命令字。
如图2所示,所述模数转换及调理电路包括:
交直流耦合选择电路,用于接收FPGA控制电路的耦合选择命令字,对采集的电压信号进行交流耦合输出或者直流耦合输出;
电压衰减选择电路,用于接收FPGA控制电路的衰减倍数控制命令字,对耦合选择电路输出信号进行衰减选择输出;
电压跟随器,用于增强电压衰减选择电路信号的驱动能力;
电压增益电路,用于接收FPGA控制电路的增益倍数控制命令字,对电压跟随器输出的信号进行各种档位的信号放大;
滤波及模数转换电路,用于对电压增益电路输出信号进行滤波并进行模拟信号到数字信号的转换,并将转换后的信号输出至FPGA控制电路。
所述FPGA控制电路包括信号控制模块、数据处理模块;
    信号控制模块,用于接收处理器发送的耦合选择命令字、衰减倍数控制命令字、增益倍数控制命令字,进而控制模数转换及调理电路;随后回传响应信号字给处理器;
    数据处理模块,用于接收处理器下发的选通命令字,选择接收对应的模数转换及调理电路处理的电压信号,然后对滤波及模数转换电路输出的信号存储传至数据缓存DDR,待数据处理模块空闲时上传至处理器。
一种基于时间同步的多通道数据采集仪还包括VCO调理模块,VCO调理模块包括VCO反馈控制模块、VCO、DA芯片和GPS,所述VCO反馈控制模块、VCO与DA芯片形成闭环控制,用于调节VCO时钟信号,调节后时钟信号通过VCO反馈控制模块传送给数据处理模块,GSP发送秒脉冲信号给VCO反馈控制模块;GPS发送时间及坐标信息给FPGA控制电路的信号控制模块,通过并行总线传输给处理器;所述VCO调理模块的调理过程包括:
步骤1:VCO反馈控制模块接收到GPS发送的秒脉冲信号后,对VCO的时钟信号进行计数,记录的时钟个数                                                
Figure 2013104524637100002DEST_PATH_IMAGE001
,其中当第一个秒脉冲到第二个秒脉冲之间时钟个数为F1,第二秒脉冲到第三个秒脉冲之间时钟个数为F2,…..第n个秒脉冲到第n+1个秒脉冲之间时钟个数为Fn,i大于0; 
步骤2:通过以下公式计算频率误差平均值:
Figure 2013104524637100002DEST_PATH_IMAGE003
,…
Figure 193931DEST_PATH_IMAGE004
,其中
Figure 2013104524637100002DEST_PATH_IMAGE005
是VCO理论时钟频率值,,当K为10时,
Figure 2013104524637100002DEST_PATH_IMAGE007
的10倍频值;当K为100时,则
Figure 56955DEST_PATH_IMAGE007
Figure 494889DEST_PATH_IMAGE001
的100倍频值; 
步骤3:VCO反馈控制模块对
Figure 790872DEST_PATH_IMAGE008
做PI计算,得到修正电压值控制命令字D,将修正电压值控制命令字D输入到DA芯片,从而控制DA芯片输出能驱动VCO产生理论时钟频率的电压值,进而控制VCO产生FPGA控制电路所需的时钟频率,所述VCO产生的时钟频率通过VCO反馈控制模块输出至FPGA控制电路的数据处理模块;其中所述PI计算公式为, Kp=1和Ki=16。
如图3所示,所述交直流耦合选择电路包括耦合模式选择器、第一电容,耦合模式选择器主控端与FPGA控制电路的信号控制模块连接,采集的电压通过第一电容输入到耦合模式选择器第一输入端,同时采集的电压信号输入到耦合模式选择器第二输入端,耦合模式选择器输出端与电压衰减选择电路输入端连接。
如图4所示,所述电压衰减选择电路包括第一分压电路和衰减倍数选择器;
第一分压电路,用于接收交直流耦合选择电路输出的信号,并对其进行电压分压输出;
衰减倍数选择器,用于接收FPGA控制电路输出的衰减倍数控制命令字,对第一分压电路输出电压值进行选择性输出;
所述第一分压电路包括第一分压电阻、第二分压电阻,所述第一分压电阻一端、衰减倍数选择器第一输入端与交直流耦合选择电路输出端连接;第一分压电阻另一端、衰减倍数选择器第二输入端与第二分压电阻一端连接;第二分压电阻另一端接地;衰减倍数选择器输出端与电压跟随器输入端连接,衰减倍数选择器主控端与FPGA控制电路的信号控制模块连接。
如图5的所示,所述电压增益电路包括多级放大电路和第二分压电路,所述多级放大电路依次级联,所述放大电路包括放大器、数据选择器;
    放大器,用于接收电压跟随器输出信号,同时接收数据选择器输出信号,对输入信号进行放大;
第二分压电路,用于接收放大器输出端信号,并对输出信号进行衰减;将放大器输出端信号按照对应档位输出至数据选择器输入端; 
数据选择器,用于接收FPGA控制电路的信号控制模块输出的增益倍数控制命令字,对第二分压电路的输出电压信号进行档位选择,并输出至放大器输入端。
所述第二分压电路包括第三分压电阻、第四分压电阻和第五分压电阻,放大器输出端与第二分压电路一端连接,第二分压电路另一端接地;放大器输出端与第三分压电阻一端连接,形成数据选择器第三输入端S3;第五分压电阻一端接地;第三分压电阻另一端与第四分压电阻一端共点连接,形成数据选择器第二输入端S2;所述第四分压电阻另一端与第五电压另一端共点连接,形成数据选择器第一输入端S1;其中数据选择器第一控制端、数据选择器第二控制端用于接收FPGA控制电路的信号控制模块发送的增益倍数控制命令字,并控制数据选择器第一输入端S1、数据选择器第二输入端S2、数据选择器第三输入端S3其中之一与数据选择器输出端连接;当数据选择器第二输入端S2与数据选择器输出端导通时, 
Figure 997863DEST_PATH_IMAGE010
,当数据选择器第一输入端S1与数据选择器输出端导通时, 
Figure 2013104524637100002DEST_PATH_IMAGE011
;当数据选择器第三输入端S3与数据选择器输出端导通时,
Figure 682617DEST_PATH_IMAGE012
; 
Figure 2013104524637100002DEST_PATH_IMAGE013
是电压增益电路输入端电压值。R3、R4、R5分别为第三电阻、第四分压电阻、第五分压电阻的电阻值,
Figure 483213DEST_PATH_IMAGE014
是电压增益电路输出端电压值。
一种基于时间同步的多通道数据采集仪还包括与模数转换及调理电路个数相对应的传感器电路; 若传感器需要激励源进行驱动,则传感器电路包括传感器和与传感器个数对应的激励源电路,否则,传感器电路包括传感器;当传感器电路包括传感器和激励源电路时,处理器解析的下位机控制信号还包括激励源电路控制命令字,当信号控制模块接收到处理器下发的激励源电路控制命令字,信号控制模块控制相应的激励源电路,使得相应传感器工作,随后传感器将采集的环境信息发送给模数转换及调理电路进行信号调理;所述模数转换及调理电路结合FPGA控制模块的信号控制模块发送的耦合选择命令字、衰减倍数控制命令字、增益倍数控制命令字,对接收的环境信号进行信号调理。
如图8所示,所述激励源电路包括DA转换芯片U1、驱动器U3和隔离电阻R0, DA转换芯片U1的控制字管脚、时钟管脚、数据锁存管脚、复位管脚分别与FPGA控制电路的信号控制模块输出端口的控制字管脚、时钟管脚、数据锁存管脚、复位管脚连接,DA转换芯片U1的电流控制管脚和输出管脚分别接驱动器基极和驱动器集电极
综上所述,由于采用了上述技术方案,本发明的有益效果是:
                  i.              本发明可通过FPGA控制电路选择采集某几个特定通道同时进行数据采集处理。并且系统硬件成本较低,模块化的设计,移植性较高,本发明可灵活放置于任何采集点,并且对采集到的数据可进行实时处理并进行存储,进行后续数据处理,适应性较强。
             ii.              通过VCO调理模块对时钟进行调理,使每台设备能实现高度同步的数据采集。
        iii.              手持式带电池设计,增强了本发明的便携性和进行采集布置的灵活性。
             iv.              通过模数转换及调理电路,准确的对接口信号进行调理和数据转换。大大提高了设备的采样精度。
                  v.              本发明实现了对电压信号实时采集及处理上传功能,接口数据采集和激励于一体,可通过控制选择是否激励传感器,使得接口兼容的传感器种类更加丰富。
             vi.              本发明通过不同触发方式的选择,可以提供给客户灵活的触发模式,以适应不同场合的使用。
附图说明
本发明将通过例子并参照附图的方式说明,其中:
图1本发明原理框图。
图2模数转换及调理电路原理框图。
图3交直流耦合选择电路图。
图4电压衰减选择电路图。
图5电压增益电路图。
图6仪表放大器示意图。
图7是FPGA控制电路原理框图。
图8激励源电路图。
具体实施方式
本说明书中公开的所有特征,或公开的所有方法或过程中的步骤,除了互相排斥的特征和/或步骤以外,均可以以任何方式组合。
本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征,除非特别叙述,均可被其他等效或具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只是一系列等效或类似特征中的一个例子而已。
一、工作原理: 
1)不包括传感器及激激励源电路时,本装置工作原理:
上位机发送的下位机控制信号,通过处理器进行解包处理。处理器将解包处理的下位机控制信号发送给FPGA控制电路的信号控制模块、FPGA控制电路的数据处理模块,进而控制模数转换及调理电路工作。同时FPGA控制电路的信号控制模块接收GPS发送的时间、坐标信息,将其回传给处理器,进而通过处理器将GPS发送的信息存储并传送给上位机。具体过程是:
步骤1:上位机(PC机)通过网口将下发读取存储器控制信号、下位机控制信号,处理器接收到读取存储器控制信号、下位机控制信号,一方面处理器针对读取存储芯片控制信号的命令,通过网口回传存储芯片中的数据给PC机(并读取存储器中数据信号,回传读取存储芯片控制信号对应的数据信号给上位机,上位机机接收到存储芯片的数据,进行数据分析),另一方面处理器接收及解析下位机控制信号,同时将解析 令字等,并将上述命令字发送给模数转换及调理电路;FPGA控制电路的数据处理模块接收到选通命令字,FPGA控制电路数据处理模块接收选通命令字后选通数据处理模块对应端口。
步骤2:模数转换及调理电路(指的是交直流耦合选择电路主控端、电压衰减选择电路主控端、电压增益电路主控端)接收到FPGA控制电路信号控制模块(包括10个I/O输出端口,这10个I/O输出端口分别输出REG0信号、REG1信号、REG2信号、REG3信号、REG4信号、REG5信号以及激励源电路时钟管脚、数据锁存管脚、复位管脚、控制字管脚SDIN)发送的命令,同时VCO调理模块将接近理论的时钟频率(此时钟频率是经过VCO反馈控制模块、VCO、DA芯片形成的闭环控制调节后,VCO输出的时钟频率)发送给FPGA控制芯片的数据处理模块后,模数转换及调理电路将调理后的电压信号进行采集,FPGA控制电路的信号控制模块发送耦合选择信号给交直流耦合选择电路。
步骤3:模数转换及调理电路(此时需要通过FPGA控制电路接收处理发送的选通命令字进行相应通道选通,进而FPGA控制电路数据处理模块选通通道接收相应模数转换及调理电路采集并处理的信号)将采集到的电压信号进行处理后,送入FPGA控制电路数据处理模块;FPGA控制电路的数据处理模块对多路并行数据通过并行数据总线回传给处理器(其中若FPGA控制电路采样速率高于总线传输速率时,采样数据先使用数据缓存DDR(即是DDR2 SRAM)进行缓存,待总线空闲时传给处理器),所述处理器对FPGA控制电路的回传数据进行数据存储。
1)其中触发方式的选择有多种,通过PC机给处理器下发触发方式,可以选择的触发方式有立即触发、内触发、外触发、GPS触发、网络触发。其中外触发、GPS触发、网络触发可实现多设备多通道的同步触发。外触发可捕获到触发接口的触发脉冲信号时触发设备进行采集,将所有设备的触发接口连在一起则可实现多台采集仪的同步触发,这种触发方式适合距离较近且同步精度要求较高时使用;GPS触发可将所有采集仪的触发时间设置为一致,可使所有采集仪在同一时间触发设备进行采集,实现所有采集仪的同步采集,这种触发方式适合距离远且要求同步精度较高时使用;网络触发可使用工控机通过局域网对网内的所有采集仪发送触发命令,当网内采集仪接收到触发命令时进行采集,这种触发方式适合距离较远且对同步精度要求较低时使用。内触发可设置某个通道有一个设定值大小信号以设定变化率(上升沿或下降沿)输入时,可使当前采集仪所有通道进行同步采集。外触发电路即为滤波及电平转换电路,将5V转换为3.3V。 
2)包括传感器及激激励源电路时,本装置工作原理::
21)在上述1)基础上,若传感器需要激励源电路进行激励才能工作(例如ICP传感器)时,则FPGA控制电路的信号控制模块发送耦合选择命令字控制交直流耦合选择电路工作在交流模式;处理器解析的下位机控制信号还包括激励源电路控制命令字。处理器下发的激励源电路控制命令字给FPGA控制电路的信号控制模块,FPGA控制电路信号控制模块选通传感器对应的激励源电路,进而使得对应传感器工作,随后传感器将采集到的环境信息发送给模数转换及调理电路进行处理。
22)在上述1)基础上,当传感器(一般普通的传感器)不需要激励源电路进行激励时,FPGA控制电路的信号控制模块发送耦合选择信号选择直流或交流工作模式。
二、本采集仪包括以下几个部分(不包括传感器及激励源电路):
a)    模数转换及调理电路
包括交直流耦合选择电路、电压衰减选择电路、电压跟随器、电压增益电路、滤波及模数转换电路。以下分别对其进行描述:
1)交直流耦合选择电路
包括耦合模式选择器、第一电容C1,耦合模式选择器主控端与FPGA控制电路的信号控制模块连接,采集的电压通过第一电容C1输入到耦合模式选择器第一输入端,同时采集的电压信号输入到耦合模式选择器第二输入端,耦合模式选择器输出端与电压衰减选择电路输入端连接,具体过程是:FPGA控制电路的信号控制模块发送耦合选择命令字给耦合模式选择器主控端,控制耦合模式选择器第一输入端或耦合模式选择器第二输入端其中之一与耦合模式选择器输出端接通。所述耦合模式选择器是继电器K1、模拟开关等。
11)当耦合模式选择器是继电器K1时,如图3所示,继电器K1是8个管脚,继电器K1第八管脚(耦合模式选择器主控端接收信号REG0)、继电器K1第一管脚(耦合模式选择器主控端接收信号REG1)、继电器K1第八管脚(耦合模式选择器主控端接收信号REG0)联动,同时控制继电器K1第五管脚或者继电器K1第七管脚其中之一与继电器K1第六管脚(耦合模式选择器输出端)输出。
工作过程:
步骤1:采集的电压信号通过第一电容C1输入到继电器K1第五管脚(耦合模式选择器第一输入端),同时采集的电压信号输入到继电器K1第七管脚(耦合模式选择器第二输入端);
步骤2:当FPGA控制电路的信号控制模块输出信号REG0状态为“1”、信号REG1状态为“0”时,继电器K1第六管脚(耦合模式选择器输出端)与继电器K1第五管脚(耦合模式选择器第一输入端)吸合;当信号REG0状态为“0”、REG1状态为“1”时,继电器K1第六管脚与继电器K1第七管脚(耦合模式选择器第二输入端)连通;当信号REG0状态为“1”、REG1状态为“1”时,继电器K1第六管脚保持之前的管脚导通状态;当信号REG0状态为“0”、REG1状态为“0”时,继电器K1第六管脚保持之前的管脚导通状态。即继电器K1第五管脚(耦合模式选择器第一输入端)或者继电器K1第七管脚(耦合模式选择器第二输入端)其中之一与继电器K1第六管脚(耦合模式选择器第一输出端)接通,将采集到的电压信号输出到电压衰减选择电路。其中在本电路中继电器K1第二管脚(耦合模式选择器第四输入端)、继电器K1第三管脚(耦合模式选择器输出端)、继电器K1第四管脚(耦合模式选择器第三输入端)不起作用,其中继电器K1第二管脚、继电器K1第三管脚、继电器K1第四管脚都是接地。
12)当耦合模式选择器是模拟开关,模拟开关主控端(为耦合模式选择器主控端)与FPGA控制电路的信号控制模块连接,采集的电压信号通过第一电容C1输入到模拟开关第一输入端(耦合模式选择器第一输入端),同时采集的电压信号输入到模拟开关第二输入端(耦合模式选择器第二输入端),模拟开关输出端(耦合模式选择器输出端)与电压衰减选择电路输入端连接。
2)电压衰减选择电路
包括第一分压电路、衰减倍数选择器。
衰减倍数选择器是继电器K2或者模拟开关等。所述第一分压电路包括第一分压电阻R1、第二分压电阻R2,所述第一分压电阻一端、衰减倍数选择器第一输入端与交直流耦合选择电路输出端连接;第一分压电阻R1另一端、衰减倍数选择器第二输入端与第二分压电阻R2一端连接;第二分压电阻R2另一端接地;衰减倍数选择器输出端与电压跟随器输入端连接,衰减倍数选择器主控端与FPGA控制电路的信号控制模块连接。
21)如图4所示,以下用2个分压电阻组成的第一分压电路来控制衰减倍数选择器(8个管脚继电器K2)举例说明: 
第一分压电路包括两个分压电阻或者三个分压电阻。其中第一分压电阻R1一端、继电器K2第五管脚(衰减倍数选择器第一输入端与交直流耦合选择电路输出端连接;第一分压电阻R1另一端、继电器K2第七管脚(衰减倍数选择器第二输入端)与第二分压电阻R2一端连接,第二分压电阻R2另一端接地,继电器K2第六管脚(衰减倍数选择器输出端)与电压跟随器输入端连接;继电器K2第八管脚(衰减倍数选择器主控端,接收FPGA控制电路的信号控制模块发送的信号REG2)、继电器K2第一管脚(衰减倍数选择器主控端,接收FPGA控制电路的信号控制模块发送的信号REG3)与FPGA控制电路的信号控制模块连接。此时,当FPGA控制电路的信号控制模块输出信号REG2状态为“1”、信号REG3状态为“0”时,继电器K2第六管脚(耦合模式选择器输出端)与继电器K2第五管脚(耦合模式选择器第一输入端)吸合,
Figure DEST_PATH_IMAGE015
;当信号REG2状态为“0”、REG3状态为“1”时,继电器K2第六管脚与继电器K2第七管脚(耦合模式选择器第二输入端)连通,此时
Figure 143740DEST_PATH_IMAGE016
;当信号REG2状态为“1”、REG3状态为“1”时,继电器K2第六管脚保持之前的管脚导通状态;当信号REG2状态为“0”、REG3状态为“0”时,继电器K2第六管脚保持之前的管脚导通状态。即继电器K2第五管脚(耦合模式选择器第一输入端)或者继电器K2第七管脚(耦合模式选择器第二输入端)其中之一与继电器K2第六管脚(耦合模式选择器第一输出端)接通,将电压信号输出到电压跟随器中。其中继电器K2第二管脚(耦合模式选择器第三输入端)、继电器K2第三管脚(耦合模式选择器输出端)、继电器K2第四管脚(耦合模式选择器第四输入端)不起作用。其中Uin是交直流耦合选择电路输出的电压信号。Uout是电压衰减选择电路输出电压信号。
22)衰减倍数选择器是采用模拟开关,开关控制端(为衰减倍数选择器主控端)与FPGA控制电路的信号控制模块连接,交直流耦合选择电路输出端、第一分压电阻R1一端与开关第一输入端(衰减倍数选择器第一输入端)连接,第一分压电阻R1另一端(电压衰减端)、第二分压电阻R2一端与开关第二输入端(衰减倍数选择器第二输入端)连接,第二分压电阻R2另一端接地。开关输出端(衰减倍数选择器输出端)与电压跟随器输入端连接。
其中衰减倍数由第一分压电阻与第二分压电阻之间的比值决定。由此可知,衰减倍数可以取任意值。
工作过程:FPGA控制电路的信号控制模块发送衰减倍数控制命令字给衰减倍数选择器K2主控端,不同的控制字选择衰减倍数选择器第一输入端或者衰减倍数选择器第二输入端其中之一与衰减倍数选择器输出端接通。因为衰减倍数选择器第一输入端、衰减倍数选择器第二输入端的电压值不同,所以,衰减倍数选择器输出端输出不同衰减倍数的电压输出信号。
在上述基础上,所述电压衰减选择电路还包括第二电容C2、第三电容C3,其中第二电容C2、第三电容C3分别与第一分压电阻R1、第二分压电阻R2并联连接。所述第二电容C2、第三电容C3的作用是:对信号进行交流补偿,提高信号带宽,同时具备滤波作用。交流补偿公式:
Figure DEST_PATH_IMAGE017
3)         电压增益电路
电压增益电路包括放大电路和第二分压电路。
放大电路被仪表放大器或者比例放大选择电路代替, 
31)当电压增益电路是放大电路时,放大电路包括放大器U2、数据选择器。所述数据选择器是模拟开关K3。如图5所示。以下用3个分压电阻组成的第二分压电路来控制数据选择器(模拟开关K3)举例说明: 
数据选择器包括数据选择器第一控制端、数据选择器第二控制端、数据选择器第一输入端S1、数据选择器第二输入端S2、数据选择器第三输入端S3、数据选择器第四输入端S4、数据选择器输出端、数据选择器正电源端、数据选择器负电源端,数据选择器接地端等,其中模拟开关K3第一管脚(数据选择器第一控制端)、模拟开关K3第十四管脚(数据选择器第二控制端)接收FPGA控制电路的信号控制模块发送的增益倍数控制命令字(由REG4、REG5组成,4种组合),并控制模拟开关K3第四管脚(数据选择器第一输入端)、模拟开关K3第五管脚(数据选择器第二输入端)、模拟开关K3第十一管脚(数据选择器第三输入端)、模拟开关K3第十管脚(数据选择器第四输入端)其中之一与模拟开关K3第六管脚输出端(数据选择器输出端)接通。使得不同增益倍数控制命令字控制不同的增益倍数选择输出。
其中第二分压电路输出端口与数据选择器的输入端口相对应。放大器输出端与第三分压电阻R3一端连接,形成数据选择器第三输入端S3;第五分压电阻一端接地;第三分压电阻R3另一端与第四分压电阻R4一端共点连接,形成数据选择器第二输入端S2;所述第四分压电阻R4另一端与第五电压R5另一端共点连接,形成数据选择器第一输入端S1。
模拟开关K3第二管脚通过一电阻与放大器U2正供电端连接。模拟开关K3第三管脚通过电容接地。模拟开关K3第六管脚与放大器U2负输入端连接,模拟开关K3第七管脚、模拟开关K3第八管脚、模拟开关K3第九管脚悬空,模拟开关K3第十二管脚通过电容接地,模拟开关K3第十三管脚接地。放大器U2第三管脚与电压跟随器连接,用于接收电压跟随器输出信号。放大器U2第二管脚与模拟开关K3第六管脚连接,用于接收数据选择器输出端的信号,放大器U2第四管脚是负供电端,放大器U2第七管脚是正供电端,放大器U2第六管脚是输出端与滤波及模数转换电路输入端连接。
当FPGA控制电路的信号控制模块输出信号REG5、REG4输出值形成4中状态,可对应控制模拟开关K3第四管脚(数据选择器第一输入端S1)、模拟开关K3第五管脚(数据选择器第二输入端S2)、模拟开关K3第十一管脚(数据选择器第三输入端S3)、模拟开关K3第十管脚(数据选择器第四输入端S4,与数据选择器第三输入端D3连通)其中置于与模拟开关K3第六管脚(数据选择器输出端)导通,当模拟开关K3第五管脚与模拟开关K3第六管脚导通时, 
Figure 80603DEST_PATH_IMAGE010
,当模拟开关K3第四管脚与模拟开关K3第六管脚导通时, 。模拟开关K3第十一管脚与模拟开关K3第六管脚导通时,
Figure 715164DEST_PATH_IMAGE012
在上述基础上,电压增益电路还包括第四电容C4、第五电容C5、第六电容C6。其中第四电容C4、第五电容C5、第六电容C6分别与第三分压电阻R3、第四分压电阻R4、第五电阻R5并联连接,这些电容的个数与第二分压电路中的电阻个数相对应。所述第四电容C4、第五电容C5、第六电容C6的作用是:对信号进行交流补偿,提高信号带宽,同时具备滤波作用。交流补偿公式:R3/R4/R5=C6/C5/C4。
32)当电压增益电路是仪表放大器时,如图6所示,A1和A0为电压增益控制端,接收FPGA控制电路的信号控制模块发送的增益倍数控制命令字(由REG4、REG5组成,4种组合)。A1为0、A0为0时电压增益为1,A1为0、A0为1时电压增益为2,A1为1、A0为0时电压增益为5,A1为1、A0为1时电压增益为10。仪表放大器输入端与电压跟随器输出端相连,仪表放大器输出端与滤波及模数转换电路输出端相连。
4)滤波及模数转换电路
包括滤波电路及模数转换电路。其作用是进行信号的滤波处理后,进行模拟信号转换为数字信号。
b)    FPGA控制电路
如图7所示,FPGA控制电路包括信号控制模块、数据处理模块,通过FPGA芯片或者处理器实现。信号控制模块,接收GPS时间及坐标信息,接收处理器下发的信号,并将其下发给模数转换及调理电路、激励源电路等。数据处理模块接收模数转换及调理电路处理后的数字信号,并将此信号上传给处理器。
其中FPGA控制电路与处理器之间是通过并行总线进行数据传输,比如:并行总线包括地址总线、数据总线和控制总线。
C)VCO调理模块,
VCO调理模块包括VCO反馈控制模块、VCO、DA芯片和GPS,所述VCO反馈控制模块、VCO与DA芯片形成闭环控制,用于调节VCO时钟信号,调节后的时钟信号通过VCO反馈控制模块发送给数据处理模块,GPS发送秒脉冲信号给VCO反馈控制模块,GPS发送时间及坐标信息给FPGA控制电路的信号控制模块, VCO反馈控制模块也是通过FPGA芯片或处理器实现的。
GPS给FPGA控制电路的信号控制模块发送时间、坐标信息,GPS发送秒脉冲信号给VCO反馈控制模块。所述VCO反馈控制模块、VCO与DA芯片形成闭环控制,用于调节VCO时钟信号,调节后时钟信号通过VCO输出端传送给数据处理模块,GSP发送秒脉冲信号给VCO反馈控制模块;GPS发送时间及坐标信息给FPGA控制电路的信号控制模块,通过并行总线传输给处理器;所述VCO调理模块的调理过程包括:
步骤1:VCO反馈控制模块接收到GPS发送的秒脉冲信号后,对VCO的时钟信号进行计数,记录的时钟个数
Figure 539900DEST_PATH_IMAGE001
,其中当第一个秒脉冲到第二个秒脉冲之间时钟个数为F1,第二秒脉冲到第三个秒脉冲之间时钟个数为F2,…..第n个秒脉冲到第n+1个秒脉冲之间时钟个数为Fn,i大于0; 
步骤2:通过以下公式计算频率误差平均值:
Figure 721483DEST_PATH_IMAGE002
Figure 488319DEST_PATH_IMAGE003
,…
Figure 325825DEST_PATH_IMAGE004
,其中
Figure 829619DEST_PATH_IMAGE005
是VCO理论时钟频率值,
Figure 131287DEST_PATH_IMAGE006
,当K为10时,
Figure 928080DEST_PATH_IMAGE007
Figure 252882DEST_PATH_IMAGE001
的10倍频值;当K为100时,则
Figure 560366DEST_PATH_IMAGE007
Figure 388645DEST_PATH_IMAGE001
的100倍频值; 
步骤3:VCO反馈控制模块对
Figure 982437DEST_PATH_IMAGE008
做PI计算,得到修正电压值控制命令字D,将修正电压值控制命令字D输入到DA芯片,从而控制DA芯片输出能驱动VCO产生理论时钟频率的电压值,进而控制VCO产生FPGA控制电路所需的时钟频率,所述VCO产生的时钟频率通过VCO反馈控制模块输出至FPGA控制电路的数据处理模块;其中所述PI计算公式为
Figure 591273DEST_PATH_IMAGE009
, Kp=1和Ki=16。
在上述电路基础上,所述VCO调理模块还包括正比例放大电路。
三,本采集仪包括以下几个部分(包括传感器及激励源电路)
c)    在上述二基础上,所述模数转换及调理电路、FPGA控制电路、处理器、GPS、存储器基础上,本发明还包括传感器电路。详见下述说明:
1)         不需要激励源电路的传感器电路
包括多个传感器(大于等于2),各个传感器供电后,将采集的环境信号发送给模数转换及调理电路。
2)         需要激励源电路的传感器电路
21)包括多个传感器(大于等于2)和与传感器个数相对应的激励源电路。此时传感器工作需要激励源电路提供电流或者电压供电,而激励源电路工作是通过FPGA控制电路的信号控制模块发送的激励源电路控制命令字(此命令字的作用是:设置激励源输出电流大小,使能激励源,进而提供传感器需要的激励信号,定义当控制信号为“1”时,交直流耦合选择电路进行交流耦合方式工作,当控制信号为“0”时,交直流耦合选择电路进行直流耦合方式工作,当然也可定义为相反)来工作的,进而激励源电路驱动传感器采集环境参数,传感器将采集到的环境参数主动发送给模数转换及调理电路进行后续处理。
注意传感器一般都是将环境参数转换为电压信号供设备采集。
12)激励源电路组成:
包括DA转换芯片U1(数模转换芯片,通过控制字产生对应的电流或者电压信号的芯片)、驱动器U3(三极管或者放大管)、隔离电阻R0(即就是电阻,用于减小激励源对传感器信号的影响),如图8所示。
连接关系::FPGA控制电路信号控制模块还包括时钟管脚、数据锁存管脚、复位管脚、控制字管脚SDIN,所述DA转换芯片U1的控制字管脚(U1第九管脚SDIN)与FPGA控制电路的信号控制模块(FPGA控制电路的信号控制模块控制字管脚)、DA转换芯片U1第八管脚(时钟管脚)与FPGA控制电路信号控制模块时钟管脚连接,U1第七管脚(数据锁存管脚LATCH)与FPGA控制电路的数据锁存管脚连接,U1第六管脚(复位管脚CLEAR)与FPGA控制电路的信号控制模块的复位管脚连接。DA转换芯片U1的电流控制管脚(U1第十九管脚)和输出管脚(U1第二十管脚)分别接驱动器U3基极和驱动器U3集电极。FPGA控制电路的信号控制模块的复位管脚首先向U1的复位管脚发送复位命令,然后给DA转换芯片时钟管脚提供时钟、并根据时钟同步向控制字管脚发送串行控制字,发送完毕后再向U1的数据锁存管脚发送锁存命令字,DA转换芯片将串行控制字转换为电流信号通过驱动器驱动后输出。DA转换芯片管脚20输出电流到驱动器集电极,当有电流流过时DA转换芯片在内部将会产生一个反馈电压,与控制字设置电压比较后通过管脚19控制放大器基极,将驱动器发射极输出电流控制为设定值,从而输出恒定电流。
U1其余管脚说明:U1第一管脚、U1第二十五管脚、U1第四管脚、U1第五管脚、U1第十一管脚、U1第十二管脚、U1第二十三管脚接地,U1第二管脚与U1第三管脚之间跨接电阻,U1第二十四管脚接电压。U1第二十一管脚、U1第二十二管脚接通,U1第十七管脚、U1第十八管脚悬空,U1第十六管脚、U1第十三管脚通过电阻接地,U1第十四管脚通过电阻、电容接地。U1第十五管脚通过电容接地。
U3基极与发射极之间跨接电阻,并且U3发射极通过电阻R0输出信号至传感器。 
四、 除上述所述之外,本发明还包括按键电路、指示灯。
本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合,以及披露的任一新的方法或过程的步骤或任何新的组合。 

Claims (10)

1.一种基于时间同步的多通道数据采集仪,其特征在于包括:
处理器,用于通过网口接收及解析上位机发送的读取存储芯片控制信号、下位机控制信号;并输出下位机控制信号给FPGA控制电路;读取并回传存储器的数据信号给上位机;回传FPGA控制电路控制信号采集的数据信号给上位机;
FPGA控制电路,用于接收并输出处理器发送的下位机控制信号,并回传响应信号给处理器;回传模数转换及调理电路采集的数据信息给处理器;
至少一路模数转换及调理电路,用于接收FPGA控制电路输出的下位机控制信号,同时对采集的电压信号进行处理,并将处理后的信号发送给FPGA控制电路;
其中处理器解析的下位机控制信号包括耦合选择命令字、衰减倍数控制命令字、增益倍数控制命令字、选通命令字。
2.根据权利要求1所述的一种基于时间同步的多通道数据采集仪,其特征在于所述模数转换及调理电路包括:
交直流耦合选择电路,用于接收FPGA控制电路的耦合选择命令字,对采集的电压信号进行交流耦合输出或者直流耦合输出;
电压衰减选择电路,用于接收FPGA控制电路的衰减倍数控制命令字,对耦合选择电路输出信号进行衰减选择输出;
电压跟随器,用于增强电压衰减选择电路信号的驱动能力;
电压增益电路,用于接收FPGA控制电路的增益倍数控制命令字,对电压跟随器输出的信号进行各种档位的信号放大;
滤波及模数转换电路,用于对电压增益电路输出信号进行滤波并进行模拟信号到数字信号的转换,并将转换后的信号输出至FPGA控制电路。
3.根据权利要求2所述的一种基于时间同步的多通道数据采集仪,其特征在于所述FPGA控制电路包括信号控制模块、数据处理模块;
    信号控制模块,用于接收处理器发送的耦合选择命令字、衰减倍数控制命令字、增益倍数控制命令字,进而控制模数转换及调理电路;随后回传响应信号字给处理器;
    数据处理模块,用于接收处理器下发的选通命令字,选择接收对应的模数转换及调理电路处理的电压信号,然后对滤波及模数转换电路输出的信号存储传至数据缓存DDR,待数据处理模块空闲时上传至处理器。
4.根据权利要求3所述的一种基于时间同步的多通道数据采集仪,其特征在于还包括VCO调理模块,VCO调理模块包括VCO反馈控制模块、VCO、DA芯片和GPS,所述VCO反馈控制模块、VCO与DA芯片形成闭环控制,用于调节VCO时钟信号,调节后时钟信号通过VCO反馈控制模块传送给数据处理模块,GSP发送秒脉冲信号给VCO反馈控制模块;GPS发送时间及坐标信息给FPGA控制电路的信号控制模块,通过并行总线传输给处理器;所述VCO调理模块的调理过程包括:
步骤1:VCO反馈控制模块接收到GPS发送的秒脉冲信号后,对VCO的时钟信号进行计数,记录的时钟个数 
Figure 2013104524637100001DEST_PATH_IMAGE002
,其中当第一个秒脉冲到第二个秒脉冲之间时钟个数为F1,第二秒脉冲到第三个秒脉冲之间时钟个数为F2,…..第n个秒脉冲到第n+1个秒脉冲之间时钟个数为Fn,i大于0; 
步骤2:通过以下公式计算频率误差平均值:
Figure 2013104524637100001DEST_PATH_IMAGE004
Figure 2013104524637100001DEST_PATH_IMAGE006
,…
Figure 2013104524637100001DEST_PATH_IMAGE008
,其中是VCO理论时钟频率值,
Figure 2013104524637100001DEST_PATH_IMAGE012
,当K为10时,
Figure 2013104524637100001DEST_PATH_IMAGE014
Figure 18353DEST_PATH_IMAGE002
的10倍频值;当K为100时,则
Figure 873176DEST_PATH_IMAGE014
的100倍频值; 
步骤3:VCO反馈控制模块对
Figure 2013104524637100001DEST_PATH_IMAGE016
做PI计算,得到修正电压值控制命令字D,将修正电压值控制命令字D输入到DA芯片,从而控制DA芯片输出能驱动VCO产生理论时钟频率的电压值,进而控制VCO产生FPGA控制电路所需的时钟频率,所述VCO产生的时钟频率通过VCO反馈控制模块输出至FPGA控制电路的数据处理模块;其中所述PI计算公式为
Figure 2013104524637100001DEST_PATH_IMAGE018
, Kp=1和Ki=16。
5.根据权利要求1所述的一种基于时间同步的多通道数据采集仪,其特征在于所述交直流耦合选择电路包括耦合模式选择器、第一电容,耦合模式选择器主控端与FPGA控制电路的信号控制模块连接,采集的电压通过第一电容输入到耦合模式选择器第一输入端,同时采集的电压信号输入到耦合模式选择器第二输入端,耦合模式选择器输出端与电压衰减选择电路输入端连接。
6.根据权利要求1所述的一种基于时间同步的多通道数据采集仪,其特征在于所述电压衰减选择电路包括第一分压电路和衰减倍数选择器;
第一分压电路,用于接收交直流耦合选择电路输出的信号,并对其进行电压分压输出;
衰减倍数选择器,用于接收FPGA控制电路输出的衰减倍数控制命令字,对第一分压电路输出电压值进行选择性输出;
所述第一分压电路包括第一分压电阻、第二分压电阻,所述第一分压电阻一端、衰减倍数选择器第一输入端与交直流耦合选择电路输出端连接;第一分压电阻另一端、衰减倍数选择器第二输入端与第二分压电阻一端连接;第二分压电阻另一端接地;衰减倍数选择器输出端与电压跟随器输入端连接,衰减倍数选择器主控端与FPGA控制电路的信号控制模块连接。
7.根据权利要求1所述的一种基于时间同步的多通道数据采集仪,其特征在于所述电压增益电路包括多级放大电路和第二分压电路,所述多级放大电路依次级联,所述放大电路包括放大器、数据选择器;
    放大器,用于接收电压跟随器输出信号,同时接收数据选择器输出信号,对输入信号进行放大;
第二分压电路,用于接收放大器输出端信号,并对输出信号进行衰减;将放大器输出端信号按照对应档位输出至数据选择器输入端; 
数据选择器,用于接收FPGA控制电路的信号控制模块输出的增益倍数控制命令字,对第二分压电路的输出电压信号进行档位选择,并输出至放大器输入端。
8.根据权利要求7所述的一种基于时间同步的多通道数据采集仪,其特征在于所述第二分压电路包括第三分压电阻、第四分压电阻和第五分压电阻,放大器输出端与第二分压电路一端连接,第二分压电路另一端接地;放大器输出端与第三分压电阻一端连接,形成数据选择器第三输入端S3;第五分压电阻一端接地;第三分压电阻另一端与第四分压电阻一端共点连接,形成数据选择器第二输入端S2;所述第四分压电阻另一端与第五电压另一端共点连接,形成数据选择器第一输入端S1;其中数据选择器第一控制端、数据选择器第二控制端用于接收FPGA控制电路的信号控制模块发送的增益倍数控制命令字,并控制数据选择器第一输入端S1、数据选择器第二输入端S2、数据选择器第三输入端S3其中之一与数据选择器输出端连接;当数据选择器第二输入端S2与数据选择器输出端导通时, ,当数据选择器第一输入端S1与数据选择器输出端导通时, 
Figure 2013104524637100001DEST_PATH_IMAGE022
;当数据选择器第三输入端S3与数据选择器输出端导通时,
Figure 2013104524637100001DEST_PATH_IMAGE024
; 
Figure 2013104524637100001DEST_PATH_IMAGE026
是电压增益电路输入端电压值,R3、R4、R5分别为第三电阻、第四分压电阻、第五分压电阻的电阻值,
Figure 2013104524637100001DEST_PATH_IMAGE028
是电压增益电路输出端电压值。
9.根据权利要求1至8之一所述的一种基于时间同步的多通道数据采集仪,其特征在于还包括与模数转换及调理电路个数相对应的传感器电路; 若传感器需要激励源进行驱动,则传感器电路包括传感器和与传感器个数对应的激励源电路,否则,传感器电路包括传感器;当传感器电路包括传感器和激励源电路时,处理器解析的下位机控制信号还包括激励源电路控制命令字,当信号控制模块接收到处理器下发的激励源电路控制命令字,信号控制模块控制相应的激励源电路,使得相应传感器工作,随后传感器将采集的环境信息发送给模数转换及调理电路进行信号调理;所述模数转换及调理电路结合FPGA控制模块的信号控制模块发送的耦合选择命令字、衰减倍数控制命令字、增益倍数控制命令字,对接收的环境信号进行信号调理。
10.根据权利要求9所述的一种基于时间同步的多通道数据采集仪,其特征在于所述激励源电路包括DA转换芯片U1、驱动器U3和隔离电阻R0, DA转换芯片U1的控制字管脚、时钟管脚、数据锁存管脚、复位管脚分别与FPGA控制电路的信号控制模块输出端口的控制字管脚、时钟管脚、数据锁存管脚、复位管脚连接,DA转换芯片U1的电流控制管脚和输出管脚分别接驱动器基极和驱动器集电极。
CN201310452463.7A 2013-09-29 2013-09-29 一种基于时间同步的多通道数据采集仪 Active CN103488112B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310452463.7A CN103488112B (zh) 2013-09-29 2013-09-29 一种基于时间同步的多通道数据采集仪

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310452463.7A CN103488112B (zh) 2013-09-29 2013-09-29 一种基于时间同步的多通道数据采集仪

Publications (2)

Publication Number Publication Date
CN103488112A true CN103488112A (zh) 2014-01-01
CN103488112B CN103488112B (zh) 2016-04-06

Family

ID=49828429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310452463.7A Active CN103488112B (zh) 2013-09-29 2013-09-29 一种基于时间同步的多通道数据采集仪

Country Status (1)

Country Link
CN (1) CN103488112B (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104062937A (zh) * 2014-07-09 2014-09-24 哈尔滨诺信科技有限公司 64路低速高精度模拟采集实现方法
CN104280638A (zh) * 2014-10-14 2015-01-14 成都天奥测控技术有限公司 一种多功能同步测试装置
CN104579532A (zh) * 2014-12-29 2015-04-29 国家电网公司 用于电力电缆的光纤分布式装置的同步方法
CN104713589A (zh) * 2015-04-14 2015-06-17 上海同磊土木工程技术有限公司 全自动数据同步采集仪
CN104881329A (zh) * 2014-02-28 2015-09-02 重庆邮电大学 一种电池总成下线检测平台多线程时间同步的方法
CN104897056A (zh) * 2015-03-13 2015-09-09 中国科学院光电研究院 一种同步数据采集与通信电路
CN105487448A (zh) * 2015-12-30 2016-04-13 中交路桥技术有限公司 一种基于gps同步授时的传感数据采集装置
CN105550149A (zh) * 2015-12-28 2016-05-04 中山大学花都产业科技研究院 一种基于usb专用高速通信架构的数据采集系统
CN105572516A (zh) * 2016-02-19 2016-05-11 成都府河电力自动化成套设备有限责任公司 带时间基准输出的多功能fpga采集单元
CN105759599A (zh) * 2014-12-17 2016-07-13 国家电网公司 一种用电信息采集系统主站时钟的校准系统及其方法
CN106052838A (zh) * 2016-05-18 2016-10-26 上海交通大学 信号采集多模式触发的水声浮标监测系统
CN107272481A (zh) * 2017-05-02 2017-10-20 桂林航天工业学院 一种程控触发器及其触发方法
CN107966723A (zh) * 2017-11-22 2018-04-27 中国人民解放军国防科技大学 一种多速率多通道时间同步高速数据记录系统
CN107976455A (zh) * 2017-11-22 2018-05-01 天逸瑞狮(苏州)口腔医疗科技股份有限公司 用于影像扫描系统的影像采集调节装置及方法
CN108650198A (zh) * 2018-04-20 2018-10-12 武汉中元华电电力设备有限公司 一种时间同步信号自适应采集电路及控制方法
CN109309559A (zh) * 2018-09-14 2019-02-05 扬州英迈克测控技术有限公司 基于WiFi无线与GPS授时的分布式信号同步采集系统
CN111007292A (zh) * 2019-11-26 2020-04-14 北京振兴计量测试研究所 基于pxi总线的高压放大器装置及其工作方法
CN111768610A (zh) * 2020-06-24 2020-10-13 北京恒通安泰科技有限公司 用于轨道衡的数据采集装置、数据采集方法及轨道衡

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167842A (ja) * 1994-12-14 1996-06-25 Nec Corp 発振装置
CN201114098Y (zh) * 2007-04-25 2008-09-10 北京网新易尚科技有限公司 具有GPS授时校频功能的TDMoverIP设备
CN101930211A (zh) * 2010-08-24 2010-12-29 西安交通大学 一种基于gps秒脉冲的时钟源装置及其控制方法
CN202631981U (zh) * 2012-03-29 2012-12-26 张作龙 煤矿用全电网精确同步授时与校时装置
CN202795733U (zh) * 2011-12-20 2013-03-13 陕西海泰电子有限责任公司 B类lxi同步数据采集仪

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167842A (ja) * 1994-12-14 1996-06-25 Nec Corp 発振装置
CN201114098Y (zh) * 2007-04-25 2008-09-10 北京网新易尚科技有限公司 具有GPS授时校频功能的TDMoverIP设备
CN101930211A (zh) * 2010-08-24 2010-12-29 西安交通大学 一种基于gps秒脉冲的时钟源装置及其控制方法
CN202795733U (zh) * 2011-12-20 2013-03-13 陕西海泰电子有限责任公司 B类lxi同步数据采集仪
CN202631981U (zh) * 2012-03-29 2012-12-26 张作龙 煤矿用全电网精确同步授时与校时装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
李刚等: "嵌入式系统时间同步与数据采集电路设计", 《电子技术》 *
赵浩然: "多通道60Msps PXI数字化仪研制", 《万方学位论文数据库》 *
雷恒伟: "高速多通道大容量数据采集与传输系统研究", 《国外电子测量技术》 *

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104881329A (zh) * 2014-02-28 2015-09-02 重庆邮电大学 一种电池总成下线检测平台多线程时间同步的方法
CN104881329B (zh) * 2014-02-28 2018-08-21 重庆邮电大学 一种电池总成下线检测平台多线程时间同步的方法
CN104062937A (zh) * 2014-07-09 2014-09-24 哈尔滨诺信科技有限公司 64路低速高精度模拟采集实现方法
CN104062937B (zh) * 2014-07-09 2017-01-11 哈尔滨诺信科技有限公司 64路低速高精度模拟采集实现方法
CN104280638A (zh) * 2014-10-14 2015-01-14 成都天奥测控技术有限公司 一种多功能同步测试装置
CN105759599A (zh) * 2014-12-17 2016-07-13 国家电网公司 一种用电信息采集系统主站时钟的校准系统及其方法
CN104579532B (zh) * 2014-12-29 2017-06-20 国家电网公司 用于电力电缆的光纤分布式装置的同步方法
CN104579532A (zh) * 2014-12-29 2015-04-29 国家电网公司 用于电力电缆的光纤分布式装置的同步方法
CN104897056A (zh) * 2015-03-13 2015-09-09 中国科学院光电研究院 一种同步数据采集与通信电路
CN104897056B (zh) * 2015-03-13 2018-02-23 中国科学院光电研究院 一种同步数据采集与通信电路
CN104713589A (zh) * 2015-04-14 2015-06-17 上海同磊土木工程技术有限公司 全自动数据同步采集仪
CN105550149A (zh) * 2015-12-28 2016-05-04 中山大学花都产业科技研究院 一种基于usb专用高速通信架构的数据采集系统
CN105487448A (zh) * 2015-12-30 2016-04-13 中交路桥技术有限公司 一种基于gps同步授时的传感数据采集装置
CN105572516A (zh) * 2016-02-19 2016-05-11 成都府河电力自动化成套设备有限责任公司 带时间基准输出的多功能fpga采集单元
CN105572516B (zh) * 2016-02-19 2018-12-18 成都府河电力自动化成套设备有限责任公司 带时间基准输出的多功能fpga采集单元
CN106052838A (zh) * 2016-05-18 2016-10-26 上海交通大学 信号采集多模式触发的水声浮标监测系统
CN107272481A (zh) * 2017-05-02 2017-10-20 桂林航天工业学院 一种程控触发器及其触发方法
CN107976455A (zh) * 2017-11-22 2018-05-01 天逸瑞狮(苏州)口腔医疗科技股份有限公司 用于影像扫描系统的影像采集调节装置及方法
CN107966723A (zh) * 2017-11-22 2018-04-27 中国人民解放军国防科技大学 一种多速率多通道时间同步高速数据记录系统
CN107966723B (zh) * 2017-11-22 2019-10-08 中国人民解放军国防科技大学 一种多速率多通道时间同步高速数据记录系统
CN108650198A (zh) * 2018-04-20 2018-10-12 武汉中元华电电力设备有限公司 一种时间同步信号自适应采集电路及控制方法
CN109309559A (zh) * 2018-09-14 2019-02-05 扬州英迈克测控技术有限公司 基于WiFi无线与GPS授时的分布式信号同步采集系统
CN109309559B (zh) * 2018-09-14 2023-07-28 扬州英迈克测控技术有限公司 基于WiFi无线与GPS授时的分布式信号同步采集系统
CN111007292A (zh) * 2019-11-26 2020-04-14 北京振兴计量测试研究所 基于pxi总线的高压放大器装置及其工作方法
CN111007292B (zh) * 2019-11-26 2021-10-29 北京振兴计量测试研究所 基于pxi总线的高压放大器装置及其工作方法
CN111768610A (zh) * 2020-06-24 2020-10-13 北京恒通安泰科技有限公司 用于轨道衡的数据采集装置、数据采集方法及轨道衡

Also Published As

Publication number Publication date
CN103488112B (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
CN103488112B (zh) 一种基于时间同步的多通道数据采集仪
CN203520081U (zh) 一种基于时间同步的多通道数据采集仪
CN104865515B (zh) 一种多通道集成运算放大器性能参数在线测试系统
CN106444505A (zh) 一种多通道同步信号采集系统
CN103278669B (zh) 多功能便携式实验装置
CN207164980U (zh) 一种地质灾害数据采集的遥测终端系统
CN103605393B (zh) 一种为飞机发动机提供正负恒流源的通用闭环控制系统
CN108681269A (zh) 一种多通道隔离的数据采集系统
CN102520449B (zh) 高密度电法仪接收机装置
CN104991276A (zh) 一种用于地球天然脉冲电磁场信号的程控增益放大系统
CN106707895A (zh) 一种集多类型检测信号的高精度同步振动数据采集卡
CN209543097U (zh) 数据采集系统
CN205080269U (zh) 一种水域电法勘探主控机
CN203519723U (zh) 宽量程直流电能表
CN102346464A (zh) 一种0~20mA或4~20mA直流模拟量输出装置
CN204439712U (zh) 基于新型直流负反馈积分器的空心线圈电流互感器
CN207650258U (zh) 一种用于太阳能充电控制系统的数据采集电路
CN102879721A (zh) 基于模块化的多通道二极管测试系统和方法
CN102636192B (zh) 一种i/o类型可编程设置智能变送器
CN205027824U (zh) 电磁辐射监测仪
CN202382873U (zh) 一种智能温度变送器
CN201152972Y (zh) 一种高性能智能化基于m模块的vxi 总线测试模块
CN203812008U (zh) 模拟信号采集装置
CN206583953U (zh) 一种多功能智能仪器
CN202205052U (zh) 12路模拟量数据采集与控制板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant