CN103475366A - 压控振荡器 - Google Patents

Abstract

一种压控振荡器，包括：输入PMOS管、电流镜电路、全差分环形振荡器和差分转单端电路，其中，所述输入PMOS管的栅极适于输入所述压控振荡器的控制电压，所述电流镜电路的输出端连接所述输入PMOS管的源极和所述全差分环形振荡器的正电源端，所述全差分环形振荡器的输出端连接所述差分转单端电路的输入端，所述压控振荡器还包括适于控制所述全差分环形振荡器的负电源端电压随所述控制电压升高而降低的电压调节单元。本发明技术方案提供的压控振荡器能够扩大控制电压的调节范围，在低电源电压下输出高频率信号。

Description

压控振荡器

技术领域

本发明涉及集成电路技术领域，特别涉及一种压控振荡器。

背景技术

压控振荡器（VCO，voltage-controlled oscillator）是锁相环（PLL，phaselocked loop）的主要组成模块之一，其作用是在低通滤波器输出的控制电压的控制下，调节振荡器的振荡频率，使振荡器输出频率随控制电压的变化而线性变化的周期信号。

图1是现有的一种压控振荡器的电路图。参考图1，所述压控振荡器包括：输入PMOS管mp0、电流镜电路11、全差分环形振荡器12、差分转单端电路comp、尾电流源MOS管mi。

具体地，所述输入PMOS管mp0的栅极适于输入控制电压vc，将所述控制电压vc转换为控制电流。在锁相环系统中，所述控制电压vc由低通滤波器产生。

所述电流镜电路11包括参考晶体管mr、镜像晶体管mm和参考电流源I0。所述电流镜电路11适于对所述参考电流源I0提供的电流进行镜像，产生所述全差分环形振荡器12的工作电流。

所述全差分环形振荡器12包括三个串接的反相器inv1、inv2和inv3，前一级反相器的反相输出端von连接后一级反相器的同相输入端inp，前一级反相器的同相输出端vop连接后一级反相器的反相输入端inn。第一级反相器的反相输入端inn连接最后一级反相器的同相输出端vop，第一级反相器的同相输入端inp连接最后一级反相器的反相输出端von。

每级反相器的正电源端vp相连并作为所述全差分环形振荡器12的正电源端vpp，每级反相器的负电源端vn相连并作为所述全差分环形振荡器12的负电源端vnn。所述输入PMOS管mp0的源极和所述电流镜电路11的输出端（即所述镜像晶体管mm的漏极）均与所述全差分环形振荡器12的正电源端vpp相连，所述尾电流源MOS管mi的源极与所述全差分环形振荡器12的负电源端vnn相连。

所述全差分环形振荡器12为电流控制的环形振荡器，在所述控制电流的控制下，输出一定频率的差分信号。

所述差分转单端电路comp的同相输入端inp连接最后一级反相器的反相输出端von，所述差分转单端电路comp的反相输入端inn连接最后一级反相器的同相输出端vop。所述差分转单端电路comp适于对所述全差分环形振荡器12输出的差分信号进行转换，由输出端vo输出一定频率的周期信号。

所述输入PMOS管mp0和所述镜像晶体管mm组成源极跟随器，当所述控制电压vc上升时，所述输入PMOS管mp0的源极和栅极之间的压差减小，流过所述输入PMOS管mp0的电流减小，使得所述全差分环形振荡器12的工作电流增大，即流过三个反相器的电流增大，从而使所述压控振荡器的输出信号的频率上升。

所述尾电流源MOS管mi能够限制所述全差分环形振荡器12的工作电流。若所述全差分环形振荡器12的负电源端vnn直接接地，当所述控制电压vc增大到0.8V以上时，所述全差分环形振荡器12的正电源端vpp与地之间的大压差使得所述电流镜单元11提供的电流全部从三个反相器流走，同时所述输入PMOS管mp0的栅源电压逐渐减小，从所述输入PMOS管mp0流走的电流为零，导致输出信号的频率不受所述控制电压vc的控制，所述控制电压vc损失了一半的变化范围。

为了提高压控振荡器的振荡频率以及降低功耗，PLL的工作电压越来越低，相应的设计制造平台从0.5μm工艺缩小到0.13μm或0.11μm工艺直至更小。在0.18μm工艺平台下，电路工作电压为1.8V，图1所示的压控振荡器能可靠地工作在1GHz以内。然而，当工作电压从1.8V降到1.5V时，所述电流镜电路11输出的电流受到限制，导致所述全差分环形振荡器12的工作电流受到限制，在较差的工艺角（例如SS工艺角）下，振荡频率难以超过500MHz。

更多关于压控振荡器的技术方案可以参考公开号为US6304149B1、发明名称为Ring Oscillator VCO Using a Differential Delay Stage（使用差分延迟级的环形压控振荡器）的美国专利申请文件。

发明内容

本发明解决的是现有的压控振荡器工作在低电源电压下输出信号的频率较低的问题。

为解决上述问题，本发明提供一种压控振荡器，包括输入PMOS管、电流镜电路、全差分环形振荡器和差分转单端电路，其中，所述输入PMOS管的栅极适于输入所述压控振荡器的控制电压，所述电流镜电路的输出端连接所述输入PMOS管的源极和所述全差分环形振荡器的正电源端，所述全差分环形振荡器的输出端连接所述差分转单端电路的输入端，所述压控振荡器还包括适于控制所述全差分环形振荡器的负电源端电压随所述控制电压升高而降低的电压调节单元。

可选的，所述电压调节单元包括第一NMOS管；

所述第一NMOS管的栅极适于输入所述控制电压，所述第一NMOS管的漏极连接所述全差分环形振荡器的负电源端，所述第一NMOS管的源极接地。

可选的，所述压控振荡器还包括：适于将所述控制电压降低后输入所述输入PMOS管栅极的电平下移电路。

可选的，所述电平下移电路包括第一源级跟随器和偏置电路；

所述第一源级跟随器包括第二NMOS管和第三NMOS管，所述第二NMOS管的栅极适于接收所述控制电压，所述第二NMOS管的漏极适于输入所述压控振荡器的电源电压，所述第二NMOS管的源极连接所述第三NMOS管的漏极和所述输入PMOS管的栅极，所述第三NMOS管的源极接地；

所述偏置电路适于提供所述第三NMOS管的栅极的偏置电压。

可选的，所述第一源级跟随器还包括电阻，所述第二NMOS管的源极通过所述电阻连接所述第三NMOS管的漏极和所述输入PMOS管的栅极。

可选的，所述电平下移电路还包括第二源级跟随器，所述第二NMOS管的源极通过所述第二源级跟随器连接所述输入PMOS管的栅极；

所述第二源级跟随器包括第四NMOS管和第五NMOS管，所述第四NMOS管的栅极连接所述第二NMOS管的源极，所述第四NMOS管的漏极适于输入所述压控振荡器的电源电压，所述第四NMOS管的源极连接所述输入PMOS管的栅极和所述第五NMOS管的漏极，所述第五NMOS管的源极接地；

所述偏置电路还适于提供所述第五NMOS管的栅极的偏置电压。

可选的，所述偏置电路包括第六NMOS管和第一PMOS管；

所述第六NMOS管的栅极与漏极相连并连接所述第三NMOS管的栅极和所述第一PMOS管的漏极，所述第六NMOS管的源极接地；

所述第一PMOS管的栅极连接所述电流镜电路中的参考电流源，所述第一PMOS管的源极适于输入所述压控振荡器的电源电压。

可选的，所述电流镜电路包括参考晶体管、镜像晶体管和参考电流源；

所述参考晶体管的第一电极与所述镜像晶体管的第一电极连接并适于输入所述压控振荡器的电源电压，所述参考晶体管的第二电极和栅极连接并连接所述镜像晶体管的栅极和所述参考电流源的一端；

所述参考电流源的另一端接地；

所述镜像晶体管的第二电极作为所述电流镜电路的输出端。

可选的，所述参考晶体管和镜像晶体管均为PMOS管；

所述参考晶体管的第一电极为PMOS管的源极，所述参考晶体管的第二电极为PMOS管的漏极；

所述镜像晶体管的第一电极为PMOS管的源极，所述镜像晶体管的第二电极为PMOS管的漏极。

可选的，所述全差分环形振荡器包括至少三个串接的反相器；

每个反相器的正电源端相连并作为所述全差分环形振荡器的正电源端，每级反相器的负电源端相连并作为所述全差分环形振荡器的负电源端。

与现有技术相比，本发明的技术方案具有以下优点：

通过电压调节单元调节全差分环形振荡器的负电源端电压，使所述全差分环形振荡器的负电源端电压随压控振荡器的控制电压升高而降低，从而减慢所述全差分环形振荡器的正电源端电压的上升速度，所述控制电压的调节范围变宽，使压控振荡器在低电源电压下工作输出高频率信号。

本发明的可选方案中，所述压控振荡器还包括电平下移电路，所述电平下移电路将所述控制电压向下移位后再输入所述压控振荡器的输入PMOS管，弥补了所述输入PMOS管将所述控制电压向上移位所造成的所述控制电压调节范围变窄的缺陷。所述控制电压经过所述电平下移电路的向下移位和所述输入PMOS管的向上移位，损失的调节范围又补了回来，使压控振荡器输出信号的频率进一步提高。

本发明的可选方案中，所述电平下移电路的第一源极跟随器还包括电阻，所述电阻具有分压作用，使所述控制电压的电平下移量增大，进一步扩大了所述控制电压的调节范围。

本发明的可选方案中，所述电平下移电路包括第一源极跟随器和第二源极跟随器，两级源极跟随器使所述控制电压的电平下移量增大，进一步扩大了所述控制电压的调节范围。

附图说明

图1是现有的一种压控振荡器的电路图；

图2是本发明实施例1的压控振荡器的电路图；

图3是本发明实施例2的压控振荡器的电路图；

图4是本发明实施例3的压控振荡器的电路图；

图5是本发明实施例4的压控振荡器的电路图。

具体实施方式

正如背景技术中所描述的，为了提高压控振荡器的振荡频率以及降低功耗，PLL的工作电压越来越低，即压控振荡器的电源电压越来越低。当工作电压从1.8V降到1.5V时，图1所示的压控振荡器的振荡频率难以超过500MHz。

参考图1，输入PMOS管mp0将控制电压vc转换为控制电流，全差分环形振荡器12的正电源端vpp的电压等于所述控制电压vc与所述输入PMOS管mp0的源极和栅极之间的电压差之和，近似等于所述控制电压vc与所述输入PMOS管mp0的阈值电压之和。

当所述控制电压vc上升时，所述全差分环形振荡器12的正电源端vpp的电压随之升高。受所述输入PMOS管mp0的阈值电压的限制，当所述控制电压vc超过0.9V后，所述全差分环形振荡器12的正电源端vpp的电压升高至接近压控振荡器的电源电压Vdd。

所述全差分环形振荡器12的正电源端vpp的电压升高至接近所述压控振荡器的电源电压Vdd后，镜像晶体管mm的漏极和源极之间的电压差严重不足，即使增大所述镜像晶体管mm的宽长比与参考晶体管mr的宽长比比值，电流镜电路11提供的电流还是会受到限制，无法为所述全差分环形振荡器12提供所需的工作电流，导致所述全差分环形振荡器12无法输出更高频率的信号。

本发明技术方案提供了一种压控振荡器，能够在低电源电压下工作输出高频率信号。所述压控振荡器包括输入PMOS管、电流镜电路、全差分环形振荡器、差分转单端电路和电压调节单元。

所述电压调节单元适于控制所述全差分环形振荡器的负电源端电压随压控振荡器的控制电压升高而降低，当所述压控振荡器应用于PLL系统中时，所述控制电压即为PLL系统中的低通滤波器输出的电压。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

实施例1

图2是本发明实施例1的压控振荡器的电路图。参考图2，所述压控振荡器包括电流镜电路21、全差分环形振荡器22、电压调节单元23、输入PMOS管MP0和差分转单端电路COMP。

具体地，所述电流镜电路21包括参考晶体管Mr、镜像晶体管Mm和参考电流源I0。

所述参考晶体管Mr的第一电极与所述镜像晶体管Mm的第一电极连接并适于输入所述压控振荡器的电源电压Vdd，所述参考晶体管Mr的第二电极和栅极连接并连接所述镜像晶体管Mm的栅极和所述参考电流源I0的一端；所述参考电流源I0的另一端接地；所述镜像晶体管Mm的第二电极作为所述电流镜电路21的输出端。

在本实施例中，所述参考晶体管Mr和镜像晶体管Mm均为PMOS管。所述参考晶体管Mr的第一电极为PMOS管的源极，所述参考晶体管Mr的第二电极为PMOS管的漏极；所述镜像晶体管Mm的第一电极为PMOS管的源极，所述镜像晶体管Mm的第二电极为PMOS管的漏极。

需要说明的是，所述电流镜电路21可以有多种实现方式，例如，所述参考晶体管Mr和镜像晶体管Mm还可以为NMOS管或者三极管，因此，本实施例的所述参考晶体管Mr和镜像晶体管Mm均为PMOS管，不应作为对本发明的限制。

所述电流镜电路21输出的镜像电流与所述参考电流源I0提供的参考电流的比值，等于所述镜像晶体管Mm的宽长比与所述参考晶体管Mr的宽长比的比值。

所述输入PMOS管MP0的栅极适于接收控制电压vc，并根据所述控制电压vc控制所述全差分环形振荡器22的工作电流大小。

具体地，所述输入PMOS管MP0的源极连接所述电流镜电路21的输出端和所述全差分环形振荡器22的正电源端Vpp。当所述控制电压vc升高时，所述输入PMOS管MP0的源极和栅极之间的压差减小，流过所述输入PMOS管MP0的电流减小。

由于流过所述输入PMOS管MP0的电流和流过所述全差分环形振荡器22的电流之和固定，即等于所述电流镜电路21提供的镜像电流，因此，当流过所述输入PMOS管MP0的电流减小时，流过所述全差分环形振荡器22的电流增大，即所述全差分环形振荡器22的工作电流增大。

相应地，当所述控制电压vc降低时，所述输入PMOS管MP0的源极和栅极之间的压差增大，流过所述输入PMOS管MP0的电流增大，使流过所述全差分环形振荡器22的电流减小，即所述全差分环形振荡器22的工作电流减小。

因此，所述输入PMOS管MP0可以根据其栅极接收的控制电压vc，控制所述全差分环形振荡器22的工作电流。

所述全差分环形振荡器22包括至少三个串接的反相器。本实施例中，以所述全差分环形振荡器22包括三个反相器进行说明。

所述全差分环形振荡器22包括反相器IVN1、反相器IVN2和反相器IVN3，前一级反相器的反相输出端von连接后一级反相器的同相输入端inp，前一级反相器的同相输出端vop连接后一级反相器的反相输入端inn。第一级反相器的反相输入端inn连接最后一级反相器的同相输出端vop，第一级反相器的同相输入端inp连接最后一级反相器的反相输出端von。

每级反相器的正电源端vp相连并作为所述全差分环形振荡器22的正电源端Vpp，每级反相器的负电源端vn相连并作为所述全差分环形振荡器22的负电源端Vnn。

所述全差分环形振荡器22为电流控制的环形振荡器，其输出差分信号的频率跟随其工作电流变化：所述全差分环形振荡器22的工作电流越大，输出差分信号的频率越高。

所述电压调节单元23连接所述全差分环形振荡器22的负电源端Vnn。具体地，所述电压调节单元23包括第一NMOS管MN1，所述第一NMOS管MN1的栅极适于输入所述控制电压vc，所述第一NMOS管MN1的漏极连接所述全差分环形振荡器的负电源端Vnn，所述第一NMOS管MN1的源极接地。

如前所述，所述控制电压vc通常为PLL系统中的低通滤波器的输出电压，为保证所述低通滤波器的MOS电容强反型导通，所述控制电压vc的最小电压值通常在0.5V以上，能够保证所述第一NMOS管MN1导通。

当所述控制电压vc逐渐升高时，所述第一NMOS管MN1在其栅极电压（即所述控制电压vc）的控制下，导通程度逐渐增强，其漏极和源极之间的压差逐渐减小，所述全差分环形振荡器22的负电源端Vnn电压逐渐降低。相反地，当所述控制电压vc逐渐降低时，所述第一NMOS管MN1的导通程度逐渐减弱，其漏极和源极之间的压差逐渐增大，所述全差分环形振荡器22的负电源端Vnn电压逐渐升高。

在所述控制电压vc上升过程中，所述全差分环形振荡器22的正电源端Vpp电压会随之升高，但是由于所述全差分环形振荡器22的负电源端Vnn电压逐渐降低，所述全差分环形振荡器22的正电源端Vpp电压上升速度减慢。与图1所示的压控振荡器相比，输入相同电压值大小的控制电压vc时，本实施例中所述全差分环形振荡器22的正电源端Vpp电压更低，因此，所述控制电压vc的调节范围更宽。

继续参考图2，所述全差分环形振荡器22的输出端连接所述差分转单端电路COMP的输入端。具体地，所述差分转单端电路COMP的同相输入端inp连接最后一级反相器IVN3的反相输出端von，所述差分转单端电路COMP的反相输入端inn连接最后一级反相器IVN3的同相输出端vop，所述差分转单端电路COMP的输出端vo作为所述压控振荡器的输出端。所述差分转单端电路COMP的具体电路结构为本领域技术人员知晓，在此不再赘述。

所述差分转单端电路COMP适于对所述全差分环形振荡器12输出的差分信号进行转换，输出一定频率的周期信号。

下面对本实施例的压控振荡器的工作原理进行说明。

当所述控制电压vc较低时，所述输入PMOS管MP0的导通程度较强，所述第一NMOS管MN1的导通程度较弱、限流作用较强，所述电流镜电路21提供的镜像电流大部分从所述输入PMOS管MP0流走，所述环形振荡器22的工作电流很小，所述压控振荡器输出信号的频率较低；

当所述控制电压vc升高时，所述输入PMOS管MP0的导通程度减弱，所述第一NMOS管MN1的导通程度增强、限流作用减弱，流过所述输入PMOS管MP0的电流减小，使所述环形振荡器22的工作电流增大，所述压控振荡器输出信号的频率升高；

当所述控制电压vc升高到较大电压值时，所述全差分环形振荡器22的负电源端Vnn电压接近地电压，流过所述输入PMOS管MP0的电流不会快速降为零，所述压控振荡器输出信号的频率慢慢逼近最高值。

参考图1所示的现有技术的压控振荡器，所述全差分环形振荡器12的负电源端vnn通过所述尾电流源MOS管mi接地。所述尾电流源MOS管mi的栅极和漏极相连，因此，无论所述控制电压vc如何变化，所述全差分环形振荡器12的负电源端vnn电压近似与所述尾电流源MOS管mi的阈值电压相同。若所述控制电压vc的电压值从U0开始逐渐升高，当所述控制电压vc的电压值升高到U1时，所述全差分环形振荡器12的正电源端vpp的电压值升高到U2，所述电流镜电路11输出的镜像电流正好受到限制，那么，所述控制电压vc的调节范围为U0～U1。

本实施例的压控振荡器，若所述控制电压vc的电压值也从U0开始逐渐升高，由于所述全差分环形振荡器22的正电源端Vpp电压上升速度减慢，当所述控制电压vc的电压值升高到U1时，所述全差分环形振荡器22的正电源端Vpp电压值低于U2，所述电流镜电路21输出的镜像电流不会受到限制。因此，所述控制电压vc还能继续升高，调节范围变宽。

所述控制电压vc的调节范围越宽，所述压控振荡器输出信号能够获得的频率越高。本实施例的压控振荡器，通过减慢所述环形振荡器22的正电源端Vpp电压的上升速度，有效地扩展了所述控制电压vc的调节范围，在所述电流镜电路21提供的镜像电流相同时，所述压控振荡器输出信号的频率范围近似为现有技术中压控振荡器输出信号的频率范围的两倍。

实施例2

图3是本发明实施例2的压控振荡器的电路图。参考图3，所述压控振荡器包括电流镜电路31、全差分环形振荡器32、电压调整单元33、输入PMOS管MP0以及差分转单端电路COMP。实施例2与实施例1相比，所述压控振荡器还包括电平下移电路34，所述电平下移电路34适于将所述控制电压vc降低后输入所述输入PMOS管MP0的栅极。

所述电流镜电路31、全差分环形振荡器32、电压调整单元33、输入PMOS管MP0以及差分转单端电路COMP可参考实施例1的描述，在此不再赘述。

所述电平下移电路34包括第一源极跟随器和偏置电路。

所述第一源极跟随器包括第二NMOS管MN2和第三NMOS管MN3。所述第二NMOS管MN2的栅极适于接收控制电压vc，所述第二NMOS管MN2的漏极适于输入所述压控振荡器的电源电压Vdd，所述第二NMOS管MN2的源极连接所述第三NMOS管MN3的漏极和所述输入PMOS管MP0的栅极。所述第三NMOS管MN3的源极接地。

所述偏置电路适于为所述第三NMOS管MN3的栅极提供偏置电压。所述偏置电路包括第六NMOS管MN6和第一PMOS管MP1，所述第六NMOS管MN6的栅极与漏极相连并连接所述第三NMOS管MN3的栅极和所述第一PMOS管MP1的漏极，所述第六NMOS管MN6的源极接地。所述第一PMOS管MP1的栅极连接所述电流镜电路31中的参考电流源I0，所述第一PMOS管MP1的源极适于输入所述压控振荡器的电源电压Vdd。

需要说明的是，在其他实施例中，所述第三NMOS管MN3的栅极的偏置电压也可以由其他形式的电路提供，例如，可以通过分压电路对所述压控振荡器的电源电压Vdd进行分压，以获得所述第三NMOS管MN3的栅极的偏置电压。

当输入所述控制电压vc至所述第二NMOS管MN2的栅极，由于所述第二NMOS管MN2和第三NMOS管MN3组成源极跟随器，所述第二NMOS管MN2的栅极和源极之间的电压差Vgs=Vth+（2*ID*L/μn*Cox*W）1/2，其中，Vth表示所述第二NMOS管MN2的阈值电压，ID表示所述第二NMOS管MN2的漏极电流，L表示所述第二NMOS管MN2的沟道长度，μn表示所述第二NMOS管MN2的载流子迁移率，Cox表示所述第二NMOS管MN2的栅极单位面积氧化层电容，W表示所述第二NMOS管MN2的沟道宽度。

所述第二NMOS管MN2的栅极和源极之间的电压差Vgs近似等于所述第二NMOS管MN2的阈值电压Vth，因此，输入所述输入PMOS管MP0的栅极的电压近似为所述控制电压vc减去所述第二NMOS管MN2的阈值电压Vth，即电平下移电路34将所述控制电压vc的电平下移了一个MOS管的阈值电压。

所述第二NMOS管MN2可以为高压NMOS管，也可以为低压NMOS管。当所述第二NMOS管MN2为高压NMOS管时，所述控制电压vc下移的电平量越大，所述压控振荡器的输出信号能够达到的频率更高。

本实施例的压控振荡器，通过所述电平下移电路34将所述控制电压vc向下移位后再输入所述输入PMOS管MP0的栅极，弥补了所述输入PMOS管MP0将所述控制电压vc向上移位所造成的所述控制电压vc调节范围变窄的缺陷。所述控制电压vc经过电平下移和电平上移后，损失的调节范围又补了回来，使所述压控振荡器在低电源电压下输出高频率信号。

为更好地说明本实施例的压控振荡器的效果，将所述第二NMOS管MN2的栅极和源极之间的压差近似为所述第二NMOS管MN2的阈值电压，将所述输入PMOS管MP0的源极和栅极之间的压差近似为所述输入PMOS管MP0的阈值电压，且忽略PMOS管和NMOS管的阈值电压之间的差异，即假定所述第二NMOS管MN2的阈值电压与所述输入PMOS管MP0的阈值电压相等，均为Vth。

本实施例中，不考虑所述电压调节单元33对所述全差分环形振荡器32的负电源端Vnn的调节作用，若所述控制电压vc的电压值从V1开始逐渐升高，流过所述输入PMOS管MP0的电流逐渐减小，所述全差分环形振荡器32的正电源端Vpp的电压逐渐升高。经过所述电平下移电路34的降压作用和所述输入PMOS管MP0的升压作用，所述全差分环形振荡器32的正电源端Vpp的电压与所述控制电压vc相等。

若所述全差分环形振荡器32的正电源端Vpp的电压值升高到V2时，所述电流镜电路31输出的镜像电流正好受到限制，此时所述控制电压vc的电压值对应为V2，因此，所述控制电压vc的调节范围为V1～V2。

参考图1所示的现有技术的压控振荡器，若所述控制电压vc也从V1开始逐渐升高，当所述全差分环形振荡器12的正电源端vpp的电压值为V2时，所述电流镜电路11输出的镜像电流正好受到限制，此时，所述控制电压vc的电压值为(V2-Vth)，因此，所述控制电压vc的调节范围为V1～(V2-Vth)，比本实施例的所述控制电压vc的调节范围窄，即现有技术中控制电压vc损失了近似Vth的调节范围，损失的调节范围几乎占所述控制电压vc有用变化范围的50%。

本实施例提供的压控振荡器，通过所述电平下移电路34将所述控制电压vc向下移位后再输入所述输入PMOS管MP0的栅极，进一步扩展了所述控制电压vc的调节范围。

实施例3

图4是本发明实施例3的压控振荡器的电路图。参考图4，所述压控振荡器包括电流镜电路41、全差分环形振荡器42、电压调节单元43、电平下移电路44、输入PMOS管MP0以及差分转单端电路COMP。实施例3与实施例2相比，区别在于：所述第一源级跟随器还包括电阻R，所述第二NMOS管MN2的源极通过所述电阻R连接所述第三NMOS管MN3的漏极和所述输入PMOS管MP0的栅极。

具体地，所述电阻R的一端连接所述第二NMOS管MN2的源极，所述电阻R的另一端连接所述第三NMOS管MN3的漏极和所述输入PMOS管MP0的栅极。

所述电流镜电路41、全差分环形振荡器42、电压调节单元43、输入PMOS管MP0和差分转单端电路COMP可参考实施例1的描述，所述压控振荡器的工作原理也与实施例1类似，在此不再赘述。

本实施例中，所述电阻R具有分压作用，假定所述电阻R两端的电压差为VR，所述控制电压vc经过所述电平下移电路44后，输入所述输入PMOS管MP0栅极的电压为：所述控制电压vc-所述电阻R两端的电压差VR-所述第二NMOS管MN2的阈值电压Vth。所述控制电压vc的电平下移量增大，进一步扩大了所述控制电压vc的调节范围。

实施例4

图5是本发明实施例4的压控振荡器的电路图。参考图5，所述压控振荡器包括电流镜电路51、全差分环形振荡器52、电压调节单元53、电平下移电路54、输入PMOS管MP0以及差分转单端电路COMP。实施例4与实施例2相比，区别在于：所述电平下移电路54除包括第一源极跟随器和偏置电路外，还包括第二源级跟随器，所述第二NMOS管MN2的源极通过所述第二源级跟随器连接所述输入PMOS管MP0的栅极。

具体地，所述第二源级跟随器包括第四NMOS管MN4和第五NMOS管MN5。

所述第四NMOS管MN4的栅极连接所述第二NMOS管MN2的源极，所述第四NMOS管MN4的漏极适于输入所述压控振荡器的电源电压Vdd，所述第四NMOS管MN4的源极连接所述输入PMOS管MP0的栅极和所述第五NMOS管MN5的漏极。

所述第五NMOS管MN5的栅极的偏置电压也由所述偏置电路提供，即所述第五NMOS管MN5的栅极连接所述第六NMOS管MN6的栅极；所述第五NMOS管MN5的源极接地。

本实施例中，所述电平下移电路54包括第一源极跟随器和第二源极跟随器，两级源极跟随器使所述控制电压vc的电平下移量增大，进一步扩大了所述控制电压vc的调节范围。

综上所述，本发明技术方案提供的压控振荡器能够扩大控制电压的调节范围，在低电源电压下输出高频率信号。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种压控振荡器，包括：输入PMOS管、电流镜电路、全差分环形振荡器和差分转单端电路，其中，所述输入PMOS管的栅极适于输入所述压控振荡器的控制电压，所述电流镜电路的输出端连接所述输入PMOS管的源极和所述全差分环形振荡器的正电源端，所述全差分环形振荡器的输出端连接所述差分转单端电路的输入端，其特征在于，所述压控振荡器还包括适于控制所述全差分环形振荡器的负电源端电压随所述控制电压升高而降低的电压调节单元。

2.根据权利要求1所述的压控振荡器，其特征在于，所述电压调节单元包括第一NMOS管；

所述第一NMOS管的栅极适于输入所述控制电压，所述第一NMOS管的漏极连接所述全差分环形振荡器的负电源端，所述第一NMOS管的源极接地。

3.根据权利要求2所述的压控振荡器，其特征在于，还包括：适于将所述控制电压降低后输入所述输入PMOS管栅极的电平下移电路。

4.根据权利要求3所述的压控振荡器，其特征在于，所述电平下移电路包括第一源级跟随器和偏置电路；

所述第一源级跟随器包括第二NMOS管和第三NMOS管，所述第二NMOS管的栅极适于接收所述控制电压，所述第二NMOS管的漏极适于输入所述压控振荡器的电源电压，所述第二NMOS管的源极连接所述第三NMOS管的漏极和所述输入PMOS管的栅极，所述第三NMOS管的源极接地；

所述偏置电路适于提供所述第三NMOS管的栅极的偏置电压。

5.根据权利要求4所述的压控振荡器，其特征在于，所述第一源级跟随器还包括电阻，所述第二NMOS管的源极通过所述电阻连接所述第三NMOS管的漏极和所述输入PMOS管的栅极。

6.根据权利要求4所述的压控振荡器，其特征在于，所述电平下移电路还包括第二源级跟随器，所述第二NMOS管的源极通过所述第二源级跟随器连接所述输入PMOS管的栅极；

所述第二源级跟随器包括第四NMOS管和第五NMOS管，所述第四NMOS管的栅极连接所述第二NMOS管的源极，所述第四NMOS管的漏极适于输入所述压控振荡器的电源电压，所述第四NMOS管的源极连接所述输入PMOS管的栅极和所述第五NMOS管的漏极，所述第五NMOS管的源极接地；

所述偏置电路还适于提供所述第五NMOS管的栅极的偏置电压。

7.根据权利要求4所述的压控振荡器，其特征在于，所述偏置电路包括第六NMOS管和第一PMOS管；

所述第六NMOS管的栅极与漏极相连并连接所述第三NMOS管的栅极和所述第一PMOS管的漏极，所述第六NMOS管的源极接地；

所述第一PMOS管的栅极连接所述电流镜电路中的参考电流源，所述第一PMOS管的源极适于输入所述压控振荡器的电源电压。

8.根据权利要求1所述的压控振荡器，其特征在于，所述电流镜电路包括参考晶体管、镜像晶体管和参考电流源；

所述参考晶体管的第一电极与所述镜像晶体管的第一电极连接并适于输入所述压控振荡器的电源电压，所述参考晶体管的第二电极和栅极连接并连接所述镜像晶体管的栅极和所述参考电流源的一端；

所述参考电流源的另一端接地；

所述镜像晶体管的第二电极作为所述电流镜电路的输出端。

9.根据权利要求8所述的压控振荡器，其特征在于，所述参考晶体管和镜像晶体管均为PMOS管；

所述参考晶体管的第一电极为PMOS管的源极，所述参考晶体管的第二电极为PMOS管的漏极；

所述镜像晶体管的第一电极为PMOS管的源极，所述镜像晶体管的第二电极为PMOS管的漏极。

10.根据权利要求1所述的压控振荡器，其特征在于，所述全差分环形振荡器包括至少三个串接的反相器；

每个反相器的正电源端相连并作为所述全差分环形振荡器的正电源端，每级反相器的负电源端相连并作为所述全差分环形振荡器的负电源端。

Images