CN103455428B - 数据储存装置与闪存操作方法 - Google Patents
数据储存装置与闪存操作方法 Download PDFInfo
- Publication number
- CN103455428B CN103455428B CN201210223729.6A CN201210223729A CN103455428B CN 103455428 B CN103455428 B CN 103455428B CN 201210223729 A CN201210223729 A CN 201210223729A CN 103455428 B CN103455428 B CN 103455428B
- Authority
- CN
- China
- Prior art keywords
- data
- block
- deposit
- page
- treats
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000013500 data storage Methods 0.000 title abstract 3
- 206010003671 Atrioventricular Block Diseases 0.000 claims 1
- 240000007643 Phytolacca americana Species 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 101100481704 Arabidopsis thaliana TMK3 gene Proteins 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
数据储存装置、与闪存操作方法。所述数据储存装置包括一闪存以及一控制器。该闪存包括第一写入区块与第二写入区块;该第一写入区块与该第二写入区块各自包括多页。该控制器执行一固件,以判断来自一主机端的一第一待存数据是否为完整页数据。若该第一待存数据是完整页数据,该控制器将该第一待存数据存至该第一写入区块。若该第一待存数据为非完整页数据,该控制器将该第一待存数据存至该第二写入区块。
Description
技术领域
本发明有关于一种数据储存装置与其中闪存的操作方法,特别有关于闪存(Flashmemory)的数据储存技术。
背景技术
闪存为常见的一种非挥发性储存技术,牵涉电性抹除与编程技术。
以非及闸型的闪存(NAND FLASH)为例,主要用作存储卡(memory card)、通用序列汇流排闪存装置(USB flash device)、固态硬碟(SSD)…等产品。
非及闸型的闪存的储存阵列包括多个区块(blocks),且是以完整区块为抹除单位。使用过的区块需整区块抹除(erase)后,方能视为闲置区块(spare block)待配置使用。「数据合并」用于收集多个区块中零散的有效数据至特定区块,使只残留无效数据的该些区块得以被抹除为闲置区块。
然而,「数据合并」应用在传统技术上需要相当的运算资源。本技术领域亟需一种高效操作闪存储存阵列的方法。
发明内容
本发明揭露一种数据储存装置、与闪存操作方法。
根据本发明一种实施方式所实现的一数据储存装置包括一闪存以及一控制器。该闪存包括第一写入区块与第二写入区块;该第一写入区块与该第二写入区块各自包括多页。该控制器执行一固件,以判断来自一主机端的一第一待存数据是否为完整页数据。若该第一待存数据是完整页数据,该控制器将该第一待存数据存至该第一写入区块。若该第一待存数据为非完整页数据,该控制器将该第一待存数据存至该第二写入区块。
根据本发明一种实施方式所实现的一闪存操作方法包括:于一闪存提供一第一写入区块与一第二写入区块,该第一写入区块与该第二写入区块各自包括多页;以及判断来自一主机端的一第一待存数据是否为完整页数据,若该第一待存数据是完整页数据,将该第一待存数据存至该第一写入区块,若该第一待存数据为非完整页数据,将该第一待存数据存至该第二写入区块。
为使本发明的上述目的、特征和优点能更明显易懂,下文特举实施例,并配合所附图示,详细说明如下。
附图说明
图1图解根据本发明一种实施方式所实现的数据储存装置102,系由主机端104控制;
图2A图解一闪存的结构;
图2B图解主机端定义的主机页Hpage与闪存的物理页(即图2A所定义的「页」)PhysicalPage的对应关系;
图3简单图解本案数据储存装置的操作,描述所揭露的数据分流系统架构;
图4图解一种数据分流状况;
图5A图解所揭露的数据分流的另一种实施方式;
图5B系图解图5A待存数据在第一、第二类数据区块514、516上的实际分布;
图6图解一种数据分流状况,除了将完整页与非完整页的数据分开储存,更使不同型态的完整页的数据储存至不同类的数据区块、不同型态的非完整页的数据储存至同类的数据区块;
图7图一种数据分流状况,相较于图6、图7的实施方式更将非完整页数据也依照主机端信息分开存放。
主要元件符号说明
102~数据储存装置;
104~主机端;
106~闪存;
108~控制器;
110~系统信息暂存区;
1120~第一区块集合;
1121~第一写入区块;
1140~第二区块集合;
1141~第二写入区块;
116~闲置区块集合;
200~闪存;
302~数据储存装置;
304~主机端;
308~控制器;
310~系统信息暂存区;
3120~第一区块集合;
3121~第一写入区块;
3122、3123、3124~区块;
3140~第二区块集合;
3141~第二写入区块;
3142、3143、3144~区块;
316~闲置区块集合;
318~各区块有效页监控表;
402、404~非完整页数据;
406、408~第一、第二类数据区块;
502、504、506、508~非完整页数据;
510A、510B、510C、512A、512B~完整页数据;
514、516~第一、第二类数据区块;
602型态A的长数据;
604~型态A的短数据;
606~型态B的短数据;
608~型态B的长数据;
610~非完整页数据区块;
612~型态A的完整页数据区块;
614~型态B的完整页数据区块;
616、618~型态A的长数据602的头、尾数据;
620、622~型态B的连续区块608的头、尾数据;
702~型态A的完整页数据区块;
704~型态A的非完整页数据区块;
706~型态B的非完整页数据区块;
708~型态B的完整页数据型态;
BLK1、BLK2…BLKK~区块;
HPage~主机页;
LBA~逻辑区块地址;
LBA_N…LBA_N+7~页;
P1、P2…PM~页(物理页);以及
PhysicalPage~物理页。
具体实施方式
图1图解根据本发明一种实施方式所实现的数据储存装置102,系由主机端104控制。数据储存装置102包括一闪存106、一控制器108以及一系统信息暂存区110。
闪存106包括第一写入区块1121、第二写入区块1141、第一区块集合1120、第二区块集合1140与闲置区块集合116,且第一区块集合1120与第二区块集合1140各自包括多区块、又各区块各自包含多页。
控制器108系用以执行一固件(可储存在控制器108的唯读记忆体、或储存在闪存106中),以判断由主机端104传送给数据储存装置102的待存数据的数据属性,并依照不同的数据属性,将数据分类存于第一写入区块1121与第二写入区块1141。例如,判断该待存数据是否为完整页数据,进而将非完整页数据与完整页数据分别储存至第一写入区块1121与第二写入区块1141。
当第一写入区块1121存满后,第一写入区块1121将被归入第一写入区块集合1120;同理,当第二区块1141存满后,第二写入区块1141将被归入第二区块集合1140。
系统信息暂存区110系用于记录该些待存数据的相关信息。例如,存于系统信息暂存区110的该待存数据相关信息包含:非完整页待存数据的相关信息─用以分析该些非完整页数据相关性,进而将数个具有相关性的非完整页数据结合成为一完整页数据,再将该完整页数据存至第二写入区块1141。
此外,控制器108除了考虑数据是否为完整页外,更可根据主机提供的信息(可由数据标签或内容标签取得)判断该主机端104所指示的数据的型态。在一种实施方式中,不同型态的完整页的数据储存至不同类的数据区块,且不同型态的非完整页的数据储存至同类的数据区块(对应图6)。在一种实施方式中,不同型态的数据系由不同类的数据区块储存(对应图7)。此外,数据的型态区分更可以过往经验(例如,分析主机端地址的跳跃逻辑、或者分析数据的长度与逻辑地址)获得。所述学习机制可以固件方式实现,交由控制器108执行。
图2A图解一闪存的结构。闪存200包括多个区块(blocks)BLK1、BLK2…BLKK。各区块包括多页(pages)─例如,区块BLK1包括多页P1、P2…PM。
图2B图解主机端定义的主机页Hpage与闪存的物理页(即图2A所定义的「页」)PhysicalPage的对应关系。主机页Hpage与物理页PhysicalPage的尺寸可相等(例如,同为16KB)。一个主机页Hpage需配置一物理页PhysicalPage。
基于图2A与图2B的定义,主机端所指示的数据若为完整的一主机页(对应完整的一物理页),则可视之为完整页。倘若主机端所指示的数据不为完整的一主机页(仅需求一物理页的部分空间作储存),则可视之为非完整页。
图3简单图解本案数据储存装置的操作,描述所揭露的数据分流系统架构。参考图中所示数据储存装置302,控制器308系用由闲置区块集合316取出第一写入区块3121与第二写入区块3141,并判断由主机端304传入的待存数据的数据属性,进而依据不同数据属性将待存数据分类储存于第一写入区块3121或第二写入区块3141。例如,该控制器接收到来自该主机端304的一待存数据,将控制器判断其是否属于一完整页数据:若是,则将其写入该第二写入区块3141;若否,则将其写入该第一写入区块3121,并将该非完整页数据的相关信息存至系统信息暂存区310。
当第一写入区块3121填满后,将被归入该第一区块集合3120;且当第二写入区块3141填满后,将被归入该第二区块集合3140。
此外,图3所示实施方式更设置各区块有效页监控表318。当闲置区块集合中的闲置区块数量少于一预设值时,为了增加闲置区块的数量,以提升系统效能,则将于第一区块集合3120及/或第二区块集合3140进行合并。其中,当第一区块集合3120进行合并时,仅以第一区块集合中的区块,如区块3122、3123、3124等,进行合并;同理,当第二区块集合3140进行合并时,仅以第二区块集合中的区块,如区块3142、3143、3144等,进行合并。合并后,将产生数个有效页数量为零的数据区块(未图示),而这些有效页数量为零的数据区块将被归入闲置区块集合316,以释放出闲置空间。
在一种实施方式中,存在非挥发性存储器或动态随机存取存储器中的各区块有效页监控表318,系用以监控闪存的管理区块有效页的分布状况。此外,数据判断与合并…等程序系由该数据储存装置的控制器执行一固件实现。
根据所揭露技术,图4图解一种数据分流状况。如图所示,主机端指示写入一段连续的待存数据,其长度对应闪存的八个物理页,且其头、尾数据402、404系对应为非完整页数据,其余均对应为完整页数据。根据所揭露技术,该段连续数据的头、尾数据402与404(非完整页)将以第一类数据区块406储存。至于其余数据(完整页)则是以第二类数据区块408储存。如此一来,数据储存过程中出现的无效数据将集中于第一类数据区块406,而第二类数据区块408无效数据将大幅较少,以大幅提升储存效率。
图5A图解所揭露的数据分流的另一种实施方式。如该图所示,主机端将指示写入一段具有连续逻辑地址的待存数据502、510A~510C、504、506、512A~512B、508。其中,数据502、504、506、508为非完整页数据:数据502为页LBA_N后段的数据,数据504为页LBA_N+4前段的数据,数据506为页LBA_N+4后段的数据,数据508为页LBA_N+7前段的数据。又数据510A、510B、510C、512A、512B为完整页数据:数据510A为页LBA_N+1的数据、数据510B为页LBA_N+2的数据,数据510C为页LBA_N+3的数据,数据512A为页LBA_N+5的数据,数据512B为页LBA_N+6的数据。
值得注意的是,当数据储存装置302收到非完整页数据时,会在系统信息暂存区310记录一个代表该非完整数据页的LBA(逻辑区块地址)相关数据或LBA标签。该LBA相关数据或LBA标签系用以提供数据储存装置102判断后续收到的非完整页数据可否与该非完整页数据结合成一完整页数据。申言之,若该非完整数据页的LBA地址与该后续收到的非完整页数据LBA地址为连续LBA地址,该非完整数据页与该后续收到的非完整页数据则可结合成一完整页数据。
举例来说,当数据储存装置302收到非完整页数据504时,会在系统信息暂存区310记录页LBA_N+4后段的LBA标签,并将非完整页数据504存入第一类数据区块514。接着,当数据储存装置302又收到非完整数据页506时,由于非完整数据页506为页LBA_N+4后段的数据,因此将检查系统信息暂存区310内是否记录有页LBA_N+4前段的标签。若有,则将自第一类数据区块514中读出非完整页数据504,并结合非完整页数据504、506成一完整页数据,再将该完整页数据存至第二类数据区块516。以避免将非完整页数据506存入该第一类数据区块514所造成的空间浪费。
图5B系图解图5A待存数据在第一、第二类数据区块514、516上的实际分布。其中,非完整页数据502系由第一类数据区块514储存,完整页数据510A、510B、510C系由第二类数据区块516储存,非完整页数据504系储存于第一类数据区块514。值得注意的是,利用本发明揭露的技术,非完整页数据504、506则系组成完整页后,再存至第二类数据区块516(如箭头所示)。以避免将完整页数据(由504与506组成)写入第一类数据区块514所产生的空间浪费。
申言之,当系统传输错误、不明断电、或主控端分段传输…等原因,将原本属于同一LBA的数据分段传输,产生例如上述非完整页数据504、506此类分段传输的情形时,利用本发明所揭露的技术,将减少可组成完整页的数据误存至非完整页的对应区块,避免空间浪费,进而大幅提升闪存效能。
更有其他实施方式将主机端信息─如,数据标签(data tag)或内容标签(context ID)等─也考虑于数据分流技术中。
图6图解一种实施方式,其中,主机端所指示的数据系根据主机信息─如,数据标签(data tag)或内容标签(context ID)等─有型态的分。主机端系要求写入型态A的长数据602、型态A的短数据604、型态B的短数据606、以及型态B的长数据608。此实施例中闪存的数据区块分类包括:非完整页数据区块610、型态A的完整页数据区块612、以及型态B的完整页数据区块614。其中,型态A的长数据602的头、尾数据616、618系储存至非完整页的数据区块610,而其余的完整页数据系储存至型态A的完整页数据区块612。型态A的非完整页数据604系储存至非完整页数据区块610。型态B的非完整页数据606系储存至非完整页数据区块610。型态B的连续区块608的头、尾数据620、622系储存至非完整页的数据区块610,且其余的完整页数据系储存至型态B的完整页数据区块614。以上技术使不同型态的完整页的数据储存至不同类的数据区块,且使不同型态的非完整页的数据储存至同类的数据区块。分型态的完整页数据区块可减少记忆体数据产生无效页的机率,并大幅提升闪存效能。
图7图解本发明另外一种实施方式,其中更将非完整页数据也依照主机端信息分开存放。此实施例对闪存的数据区块分类包括:型态A的完整页数据区块702、型态A的非完整页数据区块704、型态B的非完整页数据区块706、以及型态B的完整页数据型态708。相较于图6所示实施方式,此数据分流方式更提高闪存效率。
一种实施方式更在图3控制器308功能中设计一学习机制,以过往经验学习数据型态分类。例如,分析主机端所指示数据的逻辑地址的跳跃模式,据以分类数据的型态。或者,分析主机端所指示数据的长度与逻辑地址使用,据以分类数据的型态。所述学习机制可由数据储存装置的控制器执行一固件实现。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,本领域技术人员在不脱离本发明的精神和范围内,当可做些许更动与润饰,因此本发明的保护范围当视后附的权利要求书所界定者为准。
Claims (24)
1.一种数据储存装置,包括:
一闪存,包括第一写入区块与第二写入区块,且该第一写入区块与该第二写入区块各自包括多页;以及
一控制器,执行一固件,以判断来自一主机端的一第一待存数据是否为完整页数据,若该第一待存数据是完整页数据,将该第一待存数据存至该第一写入区块,若该第一待存数据为非完整页数据,将该第一待存数据存至该第二写入区块;
其中:
该第一写入区块填满后归入一第一区块集合;
该第二写入区块填满后归入一第二区块集合;且
该第一区块集合的数据合并独立于该第二区块集合的数据合并。
2.如权利要求1所述的数据储存装置,更包括一系统信息暂存区,其用以储存待存数据相关信息。
3.如权利要求2所述的数据储存装置,其中,该待存数据相关信息包含非完整页待存数据相关信息。
4.如权利要求3所述的数据储存装置,其中,该非完整页待存数据相关信息包含一非完整页待存数据的逻辑区块地址信息。
5.如权利要求2所述的数据储存装置,其中,当该数据储存装置接收到一第二待存数据时,该控制器判断该第二待存数据是否为完整页数据。
6.如权利要求5所述的数据储存装置,其中,若该第二待存数据为非完整页待存数据,该控制器则检查该非完整页待存数据相关信息,以判断该第一待存数据与该第二待存数据可否结合成一完整页数据。
7.如权利要求6所述的数据储存装置,其中,若该第一待存数据与该第二待存数据得以结合成一完整页数据,则该控制器结合上述第一待存数据与该第二待存数据为一完整页数据,并将上述第一待存数据与该第二待存数据结合而成的该完整页数据存入该第二写入区块。
8.如权利要求6所述的数据储存装置,其中,该控制器判断该第一待存数据与该第二待存数据可否结合成一完整页数据的操作系判断该第一待存数据的逻辑区块地址与该第二待存数据逻辑区块地址是否连续。
9.如权利要求1所述的数据储存装置,其中,执行该固件的该控制器更根据主机信息判断该主机端所指示的数据的型态,使与该第一写入区块上数据的型态不同的完整页数据写入一第三写入区块,使不同型态的完整页的数据储存至不同类的数据区块,且使不同型态的非完整页的数据储存至同类的数据区块。
10.如权利要求9所述的数据储存装置,其中,上述主机信息由数据标签或内容标签取得。
11.如权利要求1所述的数据储存装置,其中,执行该固件的该控制器更根据主机信息判断该主机端所指示的数据的型态,使与该第一写入区块上数据的型态不同的完整页数据写入一第三写入区块,并使与该第二写入区块上数据的型态不同的非完整页数据写入一第四写入区块,使不同型态的数据储存至不同类的数据区块。
12.如权利要求11所述的数据储存装置,其中,上述主机信息由数据标签或内容标签取得。
13.一种闪存操作方法,包括:
于一闪存提供一第一写入区块与一第二写入区块,该第一写入区块与该第二写入区块各自包括多页;以及
判断来自一主机端的一第一待存数据是否为完整页数据,若该第一待存数据是完整页数据,将该第一待存数据存至该第一写入区块,若该第一待存数据为非完整页数据,将该第一待存数据存至该第二写入区块;
其中:
该第一写入区块填满后归入一第一区块集合;
该第二写入区块填满后归入一第二区块集合;且
该第一区块集合的数据合并独立于该第二区块集合的数据合并。
14.如权利要求13所述的闪存操作方法,更包括:
提供一系统信息暂存区,用以储存待存数据相关信息。
15.如权利要求14所述的闪存操作方法,其中,该待存数据相关信息包含非完整页待存数据相关信息。
16.如权利要求15所述的闪存操作方法,其中,该非完整页待存数据相关信息包含一非完整页待存数据的逻辑区块地址信息。
17.如权利要求14所述的闪存操作方法,更在接收到来自该主机端的一第二待存数据时判断该第二待存数据是否为完整页数据。
18.如权利要求17所述的闪存操作方法,更包括:
于该第二待存数据为非完整页待存数据时检查该非完整页待存数据相关信息,以判断该第一待存数据与该第二待存数据可否结合成一完整页数据。
19.如权利要求18所述的闪存操作方法,更包括:
于该第一待存数据与该第二待存数据得以结合成一完整页数据时结合上述第一待存数据与该第二待存数据为一完整页数据,并将上述第一待存数据与该第二待存数据结合而成的该完整页数据存入该第二写入区块。
20.如权利要求18所述的闪存操作方法,其中,上述判断该第一待存数据与该第二待存数据可否结合成一完整页数据的步骤包括:
判断该第一待存数据的逻辑区块地址与该第二待存数据逻辑区块地址是否连续。
21.如权利要求13所述的闪存操作方法,更包括:
根据主机信息判断该主机端所指示的数据的型态;
使与该第一写入区块上数据的型态不同的完整页数据写入一第三写入区块,以令不同型态的完整页的数据储存至不同类的数据区块,并且令不同型态的非完整页的数据储存至同类的数据区块。
22.如权利要求21所述的闪存操作方法,其中,上述主机信息由数据标签或内容标签取得。
23.如权利要求13所述的闪存操作方法,更包括:
根据主机信息判断该主机端所指示的数据的型态;以及
使与该第一写入区块上数据的型态不同的完整页数据写入一第三写入区块,并使与该第二写入区块上数据的型态不同的非完整页数据写入一第四写入区块,以令不同型态的数据储存至不同类的数据区块。
24.如权利要求23所述的闪存操作方法,其中,上述主机信息由数据标签或内容标签取得。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101119468 | 2012-05-31 | ||
TW101119468A TWI477966B (zh) | 2012-05-31 | 2012-05-31 | 資料儲存裝置與快閃記憶體操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103455428A CN103455428A (zh) | 2013-12-18 |
CN103455428B true CN103455428B (zh) | 2016-10-05 |
Family
ID=49671732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210223729.6A Active CN103455428B (zh) | 2012-05-31 | 2012-07-02 | 数据储存装置与闪存操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10007601B2 (zh) |
CN (1) | CN103455428B (zh) |
TW (1) | TWI477966B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9645896B2 (en) | 2013-12-26 | 2017-05-09 | Silicon Motion, Inc. | Data storage device and flash memory control method |
US9996302B2 (en) * | 2015-04-03 | 2018-06-12 | Toshiba Memory Corporation | Storage device writing data on the basis of stream |
KR102596400B1 (ko) * | 2016-03-07 | 2023-11-01 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 데이터 저장 장치의 동작 방법 |
TWI693518B (zh) * | 2019-01-16 | 2020-05-11 | 慧榮科技股份有限公司 | 資料儲存裝置及避免韌體失效之方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1567476A (zh) * | 2003-06-24 | 2005-01-19 | 群联电子股份有限公司 | 闪存高速大区块的数据写入方法 |
CN101464834A (zh) * | 2007-12-19 | 2009-06-24 | 群联电子股份有限公司 | 闪存数据写入方法及使用此方法的控制器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8019943B2 (en) * | 2000-01-06 | 2011-09-13 | Super Talent Electronics, Inc. | High endurance non-volatile memory devices |
US7334107B2 (en) * | 2004-09-30 | 2008-02-19 | Intel Corporation | Caching support for direct memory access address translation |
US7984084B2 (en) * | 2005-08-03 | 2011-07-19 | SanDisk Technologies, Inc. | Non-volatile memory with scheduled reclaim operations |
US20070106842A1 (en) * | 2005-11-04 | 2007-05-10 | Conley Kevin M | Enhanced first level storage caching methods using nonvolatile memory |
JP2010501915A (ja) * | 2006-08-22 | 2010-01-21 | モサイド・テクノロジーズ・インコーポレーテッド | メモリ用モジュールコマンド構造およびメモリシステム |
US8407395B2 (en) | 2006-08-22 | 2013-03-26 | Mosaid Technologies Incorporated | Scalable memory system |
US7953954B2 (en) * | 2007-01-26 | 2011-05-31 | Micron Technology, Inc. | Flash storage partial page caching |
TWI368223B (en) * | 2007-12-07 | 2012-07-11 | Phison Electronics Corp | Flash memory data writing method and controller using the same |
US8843691B2 (en) * | 2008-06-25 | 2014-09-23 | Stec, Inc. | Prioritized erasure of data blocks in a flash storage device |
US8832353B2 (en) * | 2009-04-07 | 2014-09-09 | Sandisk Technologies Inc. | Host stop-transmission handling |
US9183134B2 (en) * | 2010-04-22 | 2015-11-10 | Seagate Technology Llc | Data segregation in a storage device |
KR20120054699A (ko) * | 2010-11-22 | 2012-05-31 | 삼성전자주식회사 | 메모리 컨트롤러, 이를 포함하는 데이터 저장 시스템 및 그 방법 |
KR101774496B1 (ko) * | 2010-12-08 | 2017-09-05 | 삼성전자주식회사 | 비휘발성 메모리 장치, 이를 포함하는 장치들, 및 이의 동작 방법 |
US8762627B2 (en) * | 2011-12-21 | 2014-06-24 | Sandisk Technologies Inc. | Memory logical defragmentation during garbage collection |
-
2012
- 2012-05-31 TW TW101119468A patent/TWI477966B/zh active
- 2012-07-02 CN CN201210223729.6A patent/CN103455428B/zh active Active
-
2013
- 2013-04-15 US US13/862,782 patent/US10007601B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1567476A (zh) * | 2003-06-24 | 2005-01-19 | 群联电子股份有限公司 | 闪存高速大区块的数据写入方法 |
CN101464834A (zh) * | 2007-12-19 | 2009-06-24 | 群联电子股份有限公司 | 闪存数据写入方法及使用此方法的控制器 |
Also Published As
Publication number | Publication date |
---|---|
US10007601B2 (en) | 2018-06-26 |
US20130326120A1 (en) | 2013-12-05 |
TW201348959A (zh) | 2013-12-01 |
TWI477966B (zh) | 2015-03-21 |
CN103455428A (zh) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104750619B (zh) | 数据储存装置以及快闪存储器控制方法 | |
US8566504B2 (en) | Dynamic metablocks | |
CN109902039A (zh) | 存储器控制器、存储器系统及于一存储器中管理数据配置的方法 | |
Hsieh et al. | Efficient on-line identification of hot data for flash-memory management | |
CN107346290A (zh) | 使用并行化日志列表重放分区逻辑到物理数据地址转换表 | |
US20130151892A1 (en) | Data storing method for solid state drive to preserve data integrity after power failure | |
CN104484283B (zh) | 一种降低固态硬盘写放大的方法 | |
US20100030948A1 (en) | Solid state storage system with data attribute wear leveling and method of controlling the solid state storage system | |
CN104346292B (zh) | 用来管理一记忆装置的方法、记忆装置与控制器 | |
US20130173874A1 (en) | System and Method for Pre-interleaving Sequential Data | |
TWI457757B (zh) | 快閃記憶體儲存陣列控制方法、與快閃記憶體 | |
CN109710451A (zh) | 基于nand的存储装置的固件事件跟踪及其执行方法和指令集 | |
CN103455428B (zh) | 数据储存装置与闪存操作方法 | |
CN110673789B (zh) | 固态硬盘的元数据存储管理方法、装置、设备及存储介质 | |
KR101374065B1 (ko) | 칩 레벨 평행 플래시 메모리를 위한 정보 분별 방법 및 장치 | |
CN104641419A (zh) | 固态驱动器控制器、固态驱动器、固态驱动器的数据处理方法、多通道固态驱动器、raid控制器以及其中记录有用于向固态驱动器提供顺序信息的计算机程序的计算机可读记录介质 | |
CN109671458A (zh) | 管理闪存模块的方法及相关的闪存控制器 | |
US11138104B2 (en) | Selection of mass storage device streams for garbage collection based on logical saturation | |
CN107423231A (zh) | 用来管理一记忆装置的方法以及记忆装置与控制器 | |
US9081660B2 (en) | Method and system for efficiently swapping pieces into and out of DRAM | |
CN112035061A (zh) | 固态硬盘资源分配方法、装置和存储介质 | |
CN106775440A (zh) | 数据储存装置与数据储存方法 | |
CN105068941A (zh) | 一种缓存页面替换方法及装置 | |
CN107203341A (zh) | 基于闪存的数据存储方法、装置以及闪存芯片 | |
CN113010091B (zh) | 数据写入固态硬盘的方法、垃圾回收的方法、装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |