KR20120054699A - 메모리 컨트롤러, 이를 포함하는 데이터 저장 시스템 및 그 방법 - Google Patents

메모리 컨트롤러, 이를 포함하는 데이터 저장 시스템 및 그 방법 Download PDF

Info

Publication number
KR20120054699A
KR20120054699A KR1020100115944A KR20100115944A KR20120054699A KR 20120054699 A KR20120054699 A KR 20120054699A KR 1020100115944 A KR1020100115944 A KR 1020100115944A KR 20100115944 A KR20100115944 A KR 20100115944A KR 20120054699 A KR20120054699 A KR 20120054699A
Authority
KR
South Korea
Prior art keywords
data
compression
compressed
information
analyzer
Prior art date
Application number
KR1020100115944A
Other languages
English (en)
Inventor
조경래
김광호
공준진
김진규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100115944A priority Critical patent/KR20120054699A/ko
Priority to US13/301,961 priority patent/US20120131266A1/en
Publication of KR20120054699A publication Critical patent/KR20120054699A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

본 발명에 따른 데이터 저장 시스템은 호스트로부터 출력된 데이터와 상기 데이터에 대한 데이터 정보를 수신하고 상기 데이터 정보를 분석하여 상기 데이터의 압축 여부를 판단하고, 판단 결과에 따라 상기 데이터에 대한 압축 동작을 수행하는 컨트롤러; 및 상기 컨트롤러에 의해 압축된 데이터 및 상기 데이터의 압축 여부를 저장하는 비휘발성 메모리 장치를 포함하고, 상기 컨트롤러는, 상기 호스트로부터 출력된 데이터를 임시로 저장하는 버퍼; 상기 데이터 정보를 분석한 결과에 기초하여 상기 데이터의 압축 여부에 대한 압축 제어 플래그를 출력하는 분석기; 및 상기 압축 제어 플래그에 기초하여 상기 데이터를 압축 또는 바이패스하여 상기 비휘발성 메모리 장치로 전송하는 압축 장치를 포함한다.

Description

메모리 컨트롤러, 이를 포함하는 데이터 저장 시스템 및 그 방법{MEMORY CONTROLLER, DATA STORAGE SYSTEM INCLUDING THE SAME AND METHOD THEREOF}
본 발명은 데이터 저장 시스템에 관한 것으로, 보다 구체적으로는 입력된 데이터에 대하여 압축 여부를 미리 판단할 수 있는 메모리 컨트롤러, 이를 포함하는 데이터 저장 시스템 및 그 방법에 관한 것이다.
낸드 플래시 메모리 장치나 SSD(Solid State Disk/Drive)등과 같은 데이터 저장 장치는 입력된 데이터를 블록 단위로 나누어 리드 및 라이트를 수행한다. 즉, 상위 계층이 복수의 블록을 갖는 하나의 데이터를 비휘발성 메모리 장치에 저장하도록 명령하면, 하위 계층은 하나의 데이터를 복수의 블록 단위로 전송하면서 라이트 명령을 하게 되므로 하나의 데이터가 이루고 있는 블록의 수를 알 수 없고, 연속적으로 입력되는 블록들이 하나의 데이터를 이루고 있는지 여부를 알 수 없기 때문에 데이터 저장 장치는 입력되는 데이터가 압축된 데이터인지 여부를 판단할 수 없게 된다.
따라서, 압축 장치가 내장된 데이터 저장 장치는 외부로부터 입력되는 데이터에 대한 압축 여부를 미리 판단할 수 없기 때문에 입력된 모든 데이터에 대하여 압축 동작을 수행하게 되므로, 데이터가 이미 압축된 경우 다시 압축하게 되어 압축 효과를 감소시키고, 데이터의 용량을 증가시킬 수 있다.
따라서, 본 발명이 이루고자 하는 기술적인 과제는 데이터의 압축여부를 판단하여 데이터를 압축 또는 바이패스함으로써 효율적으로 압축을 수행하고 동작시간을 감소시킬 수 있는 메모리 컨트롤러 및 데이터 저장 시스템을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적인 과제는 데이터 저장 시스템에서 데이터의 압축여부를 판단하여 데이터의 압축 또는 바이패스함으로써 효율적으로 압축을 수행하고 동작시간을 감소시킬 수 있는 데이터 처리 방법을 제공하는 것이다.
본 발명의 실시예에 따른 데이터 저장 시스템은 호스트로부터 출력된 데이터와 상기 데이터에 대한 데이터 정보를 수신하고 상기 데이터 정보를 분석하여 상기 데이터의 압축 여부를 판단하고, 판단 결과에 따라 상기 데이터에 대한 압축 동작을 수행하는 컨트롤러; 및 상기 컨트롤러에 의해 압축된 데이터 및 상기 데이터의 압축 여부를 저장하는 비휘발성 메모리 장치를 포함하고, 상기 컨트롤러는, 상기 호스트로부터 출력된 데이터를 임시로 저장하는 버퍼; 상기 데이터 정보를 분석한 결과에 기초하여 상기 데이터의 압축 여부에 대한 압축 제어 플래그를 출력하는 분석기; 및 상기 압축 제어 플래그에 기초하여 상기 데이터를 압축 또는 바이패스하여 상기 비휘발성 메모리 장치로 전송하는 압축 장치를 포함할 수 있다.
또한, 상기 압축 장치는, 상기 분석기로부터 출력된 상기 압축 제어 플래그를 저장하는 레지스터; 상기 레지스터에 저장된 압축 제어 플래그에 응답하여 상기 데이터가 압축된 경우 상기 데이터를 바이패스하여 상기 비휘발성 메모리 장치로 전송하고, 상기 데이터가 압축되지 않은 경우 상기 데이터를 상기 압축 장치 내부로 출력하는 선택기; 및 상기 선택기로부터 출력된 데이터에 대하여 미리 정해진 압축 알고리즘에 의해 압축 동작을 수행하고, 압축된 데이터를 상기 비휘발성 메모리 장치로 전송하는 프로세서를 포함할 수 있다.
또한, 상기 미리 정해진 압축 알고리즘은 디플레이트(Deflate) 알고리즘, 허프만(Huffman) 알고리즘, 산술 부호화 (Arithmetic Coding) 알고리즘 및 LZW(Lempel-Ziv-Welch) 알고리즘 중 어느 하나를 포함할 수 있다.
또한, 상기 데이터의 전송 전에 상기 호스트로부터 상기 데이터의 헤더(header)가 전송되며, 상기 분석기는 상기 헤더 또는 상기 데이터에 포함되는 상기 데이터 정보에 기초하여 상기 데이터에 대한 속성을 분석할 수 있다.
또한, 상기 헤더는 리저브드 영역 및 어드레스 영역을 포함하며, 상기 분석기는 상기 헤더에서 리저브드 영역을 분석하여 상기 데이터의 압축 여부에 대한 압축 제어 플래그를 상기 압축 장치로 출력할 수 있다.
또한, 상기 헤더는 리저브드 영역 및 어드레스 영역을 포함하며, 상기 분석기는 상기 헤더에서 상기 어드레스 영역을 분석하여 상기 데이터의 압축 여부에 대한 압축 제어 플래그를 상기 압축 장치로 출력할 수 있다.
또한, 상기 분석기는 상기 어드레스 영역에 엔트로피 정보가 포함된 경우 상기 엔트로피 정보 값을 미리 정해진 기준 값과 비교하여 비교 결과에 대한 압축 제어 플래그를 상기 압축 장치로 출력할 수 있다.
또한, 상기 데이터의 전송 후에 상기 호스트로부터 상기 데이터의 태그가 더 전송되며, 상기 분석기는 상기 데이터의 태그에 기초하여 상기 데이터의 압축 여부에 대한 압축 제어 플래그를 상기 압축 장치로 출력할 수 있다.
또한, 상기 데이터 정보는 상기 데이터의 압축 여부를 직접적으로 나타내는 정보일 수 있다.
또한, 상기 데이터 정보는 상기 데이터가 멀티미디어 데이터, 텍스트 데이터 또는 이미지 데이터인지를 나타내는 속성 정보로서 상기 데이터의 압축 여부를 간접적으로 나타내는 정보일 수 있다.
본 발명의 실시예에 따른 메모리 컨트롤러는 호스트로부터 수신되는 데이터를 임시로 저장하는 버퍼; 상기 호스트로부터 수신되는 상기 데이터에 대한 데이터 정보를 분석하고, 분석한 결과에 기초하여 상기 데이터의 압축 여부를 판단하는 분석기; 및 상기 분석기의 판단 결과에 기초하여 상기 데이터를 압축하거나 또는 바이패스하여 비휘발성 메모리 장치에 저장하는 압축 장치를 포함할 수 있다.
본 발명의 일 실시예에 따른 데이터 처리 방법은, 미리 정해진 인터페이스 프로토콜을 사용하여 호스트로부터 출력된 데이터 셋을 수신하는 단계; 상기 데이터 셋에 포함된 데이터 정보를 분석한 결과에 기초하여 상기 데이터의 압축 여부에 대한 압축 제어 플래그를 출력하는 단계; 상기 압축 제어 플래그에 기초하여 데이터를 압축 또는 바이패스하는 단계; 및 상기 압축된 데이터 및 상기 데이터의 압축 여부를 비휘발성 메모리에 저장하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 데이터 처리 방법은 컴퓨터로 읽을 수 있는 기록 매체에 저장된 상기 데이터 처리 방법을 실행하기 위한 컴퓨터 프로그램을 실행함으로써 구현될 수 있다.
본 발명의 데이터 저장 시스템 및 그 방법에 따르면 입력되는 데이터의 압축 여부를 미리 판단할 수 있기 때문에 데이터 저장 시스템의 동작시간을 감소시킬 수 있으며, 데이터의 압축 효과를 높일 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 전자 시스템의 개략적인 블록도이다.
도 2는 본 발명의 일 실시예에 따른 데이터 저장 시스템의 개략적인 블록도이다.
도 3a는 도 2에 도시된 압축 장치의 개략적인 블록도이다.
도 3b는 도 2에 도시된 비휘발성 메모리 장치의 구조를 개략적으로 나타내는 도면이다.
도 4a 내지 도 4b는 도 3a에 도시된 분석기를 설명하기 위한 도면이다.
도 5는 도 4a에 도시된 헤더의 일 예를 나타내는 도면이다.
도 6은 도 5에 도시된 헤더의 예비 영역의 일 예를 나타내는 도면이다.
도 7은 도 5에 도시된 헤더의 어드레스 영역의 일 예를 나타내는 도면이다.
도 8은 도 5에 도시된 헤더의 어드레스 영역의 다른 예를 나타내는 도면이다.
도 9는 본 발명의 일 실시예에 따른 데이터 처리 방법을 나타내는 흐름도이다.
도 10a 내지 도 10b는 본 발명의 다른 실시예에 따른 데이터 처리 방법을 나타내는 흐름도이다.
도 11a는 본 발명의 또 다른 실시예에 따른 데이터 처리 방법을 설명하기 위한 도면이다.
도 11b 내지 도 11c는 도 11a에 도시된 본 발명의 또 다른 실시예에 따른 데이터 처리 방법을 나타내는 흐름도이다.
도 12는 도 3a에 도시된 데이터 저장 시스템에 대한 다른 실시예를 나타내는 블록도이다.
도 13은 본 발명의 실시예에 따른 데이터 저장 시스템을 구비하는 전자 시스템의 블록도이다.
도 14는 본 발명의 다른 실시예에 따른 전자 시스템의 블록도이다.
도 15는 본 발명의 실시예에 따른 데이터 저장 시스템을 구비하는 컴퓨팅 시스템의 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명에 따른 실시 예는 다양한 변경을 가할 수 있고 여러가지 형태를 가질 수 있으므로 특정실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기구성 요소들은 상기용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 전자 시스템(10)의 개략적인 블록도이다. 본 발명의 일 실시예에 따른 전자 시스템(10)은 데이터 저장 시스템(100) 및 호스트(20)를 포함한다. 데이터 저장 시스템(100)은 컨트롤러(120) 및 비휘발성 메모리 장치(110)를 포함할 수 있다.
호스트(20)는 PCI-E(peripheral component interconnect - express), ATA(Advanced Technology Attachment), SATA(serial ATA), PATA(parallel ATA), 또는 SAS(serial attached SCSI)와 같은 인터페이스 프로토콜을 사용하여 데이터 저장 시스템(100)과 통신할 수 있다. 그러나, 호스트(20)와 데이터 저장 시스템(100)간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(multi-media card), ESDI(enhanced small disk interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다른 인터페이스 프로토콜들 중 하나일 수 있다.
본 발명의 실시예에 따른 데이터 저장 시스템(100)은 솔리드 스테이트 드라이브(Solid State Drive, 이하 'SSD'라 함) 또는 메모리 카드(예컨대, SD(secure digital) 카드, MMC(multimedia card) 등) 일 수 있으나, 이에 한정되지 않는다. 또한, 비휘발성 메모리 장치(110)는 플래시 메모리 장치일 수 있으나, 이에 한정되지 않으며, PRAM, MRAM, ReRAM, 또는 FeRAM 장치일 수 있다. 비휘발성 메모리 장치(110)가 플래시 메모리 장치인 경우, 플로팅 게이트 방식의 NAND 플래시 메모리 장치 또는 CTF(Charge Trap Flash) 방식의 NAND 플래시 메모리 장치일 수 있다. 비휘발성 메모리 장치(110)의 메모리 셀 트랜지스터들은 2차원적으로 배열된 구조를 가질 수도 있고, 또는 3차원적으로 배열된 구조를 가질 수도 있다.
컨트롤러(120)는 데이터 저장 시스템(100)의 동작을 전반적으로 제어하며, 또한 호스트(20)와 비휘발성 메모리 장치(110) 간의 제반 데이터 교환을 제어한다. 예컨대, 컨트롤러(120)는 호스트(20)의 요청에 따라 비휘발성 메모리 장치(110)를 제어하여 데이터를 쓰거나 데이터를 독출한다. 또한, 컨트롤러(120)는 비휘발성 메모리의 특성이나 비휘발성 메모리의 효율적인 관리를 위하여 필요한 일련의 내부 동작(예컨대, 성능 조절, 머지, 웨어 레벨링 등)을 제어한다.
비휘발성 메모리 장치(110)는 데이터를 비휘발적으로 저장하기 위한 저장 장소로서, OS(Operating System), 각종 프로그램들, 및 각종 데이터를 저장할 수 있다.
도 2는 본 발명의 일 실시예에 따른 데이터 저장 시스템의 개략적인 블록도이다. 본 발명에 따른 데이터 저장 시스템(100)은 호스트(20)와 비휘발성 메모리 장치(110) 간의 제반 데이터 교환을 제어하는 컨트롤러(120)를 포함하며, 컨트롤러(120)는 호스트 인터페이스(130), RAM(140), 압축 장치(150), ECC(160), 메모리 인터페이스(170) 및 중앙처리장치(180)를 포함한다.
호스트(20)는 동작 명령(예컨대, 읽기 명령, 프로그램 명령, 또는 소거 명령, 등), 어드레스 및 데이터를 호스트 인터페이스(130)로 출력한다. 호스트 인터페이스(130)는 데이터 저장 시스템(100)과 접속되는 호스트(20)의 데이터 교환 프로토콜을 구비한다.
RAM(140)은 중앙처리장치(180)의 동작 메모리로써 사용되며, DRAM 또는 SRAM 등으로 구현될 수 있다. 또한, RAM(140)은 버퍼 메모리로서의 역할을 할 수 있으며, 호스트(20)로부터 출력된 데이터를 임시로 저장한다.
압축 장치(150)는 호스트(20)로부터 입력되는 데이터 정보에 기초하여 데이터를 압축하거나 또는 비휘발성 메모리 장치(110)로 바이패스한다. 여기서, 데이터 정보란, 컨트롤러(120)가 데이터의 압축 여부를 판단하는데 사용하는 정보로서, 예컨대, 데이터의 압축 여부를 직접적으로 나타내는 정보, 데이터 속성, 엔트로피 정보 등이 될 수 있다.
ECC(160)는 비휘발성 메모리 장치(110)로부터 독출된 데이터 또는 비휘발성 메모리 장치(110)로 기입되는 데이터에 포함되는 결함을 검출 및 정정한다.
메모리 인터페이스(170)는 비휘발성 메모리 장치(110)와 인터페이싱 한다.
중앙처리장치(180)는 컨트롤러(120)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 데이터 저장 시스템(100)은 호스트(20)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
비휘발성 메모리 장치(110)는 압축 장치(150)에 의해 압축된 데이터 및 상기 데이터의 압축 여부를 저장하거나 또는 압축 장치(150)에 의해 바이패스된 데이터 및 상기 데이터의 압축 여부를 저장할 수 있다. 비휘발성 메모리 장치(110)는 다수의 메모리 셀 들을 포함하는 메모리 셀 어레이(미도시)를 포함하는 낸드 플래시 메모리 장치로 구현될 수 있다.
이때, 비휘발성 메모리 장치(110)의 한 페이지에는 압축된 데이터 및 데이터의 압축 여부가 저장될 수 있으며, 에러 정정 코딩(error correction coding) 동작을 수행하기 위한 에러 정정 코드(ECC; Error Correcting Code)가 저장될 수도 있다.
상기 데이터의 압축 여부는 비휘발성 메모리 장치(110)의 한 페이지에 1비트(bit) 값으로 저장될 수 있으며, 예컨대, 저장되는 데이터가 압축되지 않은 데이터인 경우 "0"으로, 또는 압축된 데이터인 경우 "1"로 저장될 수 있으나, 이에 한정되는 것은 아니다.
컨트롤러(120)가 비휘발성 메모리 장치(110)에 저장된 데이터를 독출하는 경우에는, 비휘발성 메모리 장치(110)에 저장된 데이터와 데이터 압축 여부 정보를 함께 독출하여, 독출된 데이터 압축 여부 정보에 따라 독출된 데이터를 바이패스하거나 또는 독출된 데이터의 압축을 풀어서 호스트(20)로 전송할 수 있다.
상기 에러 정정 코딩은, 비휘발성 메모리 장치(110)에 데이터가 기입될 때 데이터에 대응되는 ECC를 발생하고, 데이터가 독출될 때 ECC 영역에 저장된 ECC를 함께 독출하여 오류 검출을 위한 ECC연산을 수행한다.
도 3a는 도 2에 도시된 압축 장치의 개략적인 블록도이다. 도 1 내지 도 3a를 참조하면, 호스트 인터페이스(130)는 분석기(131)를 포함하며, 압축 장치(150)는 레지스터(151), 선택기(153) 및 프로세서(155)를 포함한다.
호스트 인터페이스(130)는 호스트(20)로부터 출력되는 데이터를 분석기(131)를 통해 분석한다. 분석기(131)는 데이터에 대한 속성을 분석한 결과에 기초하여 상기 데이터의 압축 여부에 대한 압축 제어 플래그를 정보 경로(Information path)를 통하여 압축 장치(150)로 출력한다.
즉, 분석기(131)는 호스트(20)로부터 출력된 데이터의 속성을 분석하기 위하여 PCI-E 인터페이스 프로토콜을 사용하여 데이터의 압축 여부를 판단하기 위한 데이터의 속성을 분석할 수 있다. 데이터의 속성을 분석하는 방법의 일 예가 도 4a 내지 도 5에 도시되어 있다.
도 4a 내지 도 4b는 도 3a에 도시된 분석기를 설명하기 위한 도면이고, 도 5는 도 4a에 도시된 헤더의 일 예를 나타내는 도면이다. 도 4a 내지 도 5를 참조하면, PCI-E 인터페이스는 변환 계층(Transaction Layer), 연결 계층(Data Link Layer) 및 물리 계층(Physical Layer)으로 구성된다.
변환 계층은 데이터(Data) 및 상기 데이터의 헤더(Header)(133)를 포함하며, 헤더(133)에는 상기 데이터의 속성에 대한 정보를 포함할 수 있다. 도 5에 도시된 바와 같이, 헤더(133)에는 리저브드(reserved) 영역으로서 사용자에 의해 사용할 수 있는 예비 영역(R) 및 어드레스 영역(Address) 등이 존재하며, 헤더(133)의 예비 영역(R) 또는 어드레스 영역(Address)에 데이터의 속성에 대한 정보를 저장할 수 있다. 또한, 도 4b에 도시된 바와 같이, 데이터의 속성에 대한 정보는 데이터의 태그(Tag, 135)(혹은 푸터(Footer)라 칭하기도 함)에 저장될 수도 있다.
다시 도 3a를 참조하면, 분석기(131)는 호스트(20)로부터 출력된 데이터의 헤더(Header) 정보, 태그(Tag) 정보 또는 어드레스(Address) 정보에 기초하여 데이터의 압축 여부를 판단하기 위한 데이터의 속성을 분석할 수 있다.
보다 구체적으로, 분석기(131)는 헤더(133) 내의 예비 영역(R)을 분석한 결과, 상기 예비 영역(R)에 상기 데이터의 압축 여부를 포함하는 헤더 정보가 존재하는 경우, 상기 헤더 정보에 기초하여 상기 데이터의 압축 여부를 판단하고, 판단 결과에 따른 압축 제어 플래그를 레지스터(151)로 출력한다.
또한, 분석기(131)는 헤더(133) 내의 어드레스 영역(Address)을 분석한 결과, 상기 어드레스 영역(Address)에 상기 데이터의 압축 여부를 포함하는 어드레스 정보가 존재하는 경우, 상기 데이터의 어드레스 정보에 기초하여 상기 데이터의 압축 여부를 판단하고, 판단 결과에 따른 압축 제어 플래그를 레지스터(151)로 출력한다.
이 때, 분석기(131)는 상기 어드레스 정보가 엔트로피 정보를 갖는 경우 상기 엔트로피 정보 값을 미리 정해진 기준 값과 비교하여 비교 결과에 대한 압축 제어 플래그를 레지스터(151)로 출력한다.
또한, 분석기(131)는 데이터의 태그(135)를 분석한 결과, 상기 태그(135)에 상기 데이터의 압축 여부를 포함하는 태그 정보가 존재하는 경우, 상기 데이터의 태그 정보에 기초하여 상기 데이터의 압축 여부에 대한 압축 제어 플래그를 레지스터(151)로 출력할 수 있다.
본 발명의 다른 실시예에서는 데이터 내에 데이터의 압축 여부나 속성을 나타내는 데이터 정보가 포함될 수도 있다. 이 경우에는, 분석기(131)는 데이터 내의 특정 비트(들)을 분석하여 데이터의 압축 여부를 판단할 수 있다.
레지스터(151)는 상기 분석기(131)로부터 출력된 압축 제어 플래그를 저장한다. 레지스터(151)는 분석기(131)로부터 다음 압축 제어 플래그가 출력되기 전까지 현재의 압축 제어 플래그를 저장할 수 있다.
선택기(153)는 상기 레지스터(151)에 저장된 압축 제어 플래그를 수신하여 상기 데이터의 압축 여부를 판단하고, 판단 결과에 기초하여 상기 데이터가 압축된 경우 상기 데이터를 바이패스하여 ECC(160)로 전송하고, 상기 데이터가 압축되지 않은 경우 상기 데이터를 상기 압축 장치(150) 내부로 출력한다.
즉, 선택기(153)는 RAM(140)에 임시로 저장된 데이터를 데이터 경로(Data path)를 통해 전달받고, 그에 대응되는 압축 제어 플래그를 레지스터(151)로부터 수신하여, 상기 압축 제어 플래그에 기초하여 상기 데이터가 압축된 경우 상기 데이터를 ECC(160)로 전송하고, 상기 데이터가 압축되지 않은 경우 상기 데이터를 프로세서(155)로 전송할 수 있다.
프로세서(155)는 상기 선택기(153)로부터 출력된 데이터에 대하여 무손실 압축 알고리즘에 의한 압축 동작을 수행하고, 압축된 데이터는 ECC(160)를 거쳐 비휘발성 메모리 장치(110)로 전송되어 저장된다. 이때, 무손실 압축 알고리즘은 원래의 데이터를 압축한 후에 다시 원래의 데이터 전부를 복원시킬 수 있는 압축 알고리즘을 의미한다. 이러한 압축 알고리즘에는 디플레이트(Deflate) 알고리즘, 허프만(Huffman) 알고리즘, 산술 부호화 (Arithmetic Coding) 알고리즘 및 LZW(Lempel-Ziv-Welch) 알고리즘 등이 있다.
도 3b는 도 2에 도시된 비휘발성 메모리 장치(110)의 구조를 개략적으로 나타내는 도면이다. 이를 참조하면, 데이터 저장 시스템(100)에서, 컨트롤러(120)와 비휘발성 메모리 장치(110)는 4개의 채널(Channel A, B, C, D)로 연결되며, 각 채널에는 3개의 플래시 메모리 소자(CA0~CA2, CB0~CB2, CC0~CC2, CD0~CD2)가 연결되는 구조이다. 또한, 비휘발성 메모리 장치(110)는 다수의 메모리 소자들을 포함할 수 있다.
도 3b에는 4-채널(4-channel)/ 3-웨이(3-way) 방식의 하드웨어 구조를 갖는 비휘발성 메모리 장치(110)가 예시적으로 도시되나, 본 발명이 이에 한정되는 것은 아니다. 본 발명의 데이터 저장 시스템(100)은 4-채널(4-channel)/ 8-웨이(8-way)까지 구성될 수 있다.
이러한 구조를 가지는 데이터 저장 시스템(100)에서 데이터 저장 시스템(100)의 압축 장치(150, 150')는 채널 단위로 구비될 수 있으나, 이에 한정되는 것은 아니다.
도 6은 도 5에 도시된 헤더의 예비 영역의 일 예를 나타내는 도면이고, 도 7은 도 5에 도시된 헤더의 어드레스 영역의 일 예를 나타내는 도면이고, 도 8은 도 5에 도시된 헤더의 어드레스 영역의 다른 예를 나타내는 도면이다. 도 1 내지 도 8을 참조하면, 헤더(133) 내의 예비 영역(R)의 리저브드 비트(reserved bit)로서 할당되는 비트에 데이터의 속성에 대한 정보들이 저장될 수 있다.
즉, 호스트(20)는 입력되는 멀티미디어 데이터, 텍스트 데이터 또는 이미지 데이터 등에 대한 데이터의 확장자를 판단하여 상기 데이터의 속성에 대한 정보를 리저브드 비트에 저장할 수 있으며, 컨트롤러(120)는 데이터 분석 과정에서 상기 데이터의 속성에 대한 정보에 기초하여 데이터의 압축 여부를 판단할 수 있게 된다.
그러나, 상기 예비 영역(R)이 이미 사용중이거나 금지 상태인 경우에는 도 7에 도시된 바와 같이, 헤더(133) 내에 어드레스를 할당하기 위한 어드레스 영역(Address)의 어드레스 비트(address bit)의 일부를 사용할 수 있다.
이때, 어드레스 비트의 최상위 몇 개의 비트에 저장된 데이터의 속성에 대한 정보와 어드레스는 호스트(20)로부터 컨트롤러(120)로 함께 전송될 수 있다. 그러면, 컨트롤러(120)는 최상위 비트를 분석하여 데이터의 속성에 대한 정보를 파악할 수 있고, 나머지 하위 비트들을 이용하여 어드레스를 파악할 수 있다.
또한, 도 8에 도시된 바와 같이, 호스트(20)가 데이터의 압축 여부를 판별할 수 있는 분석 기능을 갖는 경우에는 어드레스 비트의 최상위 비트에 데이터의 압축 여부에 대한 정보를 저장할 수 있으며, 또는 데이터의 엔트로피 정보(entropy information)를 저장할 수 있다.
상기 엔트로피 정보는 최대 자료 압축 비율을 나타내는 것으로, 엔트로피 정보를 이용하여 데이터의 패턴에 대한 불규칙한 정도에 따른 데이터의 압축 비율을 판단할 수 있다. 예컨대, 엔트로피 정보 값은 0부터 6의 값 중 하나에 의한 값일 수 있으며, 기준 값이 6일 때, 데이터의 엔트로피 정보 값이 4인 경우 상기 데이터는 추가적인 압축 동작이 수행될 수 있는 것으로 판단하고, 데이터의 엔트로피 정보 값이 6 이상인 경우 상기 데이터는 더 이상 압축 동작을 수행할 수 없음을 판단할 수 있다.
도 9는 본 발명의 일 실시예에 따른 데이터 처리 방법을 나타내는 흐름도이다. 도 1 내지 도 9를 참조하면, 호스트(20)로부터 출력된 데이터 셋(data set)을 수신한다(S110). 이때, 상기 데이터 셋은 도 4b에 도시된 바와 같은 헤더(133) 영역, 태그(135) 영역 및 비휘발성 메모리 장치(110)에 전송하기 위한 데이터를 저장하는 데이터 영역(Data)을 포함할 수 있다.
다음으로, 상기 수신된 데이터 셋의 헤더(133) 내의 예비 영역(R)을 분석하고(S120), 상기 헤더(133) 내의 예비 영역(R)의 리저브드 비트를 분석한 결과에 기초하여 데이터의 압축 여부를 판단한다(S130).
판단 결과에 기초하여 상기 데이터가 압축되지 않은 데이터인 경우 상기 데이터에 대하여 미리 정해진 압축 알고리즘(예컨대, 무손실 압축 알고리즘)에 의한 압축 동작을 수행하고(S140), 압축 동작에 의해 압축된 데이터를 비휘발성 메모리 장치(110)로 전송한다(S150). 그러나, 판단 결과에 기초하여 상기 데이터가 압축된 데이터인 경우에는 상기 데이터를 바이패스하여 비휘발성 메모리 장치(110)로 전송한다(S150). 그러면, 상기 비휘발성 메모리 장치(110)는 상기 압축된 데이터를 수신하여 상기 압축된 데이터 및 상기 데이터의 압축 여부를 저장하게 된다.
도 10a 내지 도 10b는 본 발명의 다른 실시예에 따른 데이터 처리 방법을 나타내는 흐름도이다. 도 1 내지 도 8 및 도 10a를 참조하면, 호스트(20)로부터 출력된 데이터 셋을 수신하고(S210), 상기 수신된 데이터 셋의 헤더(133) 내의 어드레스 영역(Address)을 분석한다(S220).
다음으로, 상기 헤더(133) 내의 어드레스 영역(Address)의 어드레스 비트를 분석한 결과에 기초하여 데이터의 압축 여부를 판단한다(S230). 판단 결과에 기초하여 상기 데이터가 압축되지 않은 데이터인 경우 상기 데이터에 대하여 미리 정해진 압축 알고리즘(예컨대, 무손실 압축 알고리즘)에 의한 압축 동작을 수행하고(S240), 압축 동작에 의해 압축된 데이터를 비휘발성 메모리 장치(110)로 전송한다(S250).
그러나, 판단 결과에 기초하여 상기 데이터가 압축된 데이터인 경우에는 상기 데이터를 바이패스하여 비휘발성 메모리 장치(110)로 전송한다(S250). 그러면, 상기 비휘발성 메모리 장치(110)는 상기 압축된 데이터를 수신하여 상기 압축된 데이터 및 상기 데이터의 압축 여부를 저장하게 된다.
또한, 데이터 셋의 헤더(133)에 엔트로피 정보가 포함된 경우 도 10b에 도시된 바와 같이, 호스트(20)로부터 출력된 데이터 셋을 수신하고(S310), 상기 수신된 데이터 셋의 헤더(133) 내의 어드레스 영역(Address)의 어드레스 비트에 포함된 데이터의 엔트로피 정보를 분석한다(S320).
다음으로, 데이터의 엔트로피 정보 값을 미리 정해진 기준 값과 비교하고(S330), 비교 결과에 기초하여 엔트로피 정보 값이 기준 값보다 큰 경우 상기 데이터를 바이패스하여 비휘발성 메모리 장치(110)로 전송한다(S350).
그러나, 비교 결과에 기초하여 엔트로피 정보 값이 기준 값보다 작은 경우 상기 데이터에 대하여 압축 알고리즘에 의한 압축 동작을 수행하고(S340), 압축 동작에 의해 압축된 데이터를 비휘발성 메모리 장치(110)로 전송한다(S350).
이때, 본 발명의 다른 실시예에 따른 데이터 처리 방법은 도 10a 또는 도 10b에 나타난 데이터 처리 방법 중 어느 하나가 수행될 수 있으며, 도 10a 내지 도 10b에 나타난 데이터 처리 방법이 모두 수행될 수도 있다.
도 11a는 본 발명의 또 다른 일 실시예에 따른 데이터 처리 방법을 설명하기 위한 도면이다. 본 발명의 일 실시예에 따른 도 3a 내지 도 10에 의하면, 호스트(20)로부터 출력되는 데이터의 헤더(Header) 정보, 어드레스(Address) 정보 또는 태그(Tag) 정보에 데이터의 속성에 대한 정보가 포함되어 데이터가 입력되었지만, 도 11a에 도시된 바와 같이, 데이터 영역(DATA)에 실제 데이터와 상기 데이터의 데이터 정보(Data Information)를 포함하고 있는 데이터 셋이 호스트(20)로부터 출력될 수 있다. 즉, 512바이트(byte)의 데이터 셋이 입력되는 경우 상기 데이터 셋의 데이터 영역(DATA)의 일부에 데이터 압축 여부에 대한 정보인 데이터 정보(Data Information)가 2비트(bit) 크기로 포함되므로, 데이터 영역(DATA) 자체를 분석한 결과에 기초하여 데이터 속성에 대한 정보를 판단할 수 있다. 이를 위한 데이터의 속성을 분석하는 방법의 또 다른 일 예가 도 11b 내지 도 11c에 도시되어 있다.
도 11b 내지 도 11c는 도 11a에 도시된 본 발명의 또 다른 실시예에 따른 데이터 처리 방법을 나타내는 흐름도이다. 도 11a 내지 도 11b를 참조하면, 호스트(20)로부터 출력된 데이터 셋을 수신하고(S410), 상기 수신된 데이터 셋의 데이터 영역(DATA)을 분석한다(S420).
다음으로, 데이터 영역(DATA)에 포함된 데이터 정보(Data Information)를 분석한 결과에 기초하여 데이터의 압축 여부를 판단한다(S430). 판단 결과에 기초하여 상기 데이터가 압축되지 않은 데이터인 경우 상기 데이터에 대하여 무손실 압축 알고리즘에 의한 압축 동작을 수행하고(S440), 압축 동작에 의해 압축된 데이터를 비휘발성 메모리 장치(110)로 전송한다(S450).
그러나, 판단 결과에 기초하여 상기 데이터가 압축된 데이터인 경우에는 상기 데이터를 바이패스하여 비휘발성 메모리 장치(110)로 전송한다(S450). 그러면, 상기 비휘발성 메모리 장치(110)는 상기 압축된 데이터를 수신하여 상기 압축된 데이터 및 상기 데이터의 압축 여부를 저장하게 된다.
또한, 데이터 셋의 데이터 영역(DATA)에 엔트로피 정보가 포함된 경우 도 11c에 도시된 바와 같이, 호스트(20)로부터 출력된 데이터 셋을 수신하고(S510), 상기 수신된 데이터 셋의 데이터 영역(DATA)에 포함된 데이터의 엔트로피 정보를 분석한다(S520).
다음으로, 상기 데이터의 엔트로피 정보 값을 미리 정해진 기준 값과 비교하고(S530), 비교 결과에 기초하여 엔트로피 정보 값이 기준 값보다 큰 경우 상기 데이터를 바이패스하여 비휘발성 메모리 장치(110)로 전송한다(S550).
그러나, 비교 결과에 기초하여 엔트로피 정보 값이 기준 값보다 작은 경우 상기 데이터에 대하여 무손실 압축 알고리즘에 의한 압축 동작을 수행하고(S540), 압축 동작에 의해 압축된 데이터를 비휘발성 메모리 장치(110)로 전송한다(S550).
도 12는 도 3a에 도시된 데이터 저장 장치에 대한 다른 실시예를 나타내는 블록도이다. 도 3a에 도시된 압축 장치(150)는 분석기(131)가 압축 장치(150)의 외부에 구성된 예를 도시하였지만, 도 12에 도시된 바와 같이, 압축 장치(150')의 내부에 분석기(131')가 구성될 수도 있다.
도 12를 참조하면, 분석기(131')는 호스트(20)로부터 출력된 데이터를 입력받아 데이터에 포함된 데이터 정보를 분석하고, 분석 결과에 기초하여 상기 데이터의 압축 여부에 대한 압축 제어 플래그를 출력할 수 있다. 나머지의 구성 요소들은 도 3a에서 기술한 바와 실질적으로 동일하므로, 구체적인 기술은 생략하도록 한다.
도 13은 본 발명의 실시예에 따른 데이터 저장 시스템을 구비하는 전자 시스템의 블록도이다. 도 13을 참조하면, 본 발명의 실시예에 따른 전자 시스템(900)은 본 발명의 일 실시예에 따른 데이터 저장 시스템(100), 전원부(power supply)(910), 중앙 처리 장치(CPU)(920), 램(RAM)(930), 유저 인터페이스(User Interface)(940) 및 이들 구성요소들을 전기적으로 연결하는 시스템 버스(950)를 포함할 수 있다.
CPU(920)는 시스템(900)의 전체적인 동작을 제어하고, RAM(930)은 시스템(900)의 동작을 위해 필요한 정보들을 저장하고, User Interface(940)는 시스템(900)과 사용자와의 인터페이스를 제공한다. 전원부(910)는 내부의 구성 요소들(즉, CPU(920), 램(RAM)(930), 유저 인터페이스(940), 전자 시스템(900) 등)으로 전원을 공급한다.
CPU(920)가 상술한 호스트(20)에 해당할 수 있으며, 데이터 저장 시스템(100)은 호스트(20)의 명령에 응답하여 데이터를 저장하거나 독출할 수 있다.
도 14는 본 발명의 다른 실시예에 따른 전자 시스템의 블록도이다.
도 14에 도시된 전자 시스템(900')은 도 13에 도시된 전자 시스템(900)과 유사한 구성을 가지므로, 설명의 중복을 피하기 위하여 차이점을 위주로 기술한다.
도 14에 도시된 전자 시스템(900')은 도 13에 도시된 전자 시스템(900)에 비하여, RAID 컨트롤러 카드(960)를 더 구비한다. 데이터 저장 시스템(100)은 호스트와 직접 인터페이스하는 것이 아니라, RAID 컨트롤러 카드(960)에 장착되어, RAID 컨트롤러 카드(960)를 통하여 호스트와 인터페이스할 수 있다. 이 때, RAID 컨트롤러 카드(960)에는 복수(2이상)의 데이터 저장 장치들(100-1~100-k, k는 2이상의 정수)이 장착될 수 있다. 도 14에 도시된 전자 시스템(900')의 RAID 컨트롤러 카드(960)는 데이터 저장 시스템들(100-1~100-k)의 외부에 별도의 제품으로 구현된다.
도 15는 본 발명의 실시예에 따른 데이터 저장 시스템(100)을 구비하는 컴퓨팅 시스템(1000, PC)의 블록도이다. 이를 참조하면, 컴퓨팅 시스템(1000)은 중앙 처리 장치(Central Processing Unit, 1110), AGP 장치(Accelerated Graphics Port, 1120), 메인 메모리(1130), 노스 브리지(north bridge, 1140), 데이터 저장 시스템(예컨대, SSD, 100), 키보드 컨트롤러(1160), 프린터 컨트롤러(1170), 및 사우스 브리지(1180) 등을 포함한다.
컴퓨팅 시스템(1000)은 SSD(100)가 하드디스크 드라이브를 대신하여 주 저장 장치로 이용하는 개인용 컴퓨터 또는 노트북 컴퓨터의 블락도일 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
컴퓨팅 시스템(1000)에서 중앙 처리 장치(1110), AGP 장치(1120), 및 메인 메모리(1130) 등은 노스 브리지(1140)에 접속되며, SSD(100), 키보드 컨트롤러(1160), 프린터 컨트롤러(1170), 및 각종 주변 장치들(미도시) 등은 사우스 브리지(1180)에 연결된다.
노스 브리지(1140)는 메인보드 가운데를 기준으로 중앙 처리 장치(1110) 소켓 쪽에 있는 집적회로로서, 일반적으로는 중앙 처리 장치(1110)와 연결하는 호스트 인터페이스(host interface)를 포함하는 시스템 컨트롤러를 의미한다. 사우스 브리지(1180)는 메인보드 가운데를 기준으로 PCI(peripheral component interconnect) 슬롯 쪽에 있는 집적회로로서, 일반적으로는 호스트 버스에서 PCI 버스를 경유하여 접속되는 버스(bus)로 가는 브리지를 의미한다.
AGP는 3차원 그래픽 표현을 빠르게 구현할 수 있게 해주는 버스 규격이다. AGP 장치(1120)에는 모니터 이미지를 재생하는 비디오 카드 등이 포함될 수 있다. 메인 메모리(1130)는 일반적으로 휘발성 메모리 소자인 RAM(Random Access Memory)으로 구현될 수 있으나 본 발명의 범위가 이에 한정되는 것은 아니다.
또한, 본 발명의 일 실시예에 따른 컴퓨팅 시스템(1100)에서는 SSD(100)가 사우스 브리지(1180)에 연결되는 구조이나, 이에 한정되는 것은 아니며, SSD(100)가 노스 브리지(1140)에 연결되거나, CPU(1110)에 직접 연결되는 구조일 수도 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
전자 시스템(10)
호스트(20)
데이터 저장 시스템(100)
컨트롤러(120)
비휘발성 메모리 장치(110)

Claims (10)

  1. 호스트로부터 출력된 데이터와 상기 데이터에 대한 데이터 정보를 수신하고 상기 데이터 정보를 분석하여 상기 데이터의 압축 여부를 판단하고, 판단 결과에 따라 상기 데이터에 대한 압축 동작을 수행하는 컨트롤러; 및
    상기 컨트롤러에 의해 압축된 데이터 및 상기 데이터의 압축 여부를 저장하는 비휘발성 메모리 장치를 포함하고,
    상기 컨트롤러는,
    상기 호스트로부터 출력된 데이터를 임시로 저장하는 버퍼;
    상기 데이터 정보를 분석한 결과에 기초하여 상기 데이터의 압축 여부에 대한 압축 제어 플래그를 출력하는 분석기; 및
    상기 압축 제어 플래그에 기초하여 상기 데이터를 압축 또는 바이패스하여 상기 비휘발성 메모리 장치로 전송하는 압축 장치를 포함하는 데이터 저장 시스템.
  2. 제1항에 있어서, 상기 압축 장치는,
    상기 분석기로부터 출력된 상기 압축 제어 플래그를 저장하는 레지스터;
    상기 레지스터에 저장된 압축 제어 플래그에 응답하여 상기 데이터가 압축된 경우 상기 데이터를 바이패스하여 상기 비휘발성 메모리 장치로 전송하고, 상기 데이터가 압축되지 않은 경우 상기 데이터를 상기 압축 장치 내부로 출력하는 선택기; 및
    상기 선택기로부터 출력된 데이터에 대하여 미리 정해진 압축 알고리즘에 의해 압축 동작을 수행하고, 압축된 데이터를 상기 비휘발성 메모리 장치로 전송하는 프로세서를 포함하는 데이터 저장 시스템.
  3. 제2항에 있어서, 상기 미리 정해진 압축 알고리즘은,
    디플레이트(Deflate) 알고리즘, 허프만(Huffman) 알고리즘, 산술 부호화 (Arithmetic Coding) 알고리즘 및 LZW(Lempel-Ziv-Welch) 알고리즘 중 어느 하나를 포함하는 데이터 저장 시스템.
  4. 제1항에 있어서,
    상기 데이터의 전송 전에 상기 호스트로부터 상기 데이터의 헤더(header)가 전송되며,
    상기 분석기는,
    상기 헤더 또는 상기 데이터에 포함되는 상기 데이터 정보에 기초하여 상기 데이터에 대한 속성을 분석하는 데이터 저장 시스템.
  5. 제4항에 있어서,
    상기 헤더는 리저브드 영역 및 어드레스 영역을 포함하며,
    상기 분석기는,
    상기 헤더에서 리저브드 영역을 분석하여 상기 데이터의 압축 여부에 대한 압축 제어 플래그를 상기 압축 장치로 출력하는 데이터 저장 시스템.
  6. 제4항에 있어서,
    상기 헤더는 리저브드 영역 및 어드레스 영역을 포함하며,
    상기 분석기는,
    상기 헤더에서 상기 어드레스 영역을 분석하여 상기 데이터의 압축 여부에 대한 압축 제어 플래그를 상기 압축 장치로 출력하는 데이터 저장 시스템.
  7. 제6항에 있어서, 상기 분석기는,
    상기 어드레스 영역에 엔트로피 정보가 포함된 경우 상기 엔트로피 정보 값을 미리 정해진 기준 값과 비교하여 비교 결과에 대한 압축 제어 플래그를 상기 압축 장치로 출력하는 데이터 저장 시스템.
  8. 제1항에 있어서,
    상기 데이터의 전송 후에 상기 호스트로부터 상기 데이터의 태그가 더 전송되며,
    상기 분석기는,
    상기 데이터의 태그에 기초하여 상기 데이터의 압축 여부에 대한 압축 제어 플래그를 상기 압축 장치로 출력하는 데이터 저장 시스템.
  9. 제1항에 있어서, 상기 데이터 정보는
    상기 데이터의 압축 여부를 직접적으로 나타내는 정보인 것을 특징으로 하는 데이터 저장 시스템.
  10. 제1항에 있어서, 상기 데이터 정보는
    상기 데이터가 멀티미디어 데이터, 텍스트 데이터 또는 이미지 데이터인지를 나타내는 속성 정보로서 상기 데이터의 압축 여부를 간접적으로 나타내는 정보인 것을 특징으로 하는 데이터 저장 시스템.
KR1020100115944A 2010-11-22 2010-11-22 메모리 컨트롤러, 이를 포함하는 데이터 저장 시스템 및 그 방법 KR20120054699A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100115944A KR20120054699A (ko) 2010-11-22 2010-11-22 메모리 컨트롤러, 이를 포함하는 데이터 저장 시스템 및 그 방법
US13/301,961 US20120131266A1 (en) 2010-11-22 2011-11-22 Memory controller, data storage system including the same, method of processing data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100115944A KR20120054699A (ko) 2010-11-22 2010-11-22 메모리 컨트롤러, 이를 포함하는 데이터 저장 시스템 및 그 방법

Publications (1)

Publication Number Publication Date
KR20120054699A true KR20120054699A (ko) 2012-05-31

Family

ID=46065478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100115944A KR20120054699A (ko) 2010-11-22 2010-11-22 메모리 컨트롤러, 이를 포함하는 데이터 저장 시스템 및 그 방법

Country Status (2)

Country Link
US (1) US20120131266A1 (ko)
KR (1) KR20120054699A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI477966B (zh) 2012-05-31 2015-03-21 Silicon Motion Inc 資料儲存裝置與快閃記憶體操作方法
GB2504534A (en) * 2012-08-02 2014-02-05 Ibm Determining whether a data block requires compression before being stored
KR102114388B1 (ko) * 2013-10-18 2020-06-05 삼성전자주식회사 전자 장치의 메모리 압축 방법 및 장치
KR102078853B1 (ko) 2013-11-27 2020-02-18 삼성전자 주식회사 메모리 시스템, 호스트 시스템 및 메모리 시스템에서의 라이트 동작 수행 방법
US9934090B2 (en) 2015-12-22 2018-04-03 Intel Corporation Apparatus and method for enforcement of reserved bits
US10390114B2 (en) * 2016-07-22 2019-08-20 Intel Corporation Memory sharing for physical accelerator resources in a data center
US10387305B2 (en) * 2016-12-23 2019-08-20 Intel Corporation Techniques for compression memory coloring
US10944423B2 (en) * 2019-03-14 2021-03-09 International Business Machines Corporation Verifying the correctness of a deflate compression accelerator
US11226740B2 (en) * 2019-10-30 2022-01-18 EMC IP Holding Company LLC Selectively performing inline compression based on data entropy
JP2022128110A (ja) * 2021-02-22 2022-09-01 キオクシア株式会社 メモリシステム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2065578C (en) * 1991-04-22 1999-02-23 David W. Carr Packet-based data compression method
US5991515A (en) * 1992-11-10 1999-11-23 Adobe Systems Incorporated Method and apparatus for compressing and decompressing data prior to display
US20010054131A1 (en) * 1999-01-29 2001-12-20 Alvarez Manuel J. System and method for perfoming scalable embedded parallel data compression
US7847833B2 (en) * 2001-02-07 2010-12-07 Verisign, Inc. Digital camera device providing improved methodology for rapidly taking successive pictures
US7277878B2 (en) * 2001-02-13 2007-10-02 Ariba, Inc. Variable length file header apparatus and system
US20030185302A1 (en) * 2002-04-02 2003-10-02 Abrams Thomas Algie Camera and/or camera converter
US7111142B2 (en) * 2002-09-13 2006-09-19 Seagate Technology Llc System for quickly transferring data
US7974478B2 (en) * 2006-08-24 2011-07-05 Dell Products L.P. Methods and apparatus for reducing storage size
US8301784B2 (en) * 2008-01-04 2012-10-30 Csr Technology Inc. Transcoding content for maximizing playback abilities in a switch enabled device

Also Published As

Publication number Publication date
US20120131266A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
KR20120054699A (ko) 메모리 컨트롤러, 이를 포함하는 데이터 저장 시스템 및 그 방법
US9760502B2 (en) Encrypted transport solid-state disk controller
US8560926B2 (en) Data writing method, memory controller and memory storage apparatus
US9690490B2 (en) Method for writing data, memory storage device and memory control circuit unit
TWI534828B (zh) 非揮發性記憶體之以單一讀取爲基礎的軟決定解碼
US9336081B2 (en) Data writing and reading method, and memory controller and memory storage apparatus using the same for improving reliability of data access
US9251060B2 (en) Compression-enabled blending of data in non-volatile memory
US20160378352A1 (en) Efficient solid state drive data compression scheme and layout
US11842065B2 (en) Controlling firmware storage density based on temperature detection
KR20140094468A (ko) 비휘발성 메모리에 대한 기록들의 관리 및 그 기록들의 영역 선택
US11218163B2 (en) Memory system and information processing system
US9946464B2 (en) Systems and methods for predicting compressibility of data
US20120203955A1 (en) Data processing device and system including the same
US10678443B2 (en) Method and system for high-density converged storage via memory bus
US9430327B2 (en) Data access method, memory control circuit unit and memory storage apparatus
TW201603031A (zh) 資料管理方法、記憶體控制電路單元以及記憶體儲存裝置
US9304907B2 (en) Data management method, memory control circuit unit and memory storage apparatus
KR20110124044A (ko) 데이터 저장 장치, 그것의 동작 방법, 그리고 그것을 포함한 스토리지 서버
US8595594B2 (en) Data processing method, memory controller, and memory storage device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid