CN103449351A - 混合集成部件及其制造方法 - Google Patents

混合集成部件及其制造方法 Download PDF

Info

Publication number
CN103449351A
CN103449351A CN2013101767641A CN201310176764A CN103449351A CN 103449351 A CN103449351 A CN 103449351A CN 2013101767641 A CN2013101767641 A CN 2013101767641A CN 201310176764 A CN201310176764 A CN 201310176764A CN 103449351 A CN103449351 A CN 103449351A
Authority
CN
China
Prior art keywords
plating
mems
substrate
hole
asic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101767641A
Other languages
English (en)
Other versions
CN103449351B (zh
Inventor
H·韦伯
F·菲舍尔
M·哈塔斯
Y·贝格曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN103449351A publication Critical patent/CN103449351A/zh
Application granted granted Critical
Publication of CN103449351B publication Critical patent/CN103449351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/025—Inertial sensors not provided for in B81B2201/0235 - B81B2201/0242
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及混合集成部件及其制造方法，所述部件具有MEMS构件（10）、构件（10）的微机械结构（131）的罩（11）及ASIC衬底（20）。微机械结构（131）在SOI晶片（10）的功能层（13）中实现。构件（10）面朝下以功能层（13）装配在ASIC衬底（20）上并且罩在SOI晶片（10）的衬底中实现。衬底（20）包括两侧设有层结构的初始衬底（21）。在MEMS侧的层结构中及衬底（20）的背侧的层结构中实现电路层面（1，2，3，4）。在衬底（20）中构造有ASIC覆镀通孔（29），其从部件（100）背侧出发电接触背侧的层结构的电路层面（3）和/或MEMS侧的层结构的电路层面（1）。

Description

混合集成部件及其制造方法
技术领域
本发明涉及一种部件，所述部件具有至少一个MEMS（Micro ElectroMechanical Systems：微机电系统）构件、具有用于MEMS构件的微机械结构的罩并且具有至少一个ASIC（Application Specific Integrated Circuit：专用集成电路）衬底。MEMS构件的微机械结构在SOI（Silicon On Insulator：绝缘体上硅）晶片的功能层中实现，所述MEMS构件面朝下地以经结构化的功能层装配在ASIC衬底上并且罩在SOI晶片的衬底中实现。
此外，本发明涉及一种用于制造这类混合集成部件的方法。
背景技术
本发明的出发点是如由欧洲专利文献0773443已知那样的部件。在所述出版文献中描述微机械的加速度传感器，其以由ASIC衬底和MEMS衬底组成的芯片堆叠的形式实现。SOI晶片充当MEMS衬底，在所述SOI晶片的功能层中构造摆杆状的传感器结构。MEMS衬底以倒装芯片技术装配在ASIC衬底上，从而传感器结构位于ASIC表面和SOI晶片的背侧衬底之间的严密封闭的空腔中。加速度引起摆杆结构的偏转，在此借助传感器结构上的测量电极和ASIC表面上的固定的电极电容式地检测所述偏转。此外，在已知的加速度传感器中，用于测量信号的分析处理电路位于ASIC衬底上。
发明内容
借助本发明提出一种用于这类部件的外部电接通的简单且成本有利的方案，其能够实现所述部件的电路技术的功能性的扩展。
为此，根据本发明，ASIC衬底的初始衬底在两侧设有层结构，其中不仅在MEMS侧的层结构中而且在ASIC衬底的背侧的层结构中分别实现至少一个电路层面。为了外部接通，在ASIC衬底中构造至少一个ASIC覆镀通孔（Durchkontakt），所述至少一个ASIC覆镀通孔从部件的背侧出发电接通背侧的层结构的至少一个电路层面和/或MEMS侧的层结构的至少一个电路层面。
优选地，不仅MEMS侧的层结构而且背侧的层结构包括多层金属化部（Mehrlagenmetallisierung），即多个电路层面。由此在部件的各个电路组件的电布线时存在很大的设计自由度。根据本发明，如此设计ASIC覆镀通孔，使得其能够实现MEMS侧的层结构以及背侧的层结构的各个电路层面的有针对性的接通。此外，ASIC覆镀通孔能够实现根据本发明的部件的直接装配，其中在一个装配步骤中不仅机械固定而且电接通所述部件。
为了制造这类混合集成部件，首先处理充当MEMS衬底的SOI晶片。在此对SOI晶片的功能层进行结构化，以便产生和暴露MEMS构件的微机械结构。与此无关地对ASIC衬底进行预处理。在此，在初始衬底上产生第一层结构，所述第一层结构包括至少一个经结构化的金属层作为电路层面，所述至少一个经结构化的金属层嵌到至少一个绝缘层中。然后，将经结构化的MEMS衬底面朝下地以经结构化的功能层装配在经预处理的ASIC衬底的第一层结构上，从而SOI晶片的背侧衬底用作用于MEMS构件的微机械结构的罩。
根据本发明，在ASIC衬底的背侧上产生第二层结构，所述第二层结构同样包括至少一个经结构化的金属层作为电路层面。所述背侧的层结构的电路层面也嵌到绝缘层中。最后，从ASIC衬底的背侧出发产生至少一个ASIC覆镀通孔，所述至少一个ASIC覆镀通孔电接通所述背侧的层结构的至少一个电路层面和/或MEMS侧的层结构的至少一个电路层面。
在本发明的一种有利扩展方案中，部件在罩侧也设有层结构，所述层结构包括至少一个另外的电路层面。优选以经结构化的金属层的形式实现所述罩侧的层结构的电路层面，所述经结构化的金属层嵌到至少一个绝缘层中。此外，随后还在MEMS构件中构造至少一个MEMS覆镀通孔，所述至少一个MEMS覆镀通孔从部件的上侧出发并且延伸至少直至罩侧的层结构的电路层面，以便建立与所述电路层面的电连接。
在根据本发明的部件的所述实施变型方案中，还可以在SOI晶片的背侧衬底中——即在罩中集成电路元件。然后，所述电路元件可以通过罩侧的层结构中的电路层面布线并且通过MEMS覆镀通孔接通。此外，MEMS覆镀通孔能够实现部件的倒装芯片装配，其中通过所述罩不仅机械固定而且电接通所述部件。
根据如何设计部件的各个电路层面之间的布线，可以无接触地或通过与电路层面的连接或也可以借助覆镀通孔来实现MEMS构件的微机械结构的电连接，所述覆镀通孔可以构造在ASIC构件中或MEMS构件中并且延伸至MEMS构件的功能层。
但ASIC覆镀通孔和MEMS覆镀通孔也可以分别延伸至MEMS构件的功能层上，当这在部件的电路技术功能方面有意义时。通过这种方式还可以实现在根据本发明的部件的整个厚度上延伸的覆镀通孔。为此，与ASIC覆镀通孔对齐地施加MEMS覆镀通孔，所述MEMS覆镀通孔通到所述ASIC覆镀通孔中，从而MEMS覆镀通孔和ASIC覆镀通孔过渡到彼此中。
当这种覆镀通孔的阶梯面分别以部件的进行接通的电路层面结束时，借助阶梯形的覆镀通孔可以特别好地实现根据本发明的部件的各个电路层面的有针对性的接通。由此即建立覆镀通孔和电路层面之间的面式电接触。
通常，在ASIC衬底中或也在MEMS衬底中制造覆镀通孔，其方式是，首先在所述衬底中产生相应的覆镀通孔开口，以便随后以导电材料填充所述覆镀通孔开口。在此，通过衬底表面的掩蔽（Maskierung）确定覆镀通孔开口的位置和开口横截面。即使在阶梯形的覆镀通孔的制造时，也在衬底中产生在表面通过衬底表面的掩蔽定义的覆镀通孔开口。根据本发明，借助至少一个经结构化的金属层产生覆镀通孔开口的阶梯形，所述至少一个经结构化的金属层构成层结构内的蚀刻终止界限。为此，虽然对齐但不是全等地构造和/或设置表面掩蔽中和至少一个经结构化的金属层中的相应开口。通过这种方式，可以简单地定义覆镀通孔开口中的阶梯的位置以及横向扩展。优选使用各向异性的等离子蚀刻工艺——在氧化物的情况下各向异性的氧化物蚀刻工艺以及在硅的情况下各向异性的开槽工艺作为用于制造覆镀通孔开口的结构化方法。一方面，通过所述蚀刻方法（如过存在）仅仅轻微地侵蚀电路层面的金属层并且所述金属层因此对于所述蚀刻工艺构成可靠的蚀刻终止界限。另一方面可以借助各向异性的等离子蚀刻工艺产生具有很高的纵横比
Figure BDA00003186855700031
的覆镀通孔开口，这在实现具有尽可能小的芯片面积的部件方面是有利的。然后，例如可以通过喷射印刷法、分配印刷法（Dispensverfahren）、丝网印刷法、CVD（chemicalvapor deposition：化学气相沉积）法或借助电镀法以导电材料填充阶梯形的覆镀通孔开口。也可考虑所提到的用于填充覆镀通孔开口的方法的顺序应用。
根据本发明的方案特别适合于混合集成的、无接触工作的传感器部件——例如惯性传感器部件的电接通，因为传感器结构在此严密地包围在ASIC衬底和罩之间并且因此相对于污染和侵蚀性的测量环境受到保护。在惯性传感器部件的情况下，MEMS构件的微机械结构包括至少一个振动质量（seismische Masse）并且配备有用于检测振动质量的偏转的电路装置。MEMS构件在此大多通过直立型结构（Standoff-Struktur）装配在ASIC衬底上，以便确保振动质量的可运动性。优选地，用于传感器信号的分析处理电路集成在ASIC衬底中和/或MEMS构件的电路层面中。
附图说明
如先前已经讨论的，存在以有利的方式设计和扩展本发明的不同可能性。为此，一方面参考从属于独立权利要求的权利要求而另一方面参考根据附图对本发明的多个实施例的后续描述。
图1a-1f根据在制造期间第一传感器部件100的结构的示意性截面图解释根据本发明的方案。
图2示出第二传感器部件200的根据本发明的结构的示意性截面图，
图3a-3d根据在制造期间第三传感器部件300的结构的示意性截面图解释根据本发明的接通方案的扩展方案，
图4-6根据三个根据本发明的传感器部件400、500和600的示意性截面图说明接通变型方案。
具体实施方式
接下来根据图1a至1f解释根据本发明的混合集成部件100（图1f）的制造。所述方法从首先被彼此无关地处理的两个衬底出发。
以下也称作MEMS衬底10的衬底涉及由背侧衬底11、氧化层12和硅功能层13组成的SOI晶片。在MEMS衬底10的预处理范畴中，对硅功能层13进行结构化，以便产生微机械结构。在此描述的实施例中，在此产生和暴露传感器结构131，其方式是，移除了传感器结构131下面的区域中的氧化层12。剩余的背侧衬底11充当用于功能层13中的微机械传感器结构131的罩11。因为在晶片复合体中制造根据本发明的部件100并且在随后描述的制造方法之后才进行分离，所以术语“MEMS衬底”和“MEMS构件”在此用作同义词。
另一衬底涉及ASIC衬底20，在其初始衬底21中集成电路元件211。在此，优选至少涉及用于部件100的MEMS传感器功能的信号处理与分析电路的一部分。但此外还可以实现与MEMS无关的电路功能。在此不详细描述ASIC衬底20的CMOS工艺，因为其不通过本发明详细指定。然后，初始衬底21设有多层金属化部。为此，在初始衬底21上产生层结构，所述层结构包括多个经结构化的金属层1、2作为电路层面。所述多个经结构化的金属层通过连接线路相互连接和/或与电路元件211连接，但否则通过绝缘层彼此在空间上以及在电方面分离以及与初始衬底21在空间上以及在电方面分离。因为在此描述的实施例中，绝缘层总是涉及一个氧化层，所以以下不区分各个绝缘层。而是这些绝缘层一起构成绝缘层22，电路层面1、2嵌到所述绝缘层22中。在此描述的实施例中，对用于MEMS衬底10的装配的绝缘层22进行结构化，即设有凹槽。
图1a示出在装配在ASIC衬底20上之前的MEMS衬底10并且表明MEMS衬底10面朝下地——即以经结构化的功能层13装配在ASIC衬底20的经结构化的绝缘层22上。微机械传感器结构131在此设置在绝缘层22中的一个或多个凹槽上方，从而确保传感器结构131的一定程度的垂直的可运动性。
优选以键合工艺建立MEMS衬底10和ASIC衬底20之间的连接，例如通过借助铝和锗的熔化键合（Fusion Bonding）或共晶键合。一方面，这类连接是很稳定且因此持久的。另一方面，通过这种方式可以将微机械传感器机构131严密密封地封闭在ASIC衬底20和SOI晶片10的罩或者背侧衬底11之间得到的空腔23中。这种情况在图1b中示出。ASIC衬底20的背侧上的箭头表明：在MEMS衬底的装配之后例如通过化学机械抛光或等离子蚀刻对ASIC衬底20进行减薄。ASIC衬底20可以减薄到什么程度基本上取决于随后的构造与连接技术的方式。应如此选择ASIC衬底20的剩余厚度，使得在部件100的第二级装配期间确保部件100的机械稳定性。
按照根据本发明的制造方法，现在在ASIC衬底20的背侧上也产生具有多层金属化部的层结构，其包括多个经结构化的金属层3、4作为嵌到绝缘层24中的电路层面。图1c表明：在背侧的层结构的情况下，经结构化的金属层3、4的区域也通过连接线路彼此连接。
现在，为了如此制造的部件100的外部电接通，产生从ASIC衬底20的背侧——即从ASIC衬底20的背侧的层结构出发的ASIC覆镀通孔。为此，首先在ASIC衬底20中产生覆镀通孔开口25。在此，首先使用用于蚀刻绝缘层24和22的各向异性的等离子蚀刻工艺和用于蚀刻初始衬底21的开槽工艺。借助ASIC衬底20的背侧的掩蔽26来定义覆镀通孔开口25的位置和开口横截面。图1d表明：经结构化的金属层1、2和3、4也用作蚀刻终止并且因此保护ASIC衬底20的位于更深处的层免受蚀刻侵蚀。掩蔽26中的和经结构化的金属层1、2和3、4中的开口的相对位置、大小和几何形状定义覆镀通孔开口25的形状。由于这些开口之间的错位，在图1d中示出的覆镀通孔开口25具有相对于其中心轴对称的阶梯形。经结构化的金属层1和3的用作蚀刻终止界限或者掩蔽的并且在结构化之后暴露的区域在此构成环形接触面。覆镀通孔开口25在部件100的情况下在ASIC衬底20的整个厚度上延伸，直至MEMS衬底10的功能层13。为了实现覆镀通孔开口25的深度扩展，在此描述的实施例中选择用于对绝缘层22进行结构化的氧化物蚀刻工艺作为最后的工艺步骤，其具有相对于功能层13的重掺杂的硅的尽可能高的选择性。因此，功能层13在此也用作用于所述结构化工艺的蚀刻终止界限。为了完整性起见，在此应提到：在绝缘层22的结构化之前，所述绝缘层用作用于硅开槽工艺的蚀刻终止层。连同在图1d中表示的覆镀通孔开口25，在此也产生了通向最下面的电路层面4的入口，所述最下面的电路层面在此情况下也用作用于结构化工艺的蚀刻终止。所述入口的区域中的电路层面4在此也应用作用于部件100的键合盘区域27。但也可考虑，稍后在制造过程中——例如在填充或平整覆镀通孔开口25之后才实现通向最下面的电路层面4的入口。因此，可以通过掩蔽26和各个电路层面的经结构化的金属层1、2和3、4的合适的且彼此协调的布局以及通过结构化工艺的合适选择不仅产生阶梯形的覆镀通孔开口25而且同时也打开键合盘区域27。
在先前所述的结构化工艺之后，在ASIC衬底20的背侧上——更确切地说表面贴合地
Figure BDA00003186855700071
——沉积电钝化层28——例如二氧化硅，从而不仅涂覆与层平面平行的表面区域而且涂覆覆镀通孔开口25的和键合盘开口27的垂直定向的壁区域。然后，在后续的各向异性的等离子蚀刻工艺中仅仅从与层平面平行地定向的表面区域再次移除所述钝化层28，以便暴露经结构化的金属层1、3和4上以及功能层13上的接触区域。在覆镀通孔开口25的和通向电路层面4的入口的其余壁区域上，钝化层28保留并且构成用于相应的覆镀通孔的横向电绝缘部。这种情况在图1e中示出。
为了完成ASIC覆镀通孔29，最后以导电材料填充如此涂覆的覆镀通孔开口25。为此，借助掩膜保护键合盘开口27。基于覆镀通孔开口25的阶梯形和金属层1和3上的暴露的接触区域，ASIC覆镀通孔29构成功能层13、MEMS侧的层结构的电路层面1、背侧的层结构的电路层面3和ASIC衬底20的背侧之间的电连接。
例如考虑银、铝、金、铜或钨作为用于填充覆镀通孔开口25的导电材料。根据材料，例如可以使用喷射印刷法、分配印刷法、丝网印刷法进行填充。但例如在钨的情况下考虑CVD法，例如在铜的情况下考虑电镀法，或典型的沉积法——如溅射与渗镀技术。图1f示出在平整步骤之后的部件结构，其中移除了在ASIC衬底20的背侧上沉积的导电材料，以便重新暴露背侧的绝缘层24。此外，为了ASIC覆镀通孔29的电绝缘/钝化，在ASIC衬底背侧上沉积绝缘层31。仅仅暴露键合盘区域27。绝缘层31可以由一个或多个绝缘层——例如由二氧化硅、氮化硅、碳化硅和/或氧化铝组成，以便确保绝缘层31的低吸湿性和/或定义的层应力。这类绝缘层防止部件的相邻覆镀通孔在第二级装配的范畴中短接或例如构成相邻覆镀通孔之间的由湿度决定的漏电流。此外，这类绝缘层也构成用于相应的部件表面的机械保护。
替代先前描述的平整步骤，也可以仅仅以如下程度来平整ASIC衬底20的背侧：保留ASIC背侧上的导电层。然后，可以借助标准光刻与蚀刻步骤对所述导电层进行结构化，以便提供用于部件的电连接区域。
在另一方法变型方案中，不完全以导电材料填充覆镀通孔开口。替代地，仅仅以导电材料涂覆覆镀通孔开口的壁。在这种情况下，例如可以以聚合物、二氧化硅、氮化硅、氮氧化硅、碳化硅或通过由借助已知方法沉积的层的组合来填充覆镀通孔开口的其余体积。
在图2中示出部件200，其仅仅在ASIC覆镀通孔29的几何形状方面与在图1e中示出的部件100不同。在部件100的情况下金属层1和3上的接触区域设计为环接触，而在部件200的情况下金属层1和3上的接触区域仅仅围绕覆镀通孔圆周的部分区段延伸，从而ASIC覆镀通孔29在此不是相对于其中心轴对称的。
在部件200的情况下，事后——即在制造ASIC覆镀通孔29和施加背侧的绝缘层31之后才产生键合盘开口27。因此，与部件100不同，在此缺少键合盘开口27的侧壁钝化。
随后根据图3a至3d解释结合图1a至1f描述的部件结构的有利扩展方案。因为MEMS衬底10和ASIC衬底20的处理以及所述两个衬底10和20的连接没有不同于先前描述的方法，所以就此而言参考图1a和1b的解释。同样适于ASIC衬底20的背侧上的层结构的实现和ASIC覆镀通孔29的制造。就此而言，参考图1c至1f的解释。
在图3a至3d中示出的方法变型方案的出发点是在图1e中示出的情况。用于ASIC覆镀通孔的覆镀通孔开口25已产生并且从ASIC衬底20的背侧延伸至MEMS衬底10的功能层13。电钝化部28位于覆镀通孔开口25的垂直定向的壁区域上。覆镀通孔开口25的与层平面平行定向的壁区域、尤其是金属层1和3上的接触区域以及功能层13的表面暴露。
在图3a中示出的指向罩11的箭头表明：在此现在例如通过化学机械抛光或等离子蚀刻也对MEMS衬底10的背侧衬底11进行减薄。如在ASIC衬底20的情况下那样，还应使MEMS衬底10的剩余厚度与后来的结构与连接技术的方式相协调并且如此选择MEMS衬底10的剩余厚度，使得在部件300的第二级装配期间确保部件300的机械稳定性。
在如此背侧减薄的罩11上现在同样产生具有多层金属化部的层结构，其包括嵌到绝缘层14中的多个经结构化的金属层5、6。图3b表明：在罩侧的层结构的情况下经结构化的金属层5、6的区域也通过连接线路彼此连接。此外，在此期间以导电材料29填充ASIC衬底20中的覆镀通孔开口25，如结合图1f解释的那样。随后，借助绝缘层31钝化ASIC衬底20的背侧。
在下一方法步骤中，除ASIC覆镀通孔29之外，现在还产生用于部件300的外部电接通的MEMS覆镀通孔，其从罩侧的层结构出发。为此，首先借助各向异性的蚀刻方法在MEMS衬底10中产生覆镀通孔开口15。借助罩侧的层结构的在此未示出的掩蔽定义并且在此如此选择所述覆镀通孔开口15的位置和开口横截面，使得至少所示的覆镀通孔开口15与ASIC覆镀通孔29对齐地设置。图3c表明：经结构化的金属层5也用作蚀刻终止并且因此保护MEMS衬底10的位于更深处的层免受蚀刻侵蚀。罩侧的掩蔽中的和经结构化的金属层5、6中的开口的相对位置、大小和几何形状定义覆镀通孔开口15的形状。由于这些开口之间的错位，在图3c中示出的覆镀通孔开口15具有相对于其中心轴对称的阶梯形。经结构化的金属层5的用作蚀刻终止界限或者掩蔽的并且在结构化之后暴露的区域在此构成环形接触面。在所述实施例中，覆镀通孔开口15在MEMS衬底10的整个厚度上延伸直至ASIC覆镀通孔29，所述ASIC覆镀通孔在MEMS衬底10的结构化中充当蚀刻终止。
因此，通过罩侧的掩蔽和各个经结构化的金属层6的合适的且彼此协调的布局并且通过结构化工艺的合适选择也在MEMS衬底10中或者在罩侧的层结构中产生阶梯形的覆镀通孔开口15。
连同覆镀通孔开口15，也产生了通向最上面的电路层面6的入口，所述最上面的电路层面在此情况下也用作用于结构化工艺的蚀刻终止。金属层6的如此暴露的区域可以用作用于部件300的键合盘区域17。但还可考虑，稍后在制造过程中——例如在填充或平整覆镀通孔开口15之后才实现通向最上面的电路层面6的入口。
图3c示出在如此结构化的MEMS衬底10上沉积并且如结合图1e解释的那样结构化电钝化层18以便暴露经结构化的金属层5上以及ASIC覆镀通孔29上的接触区域之后的部件300。
最后，通过以导电材料填充覆镀通孔开口15来形成MEMS覆镀通孔19。为此在此例如可以使用与用于ASIC覆镀通孔29相同的导电材料。通过这种方式，基于覆镀通孔开口15的阶梯形和电路层面6上的暴露的接触区域，建立ASIC覆镀通孔29、罩侧的层结构的电路层面5和MEMS衬底10的上侧之间的电连接。其结果是，得到在部件300的整个芯片堆叠上延伸并且接通所选择的电路层面的、连通的覆镀通孔30，如在图3d中示出的那样。
在此描述的实施例中，也在罩侧的层结构的上侧上沉积了绝缘层32，用于MEMS覆镀通孔19/30的电绝缘或者钝化。绝缘层32也可以由一个或多个绝缘层——例如由二氧化硅、氮化硅、氮氧化硅、碳化硅和/或氧化铝组成，以便确保例如绝缘层的低吸湿性和/或定义的层应力。
图4和5示出仅仅在MEMS覆镀通孔19和/或ASIC覆镀通孔29的延展方面不同于在图3d中示出的部件300的部件变型方案。
因此在部件400——图4的情况下，MEMS覆镀通孔19仅仅延伸穿过罩侧的层结构直至高掺杂的功能层13。功能层13在此一方面由ASIC覆镀通孔29接通而另一方面由MEMS覆镀通孔19接通。
在图5中示出的部件500的情况下，MEMS覆镀通孔19甚至延伸超出MEMS衬底10直至ASIC衬底20的最上面的电路层面1上，而ASIC覆镀通孔29仅仅延伸直至ASIC衬底20的电路层面2。电路层面1和2在此通过过孔电连接，从而在部件500的情况下也能够实现穿过整个晶片堆的电覆镀通孔。
在此应注意，MEMS覆镀通孔和ASIC覆镀通孔不仅可以在MEMS衬底的高掺杂的功能层上终止而且可以在ASIC衬底的或MEMS衬底的经结构化的金属层之一上终止。ASIC覆镀通孔和MEMS覆镀通孔不一定彼此对齐地设置并且也不一定电连接。
图6以部件500为例说明根据本发明的部件的外部接通的各种可能性。因此，部件500可以例如以倒装芯片技术通过焊料凸点501、504装配在印刷电路板上并且电连接。但部件500也可以通过引线键合502、503电接通。引线键合502在此可以设置在键合盘17上。还示出在覆镀通孔区域19上设置引线键合503的可能性。
部件500也可以在罩侧——更确切地说在MEMS覆镀通孔19的区域中和/或在键合盘区域17中设有焊料凸点，以便其通过倒装芯片技术装配在印刷电路板上。在这种情况下，引线键合可以设置在ASIC覆镀通孔29和连接盘17的区域中。
在先前描述的实施例中，以开口的形式在相应的衬底中实现ASIC覆镀通孔和MEMS覆镀通孔，其完全以导电材料填充。在此应再次明确指出：本发明还包括以下ASIC覆镀通孔和MEMS覆镀通孔，为了制造所述ASIC覆镀通孔和MEMS覆镀通孔在例如以聚合物完全填充相应开口之前在衬底中的所述开口的壁上施加导电的镀层。

Claims (12)

1.一种部件（100），所述部件具有至少一个MEMS构件（10）、具有一个用于所述MEMS构件（10）的微机械结构（131）的罩（11）并且具有至少一个ASIC衬底（20），
其中，所述MEMS构件（10）的微机械结构（131）在SOI晶片（10）的功能层（13）中实现，
其中，所述MEMS构件（10）面朝下地以经结构化的功能层（13）装配在所述ASIC衬底（20）上，
其中，所述罩（11）在所述SOI晶片（10）的衬底中实现；
其特征在于，所述ASIC衬底（20）包括初始衬底（21），所述初始衬底在两侧设有层结构，不仅在所述MEMS侧的层结构中而且在所述ASIC衬底（20）的背侧的层结构中分别实现至少一个电路层面（1，2；3，4），在所述ASIC衬底（20）中构造至少一个ASIC覆镀通孔（29），所述至少一个ASIC覆镀通孔从所述部件（100）的背侧出发电接通所述背侧的层结构的至少一个电路层面（3）和/或所述MEMS侧的层结构的至少一个电路层面（1）。
2.根据权利要求1所述的部件（300），其特征在于，在所述MEMS构件（10）上实现具有至少一个电路层面（5，6）的罩侧的层结构，在所述MEMS构件（10）中构造至少一个MEMS覆镀通孔（19），所述至少一个MEMS覆镀通孔由所述部件（300）的上侧出发电接通所述罩侧的层结构的至少一个电路层面（5）。
3.根据权利要求1或2所述的部件（400），其特征在于，所述ASIC覆镀通孔（29）和/或所述MEMS覆镀通孔（19）延伸至所述MEMS构件（10）的所述功能层（13）。
4.根据权利要求1或2所述的部件（500），其特征在于，所述ASIC覆镀通孔（29）和/或所述MEMS覆镀通孔（19）延伸至所述MEMS构件（10）的所述功能层（13）上。
5.根据权利要求1至4中任一项所述的部件（300），其特征在于，至少一个ASIC覆镀通孔（29）和至少一个MEMS覆镀通孔（19）彼此对齐地设置并且过渡到彼此中，从而其构成用于整个部件（300）的覆镀通孔（30）。
6.根据权利要求1至5中任一项所述的部件（300），其特征在于，所述至少一个ASIC覆镀通孔（29）和/或所述至少一个MEMS覆镀通孔（19）具有阶梯形的形状，这种覆镀通孔（29；19）的阶梯面分别以所述部件（300）的电路层面（1，3，5）结束，从而在此在所述覆镀通孔（29；19）和所述电路层面（1，3，5）之间存在面式电接触。
7.根据权利要求1至6中任一项所述的惯性传感器部件，其中，所述MEMS构件的微机械结构包括至少一个振动质量并且配备有用于检测所述振动质量的偏转的电路装置，其中，在所述ASIC衬底的所述MEMS侧的层结构中构造有直立型结构，其中，用于传感器信号的分析处理电路的至少一部分集成在所述ASIC衬底的和/或所述MEMS构件的电路层面中。
8.一种用于制造混合集成部件（100）的方法，所述混合集成部件具有至少一个MEMS构件（10）、具有一个用于所述MEMS构件（10）的微机械结构（131）的罩（11）并且具有至少一个ASIC衬底（20），
其中，在充当MEMS衬底（10）的SOI晶片（10）的功能层（13）中实现所述MEMS构件（10）的微机械结构（131），
其中，在所述ASIC衬底（20）的预处理范畴中，在初始衬底（21）上产生第一层结构，所述第一层结构包括至少一个经结构化的金属层（1，2）作为电路层面，所述至少一个经结构化的金属层嵌到至少一个绝缘层（22）中，
其中，将所述MEMS衬底（10）面朝下地以经结构化的功能层（13）装配在经预处理的ASIC衬底（20）的第一层结构上，从而所述SOI晶片的衬底（11）用作罩（11）；
其特征在于，在所述初始衬底（21）的背侧上产生第二层结构，所述第二层结构包括至少一个经结构化的金属层（3，4）作为电路层面，所述至少一个经结构化的金属层嵌到至少一个绝缘层（24）中，
从所述ASIC衬底（20）的背侧出发产生至少一个ASIC覆镀通孔（29），所述至少一个ASIC覆镀通孔电接通所述背侧的层结构的至少一个电路层面（3）和/或所述MEMS侧的层结构的至少一个电路层面（1，2）。
9.根据权利要求8所述的方法，其特征在于，在所装配的MEMS衬底（10）的背侧上产生罩晶片侧的第三层结构，其包括至少一个经结构化的金属层（5，6）作为电路层面，所述至少一个经结构化的金属层（5，6）嵌到至少一个绝缘层（14）中，从所述罩侧的层结构的上侧出发产生至少一个MEMS覆镀通孔（19），所述至少一个MEMS覆镀通孔电接通所述罩侧的层结构的至少一个电路层面（5）。
10.根据权利要求8或9所述的方法，其中，在所述ASIC衬底（20）中和/或在所述MEMS衬底（10）中产生至少一个覆镀通孔（25，15）以及以导电材料填充所述至少一个覆镀通孔（25，15），其特征在于，产生具有阶梯形的至少一个覆镀通孔（25，15），其通过相应的衬底表面的掩蔽（26）和至少一个电路层面（1，3，5）的经结构化的金属层定义，其方式是，虽然对齐但不全等地构造和/或设置所述掩蔽（26）中的和所述经结构化的金属层（1，3，5）中的相应的开口。
11.根据权利要求10所述的方法，其特征在于，在各向异性的等离子蚀刻工艺中、尤其在氧化物蚀刻工艺和硅开槽工艺中产生所述覆镀通孔开口（15，25），其中，所述至少一个电路层面（1，3，5）的所述经结构化的金属层构成蚀刻终止界限。
12.根据权利要求10或11所述的方法，其特征在于，通过喷射印刷法、分配印刷法、丝网印刷法、电镀法、CVD（chemical vapor deposition：化学气相沉积）法、渗镀法或溅射法以导电材料填充所述覆镀通孔开口（15，25）。
CN201310176764.1A 2012-05-14 2013-05-14 混合集成部件及其制造方法 Active CN103449351B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012208033.3A DE102012208033B4 (de) 2012-05-14 2012-05-14 Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102012208033.3 2012-05-14

Publications (2)

Publication Number Publication Date
CN103449351A true CN103449351A (zh) 2013-12-18
CN103449351B CN103449351B (zh) 2016-11-30

Family

ID=

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105253851A (zh) * 2015-09-14 2016-01-20 合肥芯福传感器技术有限公司 一种芯片级系统传感器及其制备方法
CN107614420A (zh) * 2016-04-11 2018-01-19 柿子技术公司 具有方向性微结构的材料
CN108602666A (zh) * 2016-01-29 2018-09-28 思睿逻辑国际半导体有限公司 集成mems换能器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040099909A1 (en) * 2002-11-27 2004-05-27 Park Kyu Yeon Micro-electro mechanical systems (MEMS) device using silicon on insulator (SOI) wafer, and method of fabricating and grounding the same
US6876048B2 (en) * 2001-02-03 2005-04-05 Robert Bosch Gmbh Micromechanical component as well as a method for producing a micromechanical component
WO2009133506A2 (en) * 2008-04-29 2009-11-05 Nxp B.V. Mems device and manufacturing method
US20100307247A1 (en) * 2009-06-04 2010-12-09 Heribert Weber Micromechanical acceleration sensor and method for manufacturing an acceleration sensor
CN102156012A (zh) * 2011-03-15 2011-08-17 迈尔森电子（天津）有限公司 Mems压力传感器及其制作方法
US20110233757A1 (en) * 2010-03-24 2011-09-29 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Method for Facilitating the Stacking of Integrated Circuits Having Different Areas and an Integrated Circuit Package Constructed by the Method
CN102367165A (zh) * 2011-08-31 2012-03-07 华东光电集成器件研究所 一种基于soi的mems器件电极互连方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876048B2 (en) * 2001-02-03 2005-04-05 Robert Bosch Gmbh Micromechanical component as well as a method for producing a micromechanical component
EP1671924B1 (de) * 2001-02-03 2009-12-23 Robert Bosch Gmbh Mikromechanisches Bauelement sowie ein Verfahren zur Herstellung eines mikromechanischen Bauelements
US20040099909A1 (en) * 2002-11-27 2004-05-27 Park Kyu Yeon Micro-electro mechanical systems (MEMS) device using silicon on insulator (SOI) wafer, and method of fabricating and grounding the same
WO2009133506A2 (en) * 2008-04-29 2009-11-05 Nxp B.V. Mems device and manufacturing method
US20100307247A1 (en) * 2009-06-04 2010-12-09 Heribert Weber Micromechanical acceleration sensor and method for manufacturing an acceleration sensor
US20110233757A1 (en) * 2010-03-24 2011-09-29 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Method for Facilitating the Stacking of Integrated Circuits Having Different Areas and an Integrated Circuit Package Constructed by the Method
CN102156012A (zh) * 2011-03-15 2011-08-17 迈尔森电子（天津）有限公司 Mems压力传感器及其制作方法
CN102367165A (zh) * 2011-08-31 2012-03-07 华东光电集成器件研究所 一种基于soi的mems器件电极互连方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105253851A (zh) * 2015-09-14 2016-01-20 合肥芯福传感器技术有限公司 一种芯片级系统传感器及其制备方法
CN108602666A (zh) * 2016-01-29 2018-09-28 思睿逻辑国际半导体有限公司 集成mems换能器
CN107614420A (zh) * 2016-04-11 2018-01-19 柿子技术公司 具有方向性微结构的材料
CN107614420B (zh) * 2016-04-11 2023-08-11 柿子技术公司 具有方向性微结构的材料

Also Published As

Publication number Publication date
DE102012208033A1 (de) 2013-11-14
TW201402450A (zh) 2014-01-16
US8836053B2 (en) 2014-09-16
TWI636001B (zh) 2018-09-21
US20130299924A1 (en) 2013-11-14
DE102012208033B4 (de) 2020-08-06

Similar Documents

Publication Publication Date Title
TWI636001B (zh) 混合整合構件及其製造方法
US10519032B2 (en) MEMS pressure sensor and microphone devices having through-vias and methods of forming same
CN107032290B (zh) 半导体器件及其形成方法
TWI598965B (zh) 混合整合構件及其製造方法
KR100952027B1 (ko) 마이크로기계 구성요소 및 이를 제작하는 방법
US20180029881A1 (en) Vacuum Sealed MEMS and CMOS Package
KR102151453B1 (ko) 마이크로 기계 압력 센서 장치 및 그 제조 방법
JP4981172B2 (ja) コンポーネントの製造方法およびコンポーネント
TWI567023B (zh) 感測器構件
CN111115550B (zh) 集成互补金属氧化物半导体-微机电系统器件及其制法
US9840410B2 (en) Micromechanical component
CN103373695A (zh) Mems器件结构及其形成方法
KR20140005107A (ko) 기판, 기판의 제조 방법, 반도체 장치, 및 전자 기기
US8461656B2 (en) Device structures for in-plane and out-of-plane sensing micro-electro-mechanical systems (MEMS)
CN107697882B (zh) 用于制造半导体器件的工艺以及相应半导体器件
KR100705007B1 (ko) 마이크로 센서 및 그 제조방법
JP5676022B2 (ja) マイクロメカニカル素子およびマイクロメカニカル素子の製造方法
CN103449351B (zh) 混合集成部件及其制造方法
KR101184612B1 (ko) 관통전극 형성방법을 이용한 멤스 구조물 및 그 제조방법
CA2936000C (en) Method for producing a component, and component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant