CN103442482B - 发光二极管照明脉冲宽度调制驱动电路 - Google Patents
发光二极管照明脉冲宽度调制驱动电路 Download PDFInfo
- Publication number
- CN103442482B CN103442482B CN201310350077.7A CN201310350077A CN103442482B CN 103442482 B CN103442482 B CN 103442482B CN 201310350077 A CN201310350077 A CN 201310350077A CN 103442482 B CN103442482 B CN 103442482B
- Authority
- CN
- China
- Prior art keywords
- carry
- pulse width
- signal
- width modulation
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Control Of El Displays (AREA)
Abstract
本发明公开一种发光二极管（Light-Emitting？Diode，LED）照明脉冲宽度调制(Pulse？Width？Modulation，PWM)驱动电路，将PWM控制信号分为高位控制信号与低位控制信号，高位控制信号作为基本的PWM控制输入，低位控制信号作为PWM累积进位输入，这样的处理方式，提高了PWM的数据刷新率，亦满足其高分辨率输出的要求。
Description
技术领域
本发明涉及发光二极管照明驱动领域，特别是涉及一种发光二极管照明脉冲宽度调制驱动电路。
背景技术
脉冲宽度调制(PulseWidthModulation，PWM)，是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术，广泛应用在从测量、通信到功率控制与变换及发光二极管（Light-EmittingDiode，LED）照明等许多领域中。
LED灯亮度通常通过调节LED驱动的PWM周期占空比来控制。通常的PWM控制位分辨率是8位，8位PWM分辨率可提供28=256个不同的辉度级别。相应的PWM周期由256个时钟周期组成。在集成电路中，一般芯片时钟不超过几十兆赫兹。为方便计算，我们选取时钟频率为10.24MHz，则PWM周期为256/10.24MHz=25us，因此PWM的刷新频率为1/25us=4KHz。
为了提高分辨率，丰富色彩显示效果，PWM控制位数就要高。若PWM控制位为16位，则可提供216=65535个不同的辉度级别。如果PWM的控制位提高到16位，我们选取的时钟还是10.24MHz，则PWM的刷新率为10.24MHz/65536=156.25Hz。在156.25Hz刷新率控制下的LED灯，人眼就能感觉到LED的闪烁。
传统的PWM驱动电路，难以兼顾既有高的分辨率又有高的显示刷新率。当PWM控制位高时，虽然有高的分辨率，但数据刷新率低，导致LED灯出现闪烁；当PWM控制位低时，数据刷新率能得到保障，但分辨率严重降低。
发明内容
基于此，有必要提供一种既能提供高的分辨率，又能提供高的刷新率的发光二极管照明脉冲宽度调制驱动电路。
一种发光二极管照明脉冲宽度调制驱动电路，包括：
缓存器模块，接收每一数据帧中的具有m+n位的脉冲宽度调制控制信号并寄存；
累积进位模块，接收从所述缓存器模块输出的脉冲宽度调制控制信号中的低n位信号，并将所述低n位信号进行累加，当所述低n位信号累加后向n+1位进位时，寄存进位后的和值并输出低n位进位信号；
脉冲宽度调制生成模块，接收从所述缓存器模块输出的脉冲宽度调制控制信号中的高m位信号，并根据所述低n位进位信号和高m位信号生成脉冲宽度调制信号。
在一数据帧周期内，所述累积进位模块和所述脉冲宽度调制生成模块接收从所述缓存器模块输出的2n次信号，所述脉冲宽度调制生成模块输出2n个高m位控制信号。
在其中一个实施例中，所述累积进位模块包括n个位处理单元。所述n个位处理单元分别处理所述低n位信号的累加运算并寄存和值，并向高一位的位处理单元输出进位信号，第n位的位处理单元向所述脉冲宽度调制生成模块输出所述低n位进位信号。
在其中一个实施例中，所述位处理单元包括D触发器和全加器，同位的D触发器D输入端和同位的全加器S输出端连接，同位的D触发器的Q输出端和同位的全加器的B输入端连接，所述全加器的Co输出端与高一位的位处理单元的全加器Ci输入端连接，所述全加器的Ci输入端与低一位的位处理单元的全加器Co输出端连接，低n位控制信号的最低位所对应的全加器Ci输入端恒接“0”，第n位的位处理单元的全加器Co输出端连接所述脉冲宽度调制生成模块的输入端。
在其中一个实施例中，所述脉冲宽度调制生成模块包括脉冲宽度调制控制信号进位处理电路和脉冲宽度调制生成电路；所述脉冲宽度调制控制信号进位处理电路处理低n位进位信号，使所述高m位信号加1，新的高m位信号通过脉冲宽度调制生成电路输出信号；在一数据帧周期内，所述脉冲宽度调制生成电路输出2n个高m位控制信号。
在其中一个实施例中，所述脉冲宽度调制控制信号进位处理电路包括m个串接的半加器；所述高m位信号每一位信号对应一个所述半加器，分别从所述半加器的A输入端输入；所述半加器的Ci输入端连接低一位所述半加器的的Co输出端，所述高m位信号中的最低位信号所对应的所述半加器的Ci输入端连接所述第n位的位处理单元的全加器Co输出端；所述半加器的S输出端连接所述脉冲宽度调制生成电路的输入端。
在其中一个实施例中，所述m为10，所述n为6。
上述发光二极管照明脉冲宽度调制驱动电路，将m+n位PWM控制信号分为高m位控制信号和低n位控制信号。高m位控制信号输入PWM生成模块，在一数据帧周期的情况下，累积进位模块和PWM生成模块接收从缓存器模块输出的2n次信号，PWM生成模块输出2n个高m位控制信号，与原m+n位PWM控制信号输出2m+n位控制信号相比，在数据位数上是一致的。这样，PWM刷新率比传统方法提高了2n倍的同时也保持了原有的高分辨率。
低n位控制信号输入累积进位模块，经过累积进位，这样保证了高的分辨率，并最大限度减少PWM输出信号与原m+n位PWM控制信号的误差。PWM控制信号低n位可能由于未足以向高m位进位，暂时储存于累积电路模块的n个D触发器中，所以最大误差也不超过2n/2m+n，即1/2m，只要2m足够大，PWM输出信号与原m+n位的PWM控制信号的误差将会非常小。
附图说明
图1为本发明一个实施例的LED照明PWM驱动电路模块；
图2为本发明一个实施例的LED照明PWM驱动电路；
图3为本发明一个实施例的PWM控制信号进位处理电路。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述。
图1为本发明一个实施例的LED照明PWM驱动电路模块，包括缓存器模块100、累积进位模块110和PWM生成模块120。
缓存器模块100作用在于接收每一数据帧中的具有m+n位的脉冲宽度调制控制信号并寄存。
累积进位模块110包括n个位处理单元112。
高m位控制信号输入PWM生成模块120，低n位控制信号输入累积进位模块110。低n位控制信号与下一次的PWM控制信号的低n位控制信号累加得到一个累加值，当累加值向n+1位进位时，高m位控制信号加1，累积进位模块110寄存进位后的和值。
在一数据帧周期内，累积进位模块110和脉冲宽度调制生成模块120接收从缓存器模块100输出的2n次信号。
为描述方便，以16位PWM控制信号作更为详细的说明。
图2为本发明一个实施例的LED照明PWM驱动电路，包括缓存器模块（图中未标出）、累积进位模块110和PWM生成模块120。
缓存器模块作用在于接收每一数据帧中的具有16位的脉冲宽度调制控制信号并寄存。
累积进位模块110包括6个位处理单元112，位处理单元112包括D触发器和全加器。
16位PWM控制信号的高10位输入PWM生成模块120，16位PWM控制信号的低6位输入累积进位模块110。
从最低位算起，PWM控制信号低6位的第1位为PWM<1>、第2位为PWM<2>……第6位为PWM<6>。从最低位算起，PWM控制信号高10位的第1位为PWM<7>、第2位为PWM<8>……第10位为PWM<16>。
首先描述PWM<1>的位处理单元。PWM<1>的位处理单元包括D触发器D1和全加器F1。D触发器D1的D输入端和全加器F1的S输出端连接，D触发器D1的Q输出端和全加器F1的B输入端连接，全加器F1的Co输出端与高一位的位处理单元（即PWM<2>的位处理单元）的全加器F2的Ci输入端连接。
PWM<1>输入全加器F1的A输入端，全加器F1中的Ci输入端为进位输入，第1位因为没有进位，进位输入恒为“0”。全加器F1的S输出端连接D触发器D1的D输入端，全加器F1的S输出端输出当前PWM<1>与上一次PWM<1>进位后的和值SUM<1>。SUM<1>存入D触发器D1中，参加下一次的运算。
全加器F1的Co输出端为进位输出，和高一位PWM<2>的累积进位电路中的全加器Ci输入端连接。当前帧PWM<1>与上一帧PWM<1>相加如果有进位，全加器F1的Co输出端输出“1”，参与高一位PWM<2>的运算；若没有进位，全加器F1的Co输出端则输出“0”。
通过PWM<1>的位处理模块，将每一次的PWM<1>累加，并进位至高一位PWM<2>，D触发器D1存储当前PWM<1>与上一次PWM<1>进位后的和值SUM<1>。
在一数据帧周期内，位处理模块接收处理了26次从缓存器模块发来的PWM<1>信号。
接着描述PWM<2>的位处理单元（图中未标出）。PWM<2>的位处理单元包括D触发器D2和全加器F2。D触发器D2的D输入端和全加器F2的S输出端连接，D触发器D2的Q输出端和全加器F2的B输入端连接，全加器F2的Co输出端与高一位的位处理单元（即PWM<3>的位处理单元）的全加器F3的Ci输入端连接。
PWM<2>输入全加器F2的A输入端，全加器F1的Co输出端输出PWM<1>进位值至全加器F2中的Ci输入端。全加器F2的S输出端连接D触发器D1的D输入端，全加器F2的S输出端输出当前PWM<2>与上一次PWM<2>进位后的和值SUM<2>。SUM<2>存入D触发器D2中，参加下一次的运算。
全加器F2的Co输出端为进位输出，和高一位PWM<3>的累积进位电路中的全加器Ci输入端连接。当前PWM<2>与上一次PWM<2>相加如果有进位，全加器F2的Co输出端输出“1”，参与高一位PWM<3>的运算；若没有进位，全加器F2的Co输出端则输出“0”。
通过PWM<2>的位处理单元，将每一次的PWM<2>累加，并进位至高一位PWM<3>，D触发器D2存储当前帧PWM<2>与上一帧PWM<2>的和值SUM<2>。
在一数据帧周期内，位处理单元接收处理了26次从缓存器模块发来的PWM<2>信号。
类似地，PWM<3>……PWM<6>各位的位处理单元完成各位的累加进位工作。
特别地，PWM<6>的位处理模块中，全加器F6的Co输出端输出PWM控制信号低6位的累加总进位POSEH，输出至PWM生成模块120中，使PWM控制信号的高10位实现进位。
这样，PWM控制信号低6位通过累积进位模块110中的6个位处理模块112的进位运算，实现向高10位进位。
高10位控制信号输入PWM生成模块120，在一数据帧周期下，PWM生成模块120将输出26个高10位控制信号，与原16位PWM控制信号输出216位控制信号相比，在数据位数上是一致的。
通过各次PWM控制信号低6位的累积进位，最大限度减少PWM输出信号与原16位PWM控制信号的误差。PWM控制信号低6位可能由于未足以向高10位进位，暂时储存于累积电路模块111的6个D触发器中，所以最大误差也不超过26/216，即1/210，PWM输出信号与原16位的PWM控制信号的误差非常小。
下面描述PWM生成模块120。
PWM生成模块120包括PWM控制信号进位处理电路和PWM生成电路。
图3为PWM控制信号进位处理电路。
PWM_OUT<0>，PWM_OUT<1>……PWM_OUT<9>，分别为PWM<7>，PWM<8>……PWM<16>经进位处理后的信号，PWM<7>的进位处理电路对应着半加器H1，PWM<8>的进位处理电路对应着半加器H2……PWM<16>的进位处理电路对应着半加器H10。（图中部分半加器未标出）
PWM控制信号低6位的进位信号POSEH输入至半加器H1的Ci输入端，PWM<7>输入至半加器H1的A输入端，POSEH和PWM<7>相加的和值PWM_OUT<1>从S输出端输出。半加器H1的Co输入端与高一位PWM<8>进位处理电路里的半加器H2的Ci输入端连接，POSEH和PWM<7>相加如果有进位，半加器H1的Co输出端输出“1”，参与高一位PWM<8>的运算；若没有进位，则输出“0”。
PWM<7>的进位信号输入至半加器H2的Ci输入端，PWM<8>输入至半加器H2的A输入端，PWM<7>的进位信号和PWM<8>相加的和值PWM_OUT<2>从S输出端输出。半加器H2的Co输入端与高一位PWM<9>进位处理电路里的半加器H3的Ci输入端连接，PWM<7>的进位信号和PWM<8>相加如果有进位，半加器H2的Co输出端输出“1”，参与高一位PWM<9>的运算；若没有进位，则输出“0”。
在一数据帧周期内，进位处理电路接收处理了26次从缓存器模块发来的高10位信号和累积进位模块110发来的进位信号。
类似地，PWM<9>……PWM<16>各自进位处理电路，都通过各自的半加器完成累加进位工作，实现PWM控制信号低6位向高10位的进位。
新的高10位控制信号通过脉冲宽度调制生成电路输出信号。在一数据帧周期内，PWM生成模块接收处理了26次从缓存器模块100发来的高10位信号和累积进位模块110发来的低6位进位信号，PWM生成模块输出26个高10位控制信号，与原16位PWM控制信号输出216位控制信号相比，在数据位数上是一致的。这样，PWM刷新率比传统方法提高了26倍的同时也保持了原16位PWM控制信号的高分辨率。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (3)
1.一种发光二极管照明脉冲宽度调制驱动电路，其特征在于，包括：
缓存器模块，接收每一数据帧中的具有m+n位的脉冲宽度调制控制信号并寄存；
累积进位模块，接收从所述缓存器模块输出的脉冲宽度调制控制信号中的低n位信号，并将所述低n位信号进行累加，当所述低n位信号累加后向n+1位进位时，寄存进位后的和值并输出低n位进位信号；
脉冲宽度调制生成模块，接收从所述缓存器模块输出的脉冲宽度调制控制信号中的高m位信号，并根据所述低n位进位信号和高m位信号生成脉冲宽度调制信号；
在一数据帧周期内，所述累积进位模块和所述脉冲宽度调制生成模块接收从所述缓存器模块输出的2n次信号，所述脉冲宽度调制生成模块输出2n个高m位控制信号；
所述累积进位模块包括n个位处理单元；
所述n个位处理单元分别处理所述低n位信号的累加运算并寄存和值，并向高一位的位处理单元输出进位信号，第n位的位处理单元向所述脉冲宽度调制生成模块输出所述低n位进位信号；
所述位处理单元包括D触发器和全加器，同位的D触发器D输入端和同位的全加器S输出端连接，同位的D触发器的Q输出端和同位的全加器的B输入端连接，所述全加器的Co输出端与高一位的位处理单元的全加器Ci输入端连接，所述全加器的Ci输入端与低一位的位处理单元的全加器Co输出端连接，低n位控制信号的最低位所对应的全加器Ci输入端恒接“0”，第n位的位处理单元的全加器Co输出端连接所述脉冲宽度调制生成模块的输入端；
所述全加器的S输出端输出当前位与当前位上一次进位后的和值，所述和值存入D触发器中，参加下一次的运算；
在一数据帧周期内，所述位处理单元接收处理了2n次从缓存器模块发来的低n位信号；
所述脉冲宽度调制生成模块包括脉冲宽度调制控制信号进位处理电路和脉冲宽度调制生成电路；
所述脉冲宽度调制控制信号进位处理电路处理所述低n位进位信号，使所述高m位信号加1，新的高m位信号通过脉冲宽度调制生成电路输出信号；
在一数据帧周期内，所述脉冲宽度调制生成电路输出2n个高m位控制信号，所述进位处理电路接收了2n次从所述缓存器模块发来的高m位信号和所述累积进位模块发来的进位信号。
2.根据权利要求1所述的发光二极管照明脉冲宽度调制驱动电路，其特征在于，所述脉冲宽度调制控制信号进位处理电路包括m个串接的半加器；
所述高m位信号每一位信号对应一个所述半加器，分别从所述半加器的A输入端输入；
所述半加器的Ci输入端连接低一位所述半加器的的Co输出端，所述高m位信号中的最低位信号所对应的所述半加器的Ci输入端连接所述第n位的位处理单元的全加器Co输出端；
所述半加器的S输出端连接所述脉冲宽度调制生成电路的输入端。
3.根据权利要求1所述的发光二极管照明脉冲宽度调制驱动电路，其特征在于，所述m为10，所述n为6。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310350077.7A CN103442482B (zh) | 2013-08-12 | 2013-08-12 | 发光二极管照明脉冲宽度调制驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310350077.7A CN103442482B (zh) | 2013-08-12 | 2013-08-12 | 发光二极管照明脉冲宽度调制驱动电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103442482A CN103442482A (zh) | 2013-12-11 |
| CN103442482B true CN103442482B (zh) | 2016-01-20 |
Family
ID=49696127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310350077.7A Active CN103442482B (zh) | 2013-08-12 | 2013-08-12 | 发光二极管照明脉冲宽度调制驱动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103442482B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019033306A1 (zh) * | 2017-08-16 | 2019-02-21 | 西门子公司 | 一种脉冲宽度调制信号的动态调整方法和装置 |
| CN112037710B (zh) * | 2020-09-09 | 2021-11-23 | 中科芯集成电路有限公司 | 一种多通道led驱动芯片通道分时打开pwm算法 |
| CN112634817A (zh) * | 2020-12-23 | 2021-04-09 | 浙江大学 | 一种pwm调光装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1685592A (zh) * | 2002-11-19 | 2005-10-19 | 大动力有限公司 | 提供数字脉宽调制的系统和方法 |
| CN101019317A (zh) * | 2004-08-23 | 2007-08-15 | 密克罗奇普技术公司 | 带有具动态可调相位偏移能力、高速运行及同时更新多个脉宽调制工作循环寄存器的脉宽调制模块的数字处理器 |
| CN101689852A (zh) * | 2007-06-28 | 2010-03-31 | 密克罗奇普技术公司 | 具有经改善的脉宽调制频率分辨率的系统、方法及设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7822115B2 (en) * | 2006-06-30 | 2010-10-26 | Konica Minolta Systems Laboratory, Inc. | Systems for generating a pulse width modulated signal |
| US8324824B2 (en) * | 2009-01-29 | 2012-12-04 | Ixys Corporation | 1-wire communication protocol and interface circuit |
| CN101707040B (zh) * | 2009-08-04 | 2011-11-23 | 深圳市天微电子有限公司 | 一种用于led显示驱动的pwm驱动方法 |
| CN103178815B (zh) * | 2013-04-08 | 2015-06-03 | 浙江大学 | 一种基于fpga的pwm发生器 |
-
2013
- 2013-08-12 CN CN201310350077.7A patent/CN103442482B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1685592A (zh) * | 2002-11-19 | 2005-10-19 | 大动力有限公司 | 提供数字脉宽调制的系统和方法 |
| CN101019317A (zh) * | 2004-08-23 | 2007-08-15 | 密克罗奇普技术公司 | 带有具动态可调相位偏移能力、高速运行及同时更新多个脉宽调制工作循环寄存器的脉宽调制模块的数字处理器 |
| CN101689852A (zh) * | 2007-06-28 | 2010-03-31 | 密克罗奇普技术公司 | 具有经改善的脉宽调制频率分辨率的系统、方法及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103442482A (zh) | 2013-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109147653A (zh) | 一种led驱动芯片显示控制os-pwm方法 | |
| CN107507557B (zh) | 一种led驱动脉冲宽度分割方法及系统 | |
| CN102354482B (zh) | Led显示系统和显示方法 | |
| CN103000123A (zh) | 一种脉冲宽度调节装置 | |
| CN201042097Y (zh) | 单线级联多级灰度全彩飘动变化的发光二极管电路 | |
| CN201521844U (zh) | 发光二极管灯串及其网灯 | |
| CN103165075B (zh) | 发光二极管的驱动电路及其方法 | |
| CN103198799B (zh) | 背光驱动板以及液晶显示器 | |
| CN103442482B (zh) | 发光二极管照明脉冲宽度调制驱动电路 | |
| CN113707078B (zh) | 驱动装置、显示控制芯片及显示设备、显示控制方法 | |
| CN100496172C (zh) | 调整发光二极管亮度的装置与方法 | |
| CN204946513U (zh) | 一种显示控制电路及家用电器 | |
| CN102456308A (zh) | 一种光电设备的驱动电路及其驱动控制方法 | |
| CN102915705B (zh) | 一种提高带灰度led显示屏清晰度的时序发生电路 | |
| CN103874270B (zh) | 发光二极管驱动方法及装置 | |
| CN103996375B (zh) | 提高led显示屏刷新率的方法与电路 | |
| CN105375907A (zh) | 一种提高pwm信号分辨率的波形编码方法及系统 | |
| CN104853489B (zh) | 发光二极管驱动电路及驱动系统 | |
| CN109379804A (zh) | 一种led灯调光系统及调光方法 | |
| CN103813579A (zh) | 发光二极管驱动电路及发光二极管的驱动系统 | |
| CN101111109A (zh) | 发光二极管颜色、亮度控制方法及其控制系统 | |
| CN201007902Y (zh) | 带锁相环的显示单元控制驱动模块 | |
| CN209949472U (zh) | 一种led灯调光系统 | |
| CN103347344A (zh) | 一种背光电路及键盘 | |
| CN102026439B (zh) | 发光二极管的驱动装置及其驱动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 518057, Nanshan District hi tech Zone, Guangdong, Shenzhen, road, 13 Thunis Road, A1001, A1003, A1005 Applicant after: Shenzhen Titan Micro Electronics Co., Ltd Address before: 518057, Nanshan District hi tech Zone, Guangdong, Shenzhen, road, 13 Thunis Road, A1001, A1003, A1005 Applicant before: Shenzhen Titan Micro Electronics Co., Ltd. |
|
| COR | Change of bibliographic data | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |