CN102915705B - 一种提高带灰度led显示屏清晰度的时序发生电路 - Google Patents

Abstract

本发明公开了一种提高带灰度LED显示屏清晰度的时序发生电路，包括有子场脉冲信号处理电路、采样脉冲信号分频电路、亮度设置电路、6BIT数据集束电路以及多选一选通电路；所述的6BIT数据集束电路通过数据无权位编码变化方法，将输入数据中的高六位数据变为一组串行输出的高低电平各自集中在一起的脉冲，所述的采样脉冲信号分频电路输出端输出唯一频率的串行移位脉冲，实现了高六位数据的等宽化、集束化。剩余低位数据兼顾传输频率的需要不做处理。本发明只改变了控制系统中的时序发生电路，不改变显示单元的驱动方式，不改变串行信号传输的特性，不增加系统成本的情况下，提高LED显示屏的清晰度，有较大的实际使用意义和推广价值。

Description

一种提高带灰度LED显示屏清晰度的时序发生电路

技术领域

本发明涉及LED显示屏领域，尤其涉及一种提高带灰度LED显示屏清晰度的时序发生电路。

背景技术

带灰度的LED显示屏主要用来显示图片、视频图像等有灰度等级的内容， 每个LED象素的的发光亮度都必须能调节，其调节的精细程度就是显示屏的灰度等级。灰度等级越高，显示的图像就越细腻，色彩也越丰富。若按红、绿、蓝3色图像信号每种8BIT量化，为256 级灰度的图像；每种10BIT量化，为 1024 级灰度的图像；每种12BIT量化，为4096 级灰度的图像，等等。

带灰度的LED显示屏通常由信号源、控制系统、屏体及电源系统组成。“信号源”为显示信息的来源，可以为计算机、视频设备、U盘等 ，通过DVI、HMTV、网络 、USB等多种方式输出。“屏体”由多个发光单元纵横排列，构成一个完整的显示图像。发光单元由红色（Red）、绿色（Green）、蓝色（Blue）LED发光管及驱动电路构成。现在常用的驱动电路的驱动芯片有74HC595、TB62726、ST2221C 、MBI5028等内置串并移位寄存器单元、输出锁存器单元的芯片，驱动芯片的控制输入信号有数据（R、G、B）、移位脉冲（CLK）、锁存脉冲(STB)等。这类驱动芯片因为价格低廉、控制简单、技术成熟等特点，为大多数LED显示屏驱动电路的首选，拥有绝大部分的市场。所以分析以内置串并移位寄存器单元、输出锁存器单元的驱动芯片为驱动电路的LED显示屏的控制方式的改进、提高，促进LED显示屏应用市场的发展，有很大的经济意义和应用前景。

带灰度的LED显示屏控制系统包括信号前端处理和N个分区控制，分区控制器的多少随屏体大小而定，在屏体较小时，信号前端处理和分区控制可以合并；信号前端处理主要完成“信号源”来的信号的接收、非线性变换、时序处理、暂存等工作，并通过数据流的方式，把处理后的图像信号发送到N个分区控制器；每个分区控制器接收数据流，得到自已控制区域内发光单元每个像素点的灰度值，并对所有像素点灰度值进行帧存储；再按串行bit位输出的方式输出数据给屏体显示单元，同时输出控制时序发生脉冲。

现以10BIT、静态锁存方式的全彩色LED显示屏为例，描述现有带灰度的LED显示屏的控制系统的分区控制器中控制驱动芯片工作的时序发生电路的原理。

图1为现有技术中时序发生电路框图，图2为现有技术中时序发生电路原理图。R[9..0]表示10BIT红色图像数据输入信号，R9为最高位，R0为最低位；绿色图像数据和蓝色图像数据的处理方式与红色图像数据相同，在电路中不再重复。BITV表示BIT子场输入信号，每一BIT位数据传输完成后，产生一个脉冲；VS表示场输入信号，每次所有BIT位数据传输完成一遍后，产生一个脉冲； CP表示与存储器读出数据同步的时钟输入信号；LV1、LV2、LCLK和L[3..0]为调整整屏亮度的输入信号，实现在白天、夜晚等环境亮度时，控制所有驱动芯片OE的宽度，调整整屏亮度的功能。

RD表示红色图像数据输出信号，CLK表示移位脉冲输出信号，STB表示锁存脉冲输出信号，分别供驱动电路的内置串并移位寄存器单元、输出锁存器单元的驱动芯片做数据输入、移位脉冲输入、锁存脉冲输入使用。

现有技术中时序发生电路中，采样脉冲（CP）经过“分频器”，产生不同频率的时钟脉冲；子场脉冲（BITV）经过“计数器”，产生供2个“多选一选通器”工作的选通信号，实现在输出不同BIT位的数据时，输出不同的串行移位脉冲。 

图3为现有技术中时序发生电路的输出波形示意图，包括时序发生电路输出的RD、CLK、STB、OE 信号波形和发光单元中驱动芯片的第N位的输出QN的波形，OE的波形为整屏亮度最大时的；假设第N位控制的像素的数据R[9..0]=0101011111B。

从图2和图3中看到，为了降低CLK信号传输的频率，低4BIT数据的移位脉冲输出信号使用较高BIT位的移位秒冲CP4来替代，低4BIT位数据的灰度级的差异通过预先设定OE的宽窄来体现，输入的数据R0，R1、R2、R3的读取速率也降低，但按BIT位串行传输数据给驱动芯片使用的性质不变。

在一场的开始，数据RD信号选通R0，CLK选通 CP4，实现串行传输最低BIT位R0的功能，根据显示单元的大小确定数据串行传输脉冲的个数，传输完成后，锁存脉冲STB产生高脉冲，让每个LED像素表现出BIT位R0的亮暗；然后逐位传输，依次用低一位的BIT场传输高一位的数据，传输完成后，锁存脉冲STB产生高脉冲，让每个LED像素表现出此低一位BIT位的亮暗, 当然每BIT位权位不同，移位脉冲CLK宽度不同，锁存脉冲STB的间隔也同，LED像素表现亮暗时间也不同；最后一个BIT场时，传输数据为“0”，锁存脉冲STB产生高脉冲, 表现出BIT位R9的亮暗，并保证在下一场开始时暗一个最低BIT场宽度，完成一场循环。一场循环内每个像素所有BIT位亮的时间相加为总的亮度，反映出像素的灰度级。

分析驱动芯片的第N位的驱动输出QN的波形，我们看到QN是一组脉冲，只要像素的亮度数值R[9..0]不是连续的“1”，其亮度脉冲就是分离的。如：某一BIT位为“1”，产生高脉冲，LED像素就亮一段时间; 下一BIT位为“0”，低一段时间，LED像素就暗一段时间; 再一BIT位BIT位为“1”，输出为”1”, 产生高脉冲，LED像素就亮一段时间；等等。

由此看出，现有技术中每个LED像素根据不同像素数据，按BIT位的组合，所有BIT位LED像素亮的时间相加反映总的亮度；像素数据不同，总的亮度也不同，反映像素的灰度级不同。因为权值不同，最高BIT位R9的宽度是最低BIT位R0的宽度的512倍，脉冲宽度的差异非常大；一组亮度脉冲中有的BIT位脉冲间隔远，有的BIT位脉冲间隔近，不同像素数据的间隔各不相同。所以，现有技术中，LED像素反映灰度级的方法就是靠一组脉冲实现的，这一组脉冲的每个脉冲宽度都不相同、脉冲的间隔也多种多样。

从光学的角度看，一组亮度脉冲中脉冲的宽度总和相同，不论脉冲是如何分布的，亮度都相同；像素数据小的，宽度总和小，像素数据大的，宽度总和大，灰度级就高。但是LED显示屏的图像是供人眼观看的，LED显示屏的灰度级、清晰度等综合质量，最终要由人眼做出鉴定，所以LED显示屏的特性应与人眼的视觉特性相适应。

图像清晰度是指人眼宏观看到的图像的清晰程度，是由系统和设备的客观性能的综合结果造成的人们对最终图像的主观感觉。有实验证明，在LED显示屏上, 人眼的视亮度特征， Broca-Sulzer效应的影响比Talbot-Plateau效应更大。Broca-Sulzer效应就是接受到象快门那样的瞬间闪光后，人眼感受到的亮度是实际亮度的几倍；然而，反复接受瞬间闪光后，人眼会感受到反复时间内的平均亮度，称为“Talbot-Plateau效应”。脉冲宽度总和相同，集中成一个宽的脉冲与分散成几个窄脉冲，人眼的视亮度相应不同；脉冲间隔不同，对视亮度也有影响。像素点通过一组脉冲反映不同的灰度级，相邻灰度级其宽度总和的差值是相同的，但人眼对不同的脉冲宽度、不同的脉冲间隔的视觉特性是不一致的，视亮度出现差异，使得有的相邻灰度级视亮度差异大，有的小，不能正确地反映源图像的亮度层次特征，图像清晰度下降。

发明内容

本发明的目的是提供一种提高带灰度LED显示屏清晰度的时序发生电路，能够在不增加系统成本的情况下，提高LED显示屏的清晰度。

本发明采用下述技术方案：一种提高带灰度LED显示屏清晰度的时序发生电路，包括有子场脉冲信号处理电路、采样脉冲信号分频电路及亮度设置电路，所述的时序发生电路还包括有脉冲集束处理电路，输入数据中的高六位数据输入到脉冲集束处理电路，脉冲集束处理电路的信号输出端输入到二选一选通器；

所述的子场脉冲信号处理电路包括有整形电路、计数器电路，其中子场脉冲信号通过整形电路输出锁存脉冲信号；所述的子场脉冲信号还作为计数脉冲输入到计数器，场脉冲输入信号作为复位端输入到计数器，计数器的低三位输出信号输入到脉冲集束处理电路的选通端和多选一选通器的选通端，所述的计数器的高四位输出信号输入到译码器，计数器的最高位输出信号作为允许端与译码器连接，译码器的八位输出信号作为允许端输入到脉冲集束处理电路，所述的计数器的最高位输出信号还通过反相器后作为允许端输入到多选一选通器，作为选通端输入到二选一选通器；输入数据中的低位数据输出到多选一选通器，多选一选通器的输出端输入到二选一选通器，二选一选通器的输出端输出串行数据信号；所述的采样脉冲信号分频电路包括分频器，采样脉冲信号输入到分频器，所述的子场脉冲信号输入到分频器的复位端，分频器的输出端输出串行脉冲信号。

所述的脉冲集束处理电路为6BIT数据集束模块，所述的6BIT数据集束模块包括八个数据编码功能模块与8与门，每个数据编码功能模块的输入信号有相同的高六位数据、选通信号，还有各自不同的允许信号和预置电平信号，8与门的信号输出端即为脉冲集束处理电路的信号输出端。

所述的数据编码功能模块包括3-8无权重编码器、比较器、三态门、多选一选通器，所述的3-8无权重编码器的信号输入端与高六位数据中的低三位数据连接，3-8无权重编码器的信号输出端输入到第一三态门；高六位数据中的高3位数据和预置电平输入到比较器中，比较器的小于、等于、大于信号输出端分别输出到第一三态门、第二三态门、第三三态门的允许信号端，第二三态门输入设置有高电平信号端，第三三态门输入设置有低电平信号端，第一三态门、第二三态门、第三三态门的信号输出端均输入到多选一选通器中，多选一选通器还输入有选通信号端和允许信号端；多选一选通器的输出端即为数据编码功能模块的信号输出端。

本发明提出了一种通过脉冲等宽、集束化处理提高带灰度LED显示屏清晰度的分区控制器中控制驱动芯片工作的时序发生电路，改变了控制系统的分区控制器中控制驱动芯片工作的时序发生电路，对发光单元内驱动芯片的驱动LED像素的一组脉冲，能够实现在图像高6位数据上等宽化、集束化处理，表现为一簇集中在一起的等宽的脉冲，脉冲间隔相同，达到视亮度与灰度级成线性关系的目的；低BIT位数据兼顾降低系统传输频率的需要不做处理。从而达到提高LED显示屏的清晰度的目的。

     由于本发明只改变了控制系统的分区控制器中控制驱动芯片工作的时序发生电路，在不改变显示单元的驱动方式，不改变串行信号传输的特性，不增加系统成本的情况下，提高LED显示屏的清晰度，有较大的实际使用意义和推广价值。

附图说明

图1为现有技术中时序发生电路框图；

图2为现有技术中时序发生电路的电路原理图；

图3为现有技术中时序发生电路的输出波形示意图；

图4为本发明时序发生电路框图；

图5为本发明时序发生电路原理图；

图6为本发明中6BIT数据集束模块的电路框图；

图7为本发明中6BIT数据集束模块的电路原理图；

图8为本发明中数据编码功能模块的电路框图；

图9为本发明中数据编码功能模块的电路原理图；

图10为本发明时序发生电路的输出波形示意图。

具体实施方式

本发明提出一种提高带灰度LED显示屏清晰度的分区控制器中控制驱动芯片工作时序发生电路，本实施例中以10BIT（1024级灰度）、静态锁存方式的全彩色LED显示屏为例进行说明，10BIT分为高六位数据和低六位数据。如图4、图5所示，包括有子场脉冲信号处理电路、采样脉冲信号分频电路、亮度设置电路、脉冲集束处理电路以及二选一选通电路，输入数据中的高六位数据输入到脉冲集束处理电路（6BIT数据集束模块），低四位数据输入到多选一选通电路；6BIT数据集束模块和多选一选通电路的信号输出端输入到二选一选通器。

本发明改变了控制系统的分区控制器中控制驱动芯片工作的时序发生电路，能够实现对发光单元的驱动芯片的驱动LED像素的一组脉冲在图像的高6位数据上等宽化、集束化处理。脉冲等宽化是指一组脉冲中使用宽度同等的脉冲，通过不同的脉冲个数反映不同的图像灰度级信号，灰度级高的，脉冲个数多，灰度级低的，脉冲个数少。集束化处理化是指将一组脉冲中所有亮的脉冲集中在一起，低电平的时间段集中在一起，实现脉冲的间隔相同。按照这样的思路，所有的LED像素灰度级表现为一簇集中在一起的等宽的脉冲组，脉冲间隔相同，数据信号增加一个灰度级，脉冲组就增加一个脉冲，任何2个灰度级的都遵循这样的原则，在不同灰度级的变化时，脉冲宽度不会变化、间隔不会变化，实现任何2个灰度级间视亮度差相同，例如：从100级亮度到101级亮度的视亮度差与从200级亮度到201级亮度的视亮度差相同，达到视亮度与灰度级线性的关系。这样就解决了现有带灰度的的LED显示屏的控制系统中，LED像素靠一组脉冲来反映灰度级，而这一组脉冲的每个脉冲宽度都不相同、脉冲的间隔也多种多样，不能真实地反映源图像的亮度层次特征，图像清晰度下降的缺点。

所述的子场脉冲信号处理电路包括有整形电路、计数器电路，其中子场脉冲信号BITV通过整形电路输出锁存脉冲信号STB；所述的子场脉冲信号BITV还作为计数脉冲输入到计数器，场脉冲输入信号VS作为复位端输入到计数器，形成8位正计数的同步计数器，计数器的低三位输出信号输入到6BIT数据集束模块的选通端和多选一选通器的选通端，所述的计数器的高四位输出信号作输入到译码器，计数器的最高位输出信号作为允许端与译码器连接，译码器的八位输出信号作为允许端输入到6BIT数据集束模块，所述的计数器的最高位输出信号还通过反相器后作为允许端输入到多选一选通器，作为选通端输入到二选一选通器。

所述的采样脉冲信号分频电路包括分频器，采样脉冲信号CP输入到分频器，所述的子场脉冲信号输入到分频器的复位端，分频器的输出端输出串行脉冲信号，脉冲等宽是通过采样脉冲信号分频电路用一种频率来实现的。

高六位数据图像数据R[9..4]、低四位图像数据R[3..0]组成R[9..0] ，表示10BIT红色图像数据输入信号，R9为最高位，R0为最低位；绿色图像数据和蓝色图像数据的处理方式相同，下面的叙述也以红色图像数据为例，绿色图像数据和蓝色图像数据不再重复。在子场脉冲信号处理电路产生的选通信号、允许信号的控制下，图像数据信号的高六位数据R[9..4]输入到6BIT数据集束模块，即图5中功能模块6BIT-CL；图像数据信号的低4位数据R[3..0]输入多选一选通电路；6BIT数据集束模块和多选一选通电路的输出再作为二路输入连接到二选一选通器，二选一选通器产生的输出串行的数据脉冲RD供驱动芯片使用。

所述的采样脉冲信号分频电路中，采样脉冲信号CP作为时钟脉冲输入到分频器；所述的子场脉冲信号BITV作为复位端输入到分频器，实现与BITV的同步；分频器的输出端产生串行脉冲信号CLK，串行脉冲信号CLK只有一种分频值，频率恒定不变。在电路中，在一个BIT子场内串行脉冲信号CLK的脉冲个数由显示单元的区域大小决定，要保证在一个BIT子场内将显示单元的所有像素的一位数据传输完成，这样决定BIT子场信号BITV也是一组间隔相同的脉冲信号。这样，输入给发光单元的驱动芯片的串行脉冲信号CLK频率相同，锁存脉冲信号STB也等宽，驱动芯片的驱动输出脉冲宽度相同，实现了图像信号等宽化处理的功能。

如图6、图7所示，6BIT数据集束模块包括八个3BIT数据编码功能模块（M1-M8）和8与门，每个3BIT数据编码功能模块的输入信号有相同的高六位数据、选通信号，还有各自不同的允许信号和预置电平信号，每个数据编码功能模块的输出端输入到8与门，8与门的信号输出端即为6BIT数据集束模块的信号输出端。如图8、图9所示，所述的数据编码功能模块包括3-8无权重编码器、比较器、三态门、多选一选通器，所述的3-8无权重编码器的信号输入端与高六位数据中的低三位数据连接，3-8无权重编码器的信号输出端输入到第一三态门；高六位数据中的高3位数据和预置电平输入到比较器中，比较器的小于、等于、大于信号输出端分别输出到第一三态门、第二三态门、第三三态门的允许信号端，第二三态门的输入设置为高电平，第三三态门的输入设置为低电平，第一三态门、第二三态门、第三三态门的信号输出端相连后输入到多选一选通器中，多选一选通器还输入有选通信号和允许信号；多选一选通器由输入的三位选通信号和一位允许信号控制，多选一选通器的输出端即为3BIT数据编码功能模块的信号输出端。

3BIT数据编码功能模块内部的功能由如真值表一所示。表中，D2、D1、D0为6位数据的低三位数据；G-0、G、G-1为比较器的小于、等于、大于三个输出端；Q7-Q0为三个三态门的信号输出端直接相连后的输出值。

真值表一

由真值表一看到，当D[2..0]=011B=03H，高六位数据中的高3位数据和预置电平输入相等时，Q[7..0]=1110000B，说明此时二进制的输入数值为03H,输出的8位数据有3位为高电平，并把高电平全部集中在一起。此功能模块实现了3BIT有权重的数据转换成8位无权重且高电平集中的数据，又在数据输出信号后加入了多选一选通器变成串行输出，并在比较器和三态门等电路辅助下，为数据扩展提供了准备。

而6BIT数据集束模块是将6BIT有权重的数据转换成64位无权重且高电平集中的数据，也加入了64位选通电路，将数据按位选通。在一场循环中，允许信号先使数据编码功能模块M1工作，高六位数据中的高3位数据与预置电平信号比较，数据编码功能模块M1的预置电平信号为“111”，若高六位数据中的高3位数据小于“111”，数据编码功能模块M1串行输出8位“0”，未被允许信号允许工作的功能模块均输出“1”，八与门允许模块M1的串行输出信号作为6BIT数据集束模块的信号输出端信号输出，后面分析情况相同；然后，允许信号使数据编码功能模块M2工作，数据编码功能模块M2的预置电平信号为“110”，若高六位数据中的高3位数据小于“110”，数据编码功能模块M2串行输出8位“0”； 再者，允许信号使数据编码功能模块M3工作，数据编码功能模块M3的预置电平信号为“101”，若高六位数据中的高3位数据等于“101”， 数据编码功能模块M3将高六位数据中的低3位数据转换成8位无权重且高电平集中的数据并串行输出，输出时低位在前高位在后，使得转换后数据的“0”与模块M2输出的“0”相连；再者，允许信号使数据编码功能模块M4工作，数据编码功能模块M4的预置电平信号为“100”， 高六位数据中的高3位数据大于“100”， 数据编码功能模块M4串行输出8位“1”，因为模块M3输出的“1”在后面，与模块M4串行输出的“1”相连；后面的功能模块均串行输出8位“1”。这样，6BIT数据集束模块将6位有权重的图像数据转换成串行输出的64位无权重信号序列，形成所有“0”在前面、所有“1”在后面、“1”的个数等于6位二进制数值的数据序列，实现了图像数据集束化的功能。

如图4、图5、图10所示，图像数据输出信号RD提供驱动电路的串行数据，像素数据R[9..0]的高6BIT位R[9..4]经过6BIT数据集束模块（功能模块：6BIT-CL）产生64组数据，代表高6BIT位的亮度; 低4BIT位R[3..0] 按现有控制系统电路不变，不做处理直接选通。这样处理是因为驱动芯片串行传输的频率最高不能超过30MHz，而分控制器要控制的显示单元像素点数目不能太小，否则没有实际使用意义。本实施例中，串行脉冲信号CLK仍然使用与现有技术中最低频率CP4相同的频率传输，低4BIT位数据的灰度级的差异通过预先设定OE的宽窄来体现，CLK频率为：fclk=120Hz*（64+1+4）*2048=16.9MHz, 频率低于驱动芯片的最高传输频率极限，式中：120Hz为刷新频率，“64+1+4”为一场中数据加载的次数，“2048”为假设的一组驱动输出控制的发光单元的区域大小，发光单元的区域变化，CLK频率也随之变化，发光单元的区域跟LED显示屏的扫描方式、驱动芯片、工作环境等因素都有关系。

所以本专利考虑到实际应用的需要，允许做一些指标降低的处理，图像数据高六位做脉冲等宽化、集束化处理，表现为一簇集中在一起的等宽的脉冲，脉冲间隔相同，达到视亮度与灰度级成线性关系的目的；低BIT位数据兼顾降低系统传输频率的需要不做处理，即使这样，低BIT位数据在脉宽、脉冲间隔上的差异比现有技术也有一定改进，仍可以达到较好的图像处理效果和较强的实际应用意义，较好解决了现有带灰度的的LED显示屏的控制系统中，LED像素靠一组脉冲来反映灰度级，而这一组脉冲的每个脉冲宽度都不相同、脉冲的间隔也多种多样，不能真实地反映源图像的亮度层次特征，图像清晰度下降的缺点。

在具体的项目中，对于不是10BIT量化，1024级灰度的图像信号，仍按高六位数据做脉冲等宽化、集束化处理，剩余低BIT位按现有技术处理，电路也做相应调整，但原理相同，均在本专利要求的范围内。因为本发明专利的时序发生电路一般在现场可编程逻辑门阵列FPGA内实现，FPGA内部模块的选择会不同，本发明专利中电路框图和电路原理图是为了说明处理方式，逻辑电路的处理方式可能有些差异，但基本组成形式相同。

Claims (3)

1.一种提高带灰度LED显示屏清晰度的时序发生电路，包括有子场脉冲信号处理电路、采样脉冲信号分频电路及亮度设置电路，其特征在于：所述的时序发生电路还包括有脉冲集束处理电路，输入数据中的高六位数据输入到脉冲集束处理电路，脉冲集束处理电路的信号输出端输入到二选一选通器；

所述的子场脉冲信号处理电路包括有整形电路、计数器电路，其中子场脉冲信号通过整形电路输出锁存脉冲信号；所述的子场脉冲信号还作为计数脉冲输入到计数器，场脉冲输入信号作为复位端输入到计数器，计数器的低三位输出信号输入到脉冲集束处理电路的选通端和多选一选通器的选通端，所述的计数器的高四位输出信号输入到译码器，计数器的最高位输出信号作为允许端与译码器连接，译码器的八位输出信号作为允许端输入到脉冲集束处理电路，所述的计数器的最高位输出信号还通过反相器后作为允许端输入到多选一选通器，作为选通端输入到二选一选通器；输入数据中的剩余数据输出到多选一选通器，多选一选通器的输出端输入到二选一选通器，二选一选通器的输出端输出串行数据信号；所述的采样脉冲信号分频电路包括分频器，采样脉冲信号输入到分频器，所述的子场脉冲信号输入到分频器的复位端，分频器的输出端输出串行脉冲信号。

2.根据权利要求1所述的提高带灰度LED显示屏清晰度的时序发生电路，其特征在于：所述的脉冲集束处理电路为6BIT数据集束模块，所述的6BIT数据集束模块包括八个数据编码功能模块与8与门，每个数据编码功能模块的输入信号有相同的高六位数据、选通信号，还有各自不同的允许信号和预置电平信号，8与门的信号输出端即为脉冲集束处理电路的信号输出端。

3.根据权利要求2所述的提高带灰度LED显示屏清晰度的时序发生电路，其特征在于：所述的数据编码功能模块包括3-8无权重编码器、比较器、三态门、多选一选通器，所述的3-8无权重编码器的信号输入端与高六位数据中的低三位数据连接，3-8无权重编码器的信号输出端输入到第一三态门；高六位数据中的高三位数据和预置电平输入到比较器中，比较器的小于、等于、大于信号输出端分别输出到第一三态门、第二三态门、第三三态门的允许信号端，第二三态门输入设置有高电平信号端，第三三态门输入设置有低电平信号端，第一三态门、第二三态门、第三三态门的信号输出端均输入到多选一选通器中，多选一选通器还输入有选通信号端和允许信号端；多选一选通器的输出端即为数据编码功能模块的信号输出端。