CN103429004B - 一种分立式无源器件的埋入方法和系统 - Google Patents
一种分立式无源器件的埋入方法和系统 Download PDFInfo
- Publication number
- CN103429004B CN103429004B CN201210165665.9A CN201210165665A CN103429004B CN 103429004 B CN103429004 B CN 103429004B CN 201210165665 A CN201210165665 A CN 201210165665A CN 103429004 B CN103429004 B CN 103429004B
- Authority
- CN
- China
- Prior art keywords
- passive device
- discrete passive
- imbed
- nominal value
- imbedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明公开了一种分立式无源器件的埋入方法及系统,方法包括:根据分立式无源器件的标称值和精度以及测试设备的测试精度,判断是否能够埋入N颗分立式无源器件中标称值较大的n颗;若判断为能够埋入,则将所述n颗分立式无源器件一起埋入电路板中;若判断为不能埋入,则令n=n-1,继续执行所述的判断是否能够埋入N颗分立式无源器件中标称值较大的n颗的步骤。本发明技术方案可以优先埋入标称值最大的分立式无源器件,并保证所埋入的分立式无源器件的个数最小,从而,可以避免埋入过多的分立式无源器件而导致浪费,并且测试时容易判断分立式无源器件的个数,进而可以降低测试难度,提高测试准确性。
Description
技术领域
本发明涉及电路板制造技术领域,具体涉及一种分立式无源器件的埋入方法和系统。
背景技术
电子元器件可以概括为三大类,即分立式(Discrete)器件,集成电路(integratedcircuit,IC)与连接器IO,其中,分立式器件包括电容、电阻、电感、二极管等。无源器件是指在不需要外加电源的条件下,就可以显示其特性的电子元件,例如电阻类、电感类和电容类器件,它们的共同特点是在电路中无需加电源即可在有信号时工作。
为适应电子产品小型化及可靠性的发展趋势,向电路板内埋入分立式无源器件已成为一个技术亮点。但是,现有技术中,对分立式无源器件的埋入缺少技术指导,往往因盲目埋入而导致分立式无源器件的测试难度增加以及测试准确性降低。
发明内容
本发明实施例提供一种分立式无源器件的埋入方法和系统,以解决现有技术中因盲目埋入而导致分立式无源器件的测试难度增加以及测试准确性降低的技术问题。
一种分立式无源器件的埋入方法,包括:
根据分立式无源器件的标称值和精度以及测试设备的测试精度,判断是否能够埋入N颗分立式无源器件中标称值较大的n颗;
若判断为能够埋入,则将所述n颗分立式无源器件一起埋入电路板中;
若判断为不能埋入,则令n=n-1,继续执行所述的判断是否能够埋入N颗分立式无源器件中标称值较大的n颗的步骤。
一种分立式无源器件的埋入系统,包括:
获取装置,用于获取分立式无源器件的标称值和精度以及测试设备的测试精度;
校验装置,用于根据获取装置获取到的分立式无源器件的标称值和精度以及测试设备的测试精度,判断是否能够埋入N颗分立式无源器件中标称值较大的n颗;
执行装置,用于校验装置确定能够埋入时,将所述n颗分立式无源器件一起埋入电路板中。
本发明实施例方法,根据分立式无源器件的标称值和精度以及测试设备的测试精度,判断是否能够埋入N颗分立式无源器件中标称值较大的n颗,判断为不能埋入时,令n=n-1,继续执行所述的判断是否能够埋入N颗分立式无源器件中标称值较大的n颗的步骤,判断为是时,埋入分立式无源器件;采用该方案,可以实现按照分立式无源器件标称值的大小顺序,优先埋入标称值最大的分立式无源器件,并保证所埋入的分立式无源器件的个数最小,从而,可以避免埋入过多的分立式无源器件而导致浪费,并且测试时容易判断分立式无源器件的个数,进而可以降低测试难度,提高测试准确性。
附图说明
图1是本发明实施例提供的分立式无源器件的埋入方法的流程图;
图2是本发明实施例提供的分立式无源器件的埋入系统的示意图。
具体实施方式
实施例一、
请参考图1,本发明实施例提供一种分立式无源器件的埋入方法,包括:
101、根据分立式无源器件的标称值和精度以及测试设备的测试精度,判断是否能够埋入N颗分立式无源器件中标称值较大的n颗;
102、若判断为能够埋入,则将所述n颗分立式无源器件一起埋入电路板中;
103、若判断为不能埋入,则令n=n-1;然后,继续执行所述的判断是否能够埋入N颗分立式无源器件中标称值较大的n颗的步骤101。
其中,n的初始值为N。
将待埋入的N个分立式无源器件按照标称值的大小顺序排列,令编号为i,则i可以是1、2、3…..N,其中,编号越小的分立式无源器件,其标称值越大,用Qi表示第i个分立式无源器件的标称值,则有Qi>Q(i+1)。本发明实施例提供的上述技术方案具体可以分解为:
首先,判断是否能够埋入全部的N颗分立式无源器件。
判断方法是:比较与的大小,其中,Qi是第i颗分立式无源器件的标称值,xi%是第i颗分立式无源器件的精度,m%是测试设备的测试精度;则,表示了这N颗分立式无源器件在理论上的最小值,表示了除去第N颗以外的其它N-1颗分立式无源器件在理论上的最大值。
如果 说明需要全部的N颗分立式无源器件才可以满足需要,判断为能够埋入全部的N颗分立式无源器件。
如果 说明除了标称值最小的第N颗分离式无源器件以外,其它的N-1颗分立式无源器件就可以满足需要,判断为不能够埋入全部的N颗分立式无源器件。
其次,在判断为不能够埋入全部的N颗分立式无源器件时,需要进一步判断是否埋入其它的N-1颗分立式无源器件。
判断方法是:比较与的大小,根据比较结果判断是否能够埋入其它的N-1颗分立式无源器件,前者大于后者时,判断为能够埋入,否则判断为不能够埋入。
然后,依次类推,在不需要埋入所述的N-1颗分立式无源器件时,进一步判断是否能够埋入除了第N-1颗以外的其它N-2颗分立式无源器件;在不需要埋入所述的N-2颗分立式无源器件时,进一步判断是否能够埋入除了第N-2颗以外的其它N-3颗分立式无源器件;等。
假设n是介于1和N之间的一个整数,当判断是否能够埋入序号处于前列的n颗分立式无源器件时,判断方法为:
比较与的大小,其中,Qi是第i颗分立式无源器件的标称值,xi%是第i颗分立式无源器件的精度,m%是测试设备的测试精度;则,表示了这n颗分立式无源器件在理论上的最小值,表示了除了第n颗以外的其它n-1颗分立式无源器件在理论上的最大值。
如果 则判断为能够埋入该所述的n颗分立式无源器件;否则,判断为不能够埋入n颗分立式无源器件。
在判断为不能够埋入n颗分立式无源器件时,令n=n-1,继续执行所述的判断是否能够埋入所述的n颗分立式无源器件的步骤。
上述方法中,编号i越小的分立式无源器件,其标称值越大;并且,判断是否能够埋入的过程中,是按照编号从大到小的顺序从后往前递进判断,不断的将标称值最小的分立式无源器件去除,于是,总是能够保证优先埋入标称值最大的分立式无源器件,并保证所埋入的分立式无源器件的个数最小;从而,可以避免埋入过多的分立式无源器件而导致浪费,并且测试时容易判断分立式无源器件的个数,进而可以降低测试难度,提高测试准确性。本实施例方法,可用于确定埋入分立无源器件的顺序及埋入个数,对多个分立无源器件埋入提供了技术指导,防止因盲目埋入器件,造成PCB板制造成本提高及可靠性的降低。
实施例二、
本发明实施例中,所述的分立式无源器件具体为电容。所述的步骤101-103具体可以为:
101’,根据分立式无源器件的标称值和精度以及测试设备的测试精度,判断是否能够埋入N颗电容中标称值较大的n颗;
判断方法如下:比较与的大小,其中,Ci是第i颗电容的标称值,xi%是第i颗电容的精度,m%是测试设备的测试精度,且有Ci>Ci+1;如果大于则判断为能够埋入所述的n颗电容,否则,判断为不能够埋入所述的n颗电容。
其中,n的初始值为N。
102’,若判断为能够埋入,则将所述的n颗电容并联埋入电路板中。
103’,若判断为不能够埋入,则令n=n-1,继续执行所述的判断是否能够埋入N颗电容中标称值较大的n颗的步骤101’。
举例说明:假设N=3,且C1=100nf,C2=47nf,C3=22nf,精度均为30%,测试精度为5%。则,
第一步,判断是否能够埋入3颗电容:
因[100nf(1-30%)+47nf(1-30%)+22nf(1-30%)](1-5%)=112.385nf小于[100nf(1+30%)+47nf(1+30%)](1+5%)=200.655nf,故不能埋三颗。
第二步,判断是否能够埋入2颗电容:
因[100nf(1-30%)+47nf(1-30%)](1-5%)=97.755nf小于100nf(1+30%)(1+5%)=136.5nf,故不能够将C1和C2一起埋入。
第三部,将电容C1埋入。
本实施例方法,能够保证优先埋入标称值最大的电容,并保证所埋入的电容的个数最小;从而,可以避免埋入过多的电容而导致浪费,并且测试时容易判断电容的个数,进而可以降低测试难度,提高测试准确性。
实施例三、
本发明实施例中,所述的分立式无源器件具体为电阻。所述的步骤101-103具体可以为:
101”,根据分立式无源器件的标称值和精度以及测试设备的测试精度,判断是否能够埋入N颗电阻中标称值较大的n颗;
判断方法如下:比较与的大小,其中,Ri是第i颗电阻的标称值,xi%是第i颗电阻的精度,m%是测试设备的测试精度,且有Ri>Ri+1;如果大于则判断为能够埋入所述的n颗电阻,否则,判断为不能够埋入所述的n颗电阻。
其中,n的初始值为N。
102”,若判断为能够埋入,则将所述的n颗电阻串联埋入电路板中。
103”,若判断为不能够埋入,则令n=n-1,继续执行所述的判断是否能够埋入N颗电阻中标称值较大的n颗的步骤101”。
举例说明:假设n=3,且R1=1000Ω,R2=880Ω,R3=560Ω,精度均为30%,测试精度为5%。则,
第一步,判断是否能够埋入3颗电阻:因[1000Ω(1-30%)+880Ω(1-30%)+560Ω(1-30%)](1-30%)=1622.6Ω小于[1000Ω(1+30%)+880Ω(1+30%)](1+30%)=2566.2Ω,故不能埋三颗。
第二步,判断是否能够埋入2颗电阻:因[1000Ω(1-30%)+880Ω(1-30%)](1-30%)=1250.2Ω小于1000Ω(1+30%)(1+5%)=1365Ω,故不能够将R1和R2一起埋入。
第三部,将电阻R1埋入。
本实施例方法,能够保证优先埋入标称值最大的电阻,并保证所埋入的电阻的个数最小;从而,可以避免埋入过多的电阻而导致浪费,并且测试时容易判断电阻的个数,进而可以降低测试难度,提高测试准确性。
实施例四、
本发明实施例中,所述的分立式无源器件具体为电感。所述的步骤101-103具体可以为:
101”’,根据分立式无源器件的标称值和精度以及测试设备的测试精度,判断是否能够埋入N颗电感中标称值较大的n颗;
判断方法如下:比较与的大小,其中,Li是第i颗电感的标称值,xi%是第i颗电感的精度,m%是测试设备的测试精度,且有Li>Li+1;如果大于则判断为能够埋入所述的n颗电感,否则,判断为不能够埋入所述的n颗电感。
其中,n的初始值为N。
102”’,若判断为能够埋入,则将所述的n颗电感串联埋入电路板中。
103”’,若判断为不能够埋入,则令n=n-1,继续执行所述的判断是否能够埋入N颗电感中标称值较大的n颗的步骤101”’。
举例说明:假设n=3,且L1=1000nH,L2=880nH,L3=560nH,精度均为30%,测试精度为5%。则,
第一步,判断是否能够埋入3颗电感:因[1000nH(1-30%)+880nH(1-30%)+560nH(1-30%)](1-5%)=1622.6nH小于[1000nH(1+30%)+880nH(1+30%)](1+5%)=2566.2nH,故不能埋三颗。
第二步,判断是否能够埋入2颗电感:因[1000nH(1-30%)+880nH(1-30%)](1-5%)=1250.2nH小于1000nH(1+30%)(1+5%)=1365nH,故不能够将L1和L2一起埋入。
第三步,将电感L1埋入。
本实施例方法,能够保证优先埋入标称值最大的电感,并保证所埋入的电感的个数最小;从而,可以避免埋入过多的电感而导致浪费,并且测试时容易判断电感的个数,进而可以降低测试难度,提高测试准确性。
实施例五、
请参考图2,本发明实施例还提供一种分立式无源器件的埋入系统,包括:
获取装置201,用于获取分立式无源器件的标称值和精度以及测试设备的测试精度;
校验装置202,用于根据获取装置获取到的分立式无源器件的标称值和精度以及测试设备的测试精度,判断是否能够埋入N颗分立式无源器件中标称值较大的n颗;
执行装置203,用于校验装置确定能够埋入时,将所述n颗分立式无源器件一起埋入电路板中。
进一步的,所述校验装置可以包括:
比较模块,用于比较与的大小,其中,Qi是第i颗分立式无源器件的标称值,xi%是第i颗分立式无源器件的精度,m%是测试设备的测试精度,且有Qi>Q(i+1);
判断模块,用于如果 则判断为能够埋入所述的n颗分立式无源器件,否则,判断为不能够埋入所述的n颗分立式无源器件。
所述的执行装置具体可以用于:
所述分立式无源器件为电容时,将所述的n颗电容并联埋入电路板中;
所述分立式无源器件为电阻时,将所述的n颗电阻串联埋入电路板中;
所述分立式无源器件为电感时,将所述的n颗电感串联埋入电路板中。
本发明实施例还提供的分立式无源器件的埋入系统,能够保证优先埋入标称值最大的分立式无源器件,并保证所埋入的分立式无源器件的个数最小;从而,可以避免埋入过多的分立式无源器件而导致浪费,并且测试时容易判断分立式无源器件的个数,进而可以降低测试难度,提高测试准确性。本实施例方法,可用于确定埋入分立无源器件的顺序及埋入个数,对多个分立无源器件埋入提供了技术指导,防止因盲目埋入器件,造成PCB板制造成本提高及可靠性的降低。
以上对本发明实施例所提供的分立式无源器件的埋入方法进行了详细介绍,但以上实施例的说明只是用于帮助理解本发明的方法及其核心思想,不应理解为对本发明的限制。本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。
Claims (9)
1.一种分立式无源器件的埋入方法,其特征在于,包括:
根据分立式无源器件的标称值和精度以及测试设备的测试精度,判断是否能够埋入N颗分立式无源器件中标称值较大的n颗;
若判断为能够埋入,则将所述n颗分立式无源器件一起埋入电路板中;
若判断为不能埋入,则令n=n-1,继续执行所述的判断是否能够埋入N颗分立式无源器件中标称值较大的n颗的步骤。
2.根据权利要求1所述的方法,其特征在于,所述的判断是否能够埋入N颗分立式无源器件中标称值较大的n颗包括:
比较 与 的大小,其中,Qi是第i颗分立式无源器件的标称值,xi%是第i颗分立式无源器件的精度,m%是测试设备的测试精度,且有Qi>Q(i+1);
如果 则判断为能够埋入所述的n颗分立式无源器件,否则,判断为不能够埋入所述的n颗分立式无源器件。
3.根据权利要求1所述的方法,其特征在于:
n的初始值为N。
4.根据权利要求1、2或3所述的方法,其特征在于,所述分立式无源器件为电容,所述的将所述n颗分立式无源器件一起埋入电路板中包括:
将所述的n颗电容并联埋入电路板中。
5.根据权利要求1、2或3所述的方法,其特征在于,所述分立式无源器件为电阻,所述的将所述n颗分立式无源器件一起埋入电路板中包括:
将所述的n颗电阻串联埋入电路板中。
6.根据权利要求1、2或3所述的方法,其特征在于,所述分立式无源器件为电感,所述的将所述n颗分立式无源器件一起埋入电路板中包括:
将所述的n颗电感串联埋入电路板中。
7.一种分立式无源器件的埋入系统,其特征在于,包括:
获取装置,用于获取分立式无源器件的标称值和精度以及测试设备的测试精度;
校验装置,用于根据获取装置获取到的分立式无源器件的标称值和精度以及测试设备的测试精度,判断是否能够埋入N颗分立式无源器件中标称值较大的n颗;
执行装置,用于校验装置确定能够埋入时,将所述n颗分立式无源器件一起埋入电路板中。
8.根据权利要求7所述的系统,其特征在于,所述校验装置包括:
比较模块,用于比较 与 的大小,其中,Qi是第i颗分立式无源器件的标称值,xi%是第i颗分立式无源器件的精度,m%是测试设备的测试精度,且有Qi>Q(i+1);
判断模块,用于如果 则判断为能够埋入所述的n颗分立式无源器件,否则,判断为不能够埋入所述的n颗分立式无源器件。
9.根据权利要求8所述的系统,其特征在于,所述的执行装置具体用于:
所述分立式无源器件为电容时,将所述的n颗电容并联埋入电路板中;
所述分立式无源器件为电阻时,将所述的n颗电阻串联埋入电路板中;
所述分立式无源器件为电感时,将所述的n颗电感串联埋入电路板中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210165665.9A CN103429004B (zh) | 2012-05-25 | 2012-05-25 | 一种分立式无源器件的埋入方法和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210165665.9A CN103429004B (zh) | 2012-05-25 | 2012-05-25 | 一种分立式无源器件的埋入方法和系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103429004A CN103429004A (zh) | 2013-12-04 |
CN103429004B true CN103429004B (zh) | 2016-03-30 |
Family
ID=49652939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210165665.9A Expired - Fee Related CN103429004B (zh) | 2012-05-25 | 2012-05-25 | 一种分立式无源器件的埋入方法和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103429004B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106163091A (zh) * | 2016-08-17 | 2016-11-23 | 深圳崇达多层线路板有限公司 | 印刷电路板埋嵌入电容结构 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7958626B1 (en) * | 2007-10-25 | 2011-06-14 | Amkor Technology, Inc. | Embedded passive component network substrate fabrication method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8384199B2 (en) * | 2007-06-25 | 2013-02-26 | Epic Technologies, Inc. | Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system |
US7950144B2 (en) * | 2008-04-30 | 2011-05-31 | Freescale Semiconductor, Inc. | Method for controlling warpage in redistributed chip packaging panels |
KR101018281B1 (ko) * | 2009-10-05 | 2011-03-04 | 주식회사 심텍 | 수동소자 내장형 인쇄회로기판 제조 방법 |
EP2421339A1 (de) * | 2010-08-18 | 2012-02-22 | Dyconex AG | Verfahren zum Einbetten von elektrischen Komponenten |
-
2012
- 2012-05-25 CN CN201210165665.9A patent/CN103429004B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7958626B1 (en) * | 2007-10-25 | 2011-06-14 | Amkor Technology, Inc. | Embedded passive component network substrate fabrication method |
Also Published As
Publication number | Publication date |
---|---|
CN103429004A (zh) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8089264B2 (en) | Voltage measuring circuit | |
US8624440B2 (en) | Power management circuit and electronic device | |
CN102169513A (zh) | 布线设计系统及方法 | |
CN103429004B (zh) | 一种分立式无源器件的埋入方法和系统 | |
CN103298210B (zh) | 过压保护电路以及具有过压保护电路的电子装置 | |
CN204188769U (zh) | 一种pcb拼板测试装置 | |
CN103529285B (zh) | 一种自动化侦测pcie设备功耗的测试设备 | |
CN202093115U (zh) | 用于检测芯片与电路基板连接状态的检测装置 | |
CN105100553A (zh) | 摄像模组及电子设备 | |
DE60332368D1 (de) | Steuerschaltung für ein elektronisches Treibergerät für induktive Lasten, insbesondere für ein Gerät dessem Eingangssignal in einem hohen Logikzustand einen nichtoptimalen Spannungswert besitzt | |
CN202216823U (zh) | 双列直插式封装集成电路振动冲击试验用夹具 | |
CN102445624A (zh) | 一种插拔检测装置 | |
US7263682B2 (en) | System and method for calculating trace lengths of a PCB layout | |
CN106787623B (zh) | 电子系统的降噪方法、电子系统和电压转换电路 | |
ZA202208750B (en) | System and method for manufacturing and assembling packaged electronic modules | |
CN104217042B (zh) | 自动化检查多重上拉电阻的系统与方法 | |
CN203535111U (zh) | 一种自动化侦测pcie设备功耗的测试设备 | |
CN102736038A (zh) | 一种异常电源精确定位报警装置 | |
US20120013414A1 (en) | Crystal oscillator circuit for adjusting resonant frequency of crystal oscillator | |
CN105160082B (zh) | 电子电路的再利用与验证方法 | |
CN215180324U (zh) | Dc/dc电源模块通用测试夹具 | |
CN218550015U (zh) | 一种车载摄像头老化测试电路 | |
CN218242999U (zh) | 一种温湿度控制器上的模拟采集输入信号防护电路及装置 | |
CN201984308U (zh) | 微控制器的io接口电路 | |
CN203747648U (zh) | 一种天文用ccd相机数字控制系统的供电电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160330 Termination date: 20160525 |