CN103426726B - 使用应力源层部分的剥脱方法 - Google Patents

使用应力源层部分的剥脱方法 Download PDF

Info

Publication number
CN103426726B
CN103426726B CN201310195201.7A CN201310195201A CN103426726B CN 103426726 B CN103426726 B CN 103426726B CN 201310195201 A CN201310195201 A CN 201310195201A CN 103426726 B CN103426726 B CN 103426726B
Authority
CN
China
Prior art keywords
base substrate
layer
stressor
upper space
stressor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310195201.7A
Other languages
English (en)
Other versions
CN103426726A (zh
Inventor
S·W·比德尔
K·E·福格尔
P·A·劳罗
李宁
D·K·萨达那
I·阿尔霍默迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
King Abdulaziz City for Science and Technology KACST
International Business Machines Corp
Original Assignee
King Abdulaziz City for Science and Technology KACST
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by King Abdulaziz City for Science and Technology KACST, International Business Machines Corp filed Critical King Abdulaziz City for Science and Technology KACST
Publication of CN103426726A publication Critical patent/CN103426726A/zh
Application granted granted Critical
Publication of CN103426726B publication Critical patent/CN103426726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00Subject matter not provided for in other groups of this subclass
    • B81C99/0075Manufacture of substrate-free structures
    • B81C99/008Manufacture of substrate-free structures separating the processed structure from a mother substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及使用应力源层部分的剥脱方法。提供了一种使用位于基础衬底的最上表面上的一部分但不是全部上的至少一个应力源层部分剥脱基础衬底的局部区域的方法。该方法包括提供具有均匀厚度和跨过整个基础衬底的平面最上表面的基础衬底。在基础衬底的最上表面的至少一部分但不是全部上形成具有形状的至少一个应力源层部分。执行剥脱,其从基础衬底去除材料层部分,并提供剩余的基础衬底部分。材料层部分具有至少一个应力源层部分的形状,而剩余的基础衬底部分具有位于其中的至少一个开口,该开口与至少一个应力源层的形状相关。

Description

使用应力源层部分的剥脱方法
技术领域
本公开涉及半导体制造,更具体地,涉及剥脱方法,即,使用在基础衬底顶上形成的至少一个应力源(stressor)层部分从基础衬底去除材料层部分。
背景技术
可被做成薄膜形式的器件相比其体(bulk)的对应物具有3个明显的优势。首先,由于使用较少的材料,薄膜器件改善了与器件制造相关的材料成本。第二,低器件重量是绝对的优势,其激发了用于大范围薄膜应用的工业级努力。第三,如果尺寸足够小,薄膜形式的器件可展示机械挠性。而且,如果从可被重复利用的衬底去除器件层,可实现额外的制造成本减少。
正在进行这样的努力:(i)用体材料(即半导体)产生薄膜衬底,以及(ii)通过从底部体衬底去除器件层而形成薄膜器件层,在衬底上形成器件层。这样的应用所要求的受控表面层去除已使用已知为剥脱的处理被成功证实;参见Bedell等人的美国专利申请公开号2010/0311250。剥脱包括在衬底上沉积应力源层、将可选的处理(handle)衬底放置应力源层上以及在衬底/应力源层界面之下诱导开裂及其传播。在室温执行的这个处理从基础衬底的整个表面去除薄层。对于薄,是指层厚度典型地小于100微米,更典型地是层厚度小于50微米。
发明内容
本公开提供了一种剥脱方法,即,使用位于基础衬底的最上表面的部分,而不是全部上的至少一个应力源层部分去除基础衬底的局部区域。本公开的方法可被用来生成构图的薄膜,即材料层部分,具有来自基础衬底的选定区域的任意形状,同时剩余的基础衬底现在在其中含有至少一个开口,其形状模拟已从其去除的至少一个材料层部分的任意形状。
在本公开的一个方面,提供了一种提供构图的薄膜的方法。本公开的方法包括提供具有均匀厚度以及跨过整个基础衬底的平面最上表面的基础衬底。随后在基础衬底的最上表面的至少一部分而不是全部上形成具有形状的至少一个应力源层部分。随后执行剥脱,其从基础衬底去除材料层部分并提供剩余的基础衬底部分。材料层部分具有至少一个应力源层部分的形状,而剩余的基础衬底部分具有位于其中的至少一个开口。在剩余基础衬底内的开口与至少一个应力源层部分的形状相关。
在一个实施例中提供了一种方法,其包括提供具有均匀厚度和跨过整个基础衬底的平面最上表面的基础衬底。随后形成具有暴露了基础衬底的最上表面的一部分的至少一个开口的构图的掩模。接下来,在基础衬底的暴露部分上形成具有形状的至少一个应力源层部分。随后执行剥脱,其中材料层部分从基础衬底剥脱,其中材料层部分具有至少一个应力源层部分的形状,且其中剩余的基础衬底部分具有位于其中的至少一个开口,其与至少一个应力源层的形状相关。
在另一个实施例中,提供了一种方法,其包括提供具有均匀厚度和跨过整个基础衬底的平面最上表面的基础衬底。随后在基础衬底的最上表面的一部分上形成应力源层部分,而最上表面的其他部分是裸露的。随后执行剥脱,其中材料层部分从基础衬底剥脱,其中材料层部分具有至少一个应力源层部分的形状,且其中剩余的基础衬底部分具有位于其中的至少一个开口,其与至少一个应力源层的形状相关。
附图说明
图1是示出可被用在本公开的一个实施例中的基础衬底的图示表示(通过横截面图)。
图2是示出在基础衬底的最上表面的顶上形成构图的掩模后图1的结构的图示表示(通过横截面图)。
图3是示出在基础衬底的最上表面的暴露部分上形成可选的含金属的粘合层部分后图2的结构的图示表示(通过横截面图)。
图4是示出在每个可选的含金属的粘合层部分的暴露的最上表面上形成应力源层部分后图3的结构的图示表示(通过横截面图)。
图5是示出在应力源层部分上形成可选的处理衬底后图4的结构的图示表示(通过横截面图)。
图6是示出剥脱后图5的结构的图示表示(通过横截面图)。
图7是示出在基础衬底的最上表面上形成可选的含金属的粘合层的均厚层后图1的结构的图示表示(通过横截面图)。
图8是示出在可选的含金属的粘合层的最上表面上形成应力源层的均厚层后图7的结构的图示表示(通过横截面图)。
图9是示出在至少将应力源层构图为应力源层部分后图8的结构的图示表示(通过横截面图)。
图10是示出在应力源层部分上形成可选的处理衬底后图9的结构的图示表示(通过横截面图)。
图11是示出在剥脱后图10的结构的图示表示(通过横截面图)。
具体实施方式
现在将参考以下讨论和本申请的附图详细描述公开了一种使用构图的应力源层部分从基础衬底剥脱材料层区域的方法的本公开。注意提供本申请的附图仅是为了描述的目的,因此附图不是按比例绘制的。在附图和以下描述中,类似的元件由类似的参考标号表示。为了此后的描述目的,术语“上”、“下”、“右”、“左”、“垂直”、“水平”、“顶部”、“底部”及其衍生物应当与部件、层和/或元件有关,如在本申请的附图中所定向的。
在以下描述中,阐述了大量的特定细节,诸如特定结构、部件、材料、尺寸、处理步骤和工艺,以便提供对本公开的完整理解。但是本领域普通技术人员将理解本公开可用不具有这些特定细节的可行的替代处理选项来实践。在其他例子中,没有详细描述已知结构或处理步骤以便避免使本公开的各种实施例变得模糊。
如上所述,本公开提供了一种使用位于基础衬底的最上表面的一部分但不是全部上的至少一个应力源层部分剥脱基础衬底的局部区域的方法。剥脱是材料去除过程,其中具有精心调节的特性(即,应力水平和应力源层厚度)的应力源层在基础衬底顶上形成,由此可在基础衬底中生成断裂表面,其中发生开裂产生和传播。与现有技术的剥脱处理不同,该剥脱技术典型地从基础衬底的整个表面去除材料层,本公开提供了一种局部剥脱处理,其中局部区域,即基础衬底的材料层部分,被去除。一旦去除基础衬底的局部部分,基础衬底的剩余部分被构图,这样在其中形成开口。
特别地,本公开提供了一种方法,其包括提供具有均匀厚度的基础衬底和跨过整个基础衬底的平面最上表面。随后在基础衬底的最上表面的至少一部分但不是全部上形成具有形状的至少一个应力源层部分。执行剥脱,其从基础衬底去除材料层部分,并提供剩余基础衬底部分。材料层部分具有至少一个应力源层部分的形状,而剩余衬底部分在其中具有至少一个开口,其与至少一个应力源层部分的形状相关。
本公开的方法可被用于大量应用,包括例如可伸展的电子设备,诸如可折叠且可佩戴的电子和光伏装置、用于健康监控和医学领域应用的可伸展设备、用于人机交互的电子皮肤,以及用于灵活且更简单的成像系统的弯曲表面上的焦平面阵列。之前的用于可伸展设备的单晶半导体带使用包括蚀刻的工艺从绝缘体上半导体(SOI)晶片生成。但是,这样的现有方法的材料和处理成本较高,且由此不适于低成本的电子应用。使用现有技术处理形成的薄膜的厚度也受到限制,并阻止了现有技术被用于特定的应用,诸如例如光伏单元制造。
本公开的方法也可降低典型地使用用于构图基础衬底的现有技术方法是观察的削片(chipping)。而且,本公开的方法可在特定应用中选择性地去除基础衬底的部分,诸如制造微机电系统(MEMs)或生成测试样本(诸如在基础衬底的选定区域中的透射电子显微镜(TEM))。
首先参考图1,示出了具有最上表面12的基础衬底10,其可被用在本公开的一个实施例中。如图所示,基础衬底10具有跨过基础衬底的整个长度的均匀的厚度,且基础衬底的最上表面12跨过基础衬底的整个长度是平面的。以其他方式表示,在本公开中最初使用的基础衬底10没有被构图。可被用于本公开的一个实施例中的基础衬底10可包括半导体材料、玻璃、陶瓷或任何其他材料,其断裂韧度小于随后将描述的应力源材料的断裂韧度。
断裂韧度是这样的特性,其描述材料包含开裂以抵抗断裂的能力。断裂韧度由KIc表示。下标Ic表示在垂直于开裂的垂直拉伸应力下的开裂开口模式Ⅰ,而c表示其是临界值。模式I断裂韧度典型地是最重要的值,因为剥脱模式断裂通常发生在模式Ⅱ应力(剪切)是零的衬底的位置中,而且模式Ⅲ应力(撕裂(tearing))通常不存在于加载条件。断裂韧度是示出当存在开裂时材料对脆性断裂的抗力的一种量化方式。
当基础衬底10包括半导体材料时,半导体材料可包括但不限于Si、Ge、SiGe、SiGeC、SiC、Ge合金、GaSb、GaP、GaAs、InAs、InP以及所有其他III-V或II-VI族化合物半导体。在一些实施例中,基础衬底10是体半导体材料。在其他实施例中,基础衬底10可包括分层的半导体材料,诸如例如绝缘体上半导体或聚合物衬底上的半导体。示出的可被用作基础衬底10的绝缘体上半导体衬底的例子包括绝缘体上的硅和绝缘体上硅锗。
当基础衬底10包括半导体材料时,半导体材料可被掺杂、未掺杂或含有掺杂区域或未掺杂区域。
在一个实施例中,可被用作基础衬底10的半导体材料可以是单晶的(即,其中整个样本的晶格连续且到样本的边缘不破块的材料,没有晶界)。在另一个实施例中,可被用作基础衬底10的半导体材料可以是多晶的(即,由许多变化尺寸和方向的微晶组成的材料;方向变化可以是随机的(被称为随机材料)或被定向,很可能是由于生长和处理条件)。在一些实施例中,且当半导体材料是多晶材料时,本公开的材料剥脱某些晶粒,同时使得某些晶粒不被剥脱。这样,使用本公开的方法的多晶半导体材料的剥脱可产生非连续的剥脱材料层。在本公开的又一个实施例中,可被用作基础衬底10的半导体材料可以是非晶的(即,缺少晶体的长程有序特性的非晶体材料)。典型地,可被用作基础衬底10的半导体材料是单晶材料。
当基础衬底10包括玻璃时,玻璃可以是基于SiO2的玻璃,其可以未掺杂或掺杂有合适的掺杂剂。可被用作基础衬底10的基于SiO2的玻璃的例子包括未掺杂的硅酸盐玻璃、硼硅酸盐玻璃、磷硅玻璃、氟硅酸盐玻璃、以及硼磷硅酸盐玻璃。
当基础衬底10包括陶瓷时,陶瓷可以是任何无机的非金属固体,诸如例如氧化物,包括但不限于氧化铝、氧化铍、氧化铈和氧化锆的氧化物,非氧化物,包括但不限于碳化物、硼化物、氮化物或硅化物;或包括氧化物和非氧化物的合成物。
在本公开的一些实施例中,包括但不限于晶体管、电容器、二极管、BiCMOS、电阻器等的一个或多个器件可使用本领域技术人员熟知的技术在基础衬底10的上表面12上和/或内处理。包括一个或多个器件的基础衬底的上部可使用本公开的方法被去除。
在本公开的一些实施例中,在进一步处理以从其去除表面氧化物和/或其他污染物前,基础衬底10的最上表面12可被清除。在本公开的一些实施例中,通过向基础衬底10施加溶剂,诸如例如丙酮和异丙醇,基础衬底10被清洁,这能从基础衬底10的上表面12去除污染物和/或表面氧化物。
在本公开的一些实施例中,通过在使用前将基础衬底10的最上表面12浸入到氢氟酸以去除氧化物,基础衬底10的最上表面12可变得疏水。疏水性的或非氧化物表面提供了清洁表面和将被沉积的特定应力源材料之间的改善的粘合。
现在参考图2,示出了根据本公开的一个实施例形成具有暴露基础衬底10的最上表面12的一部分的至少一个开口15的构图的掩模14后图1的结构。在构图的掩模14中形成的至少一个开口15具有将被用来限定随后将形成的至少一个应力源层部分的形状。在一个实施例中,至少一个开口15具有沟槽的形状。在另一个实施例中,至少一个开口15是圈的形状。膜的形状由应用确定。使用本公开的该方法可剥脱任何任意的形状。其他可能形状的例子包括方形、带状、锯齿形、弹簧形等。
可通过在基础衬底10的整个最上表面12上首先形成掩模材料的均厚层而形成构图的掩模14。掩模材料的均厚层可使用本领域技术人员熟知的传统技术来形成。例如,在一个实施例中,掩模材料的均厚层可通过热技术形成,诸如例如氧化和/或氮化。或者,以及在另一个实施例中,掩模材料的均厚层可通过沉积处理形成,包括例如旋涂沉积、化学溶液沉积、化学气相沉积以及等离子体增强化学气相沉积。
可被用来形成构图的掩模14的掩模材料可包括无机掩模材料,诸如无机氧化物、氮化物和/或氮氧化物。或者,可被用于形成构图的掩模14的掩模材料可包括有机掩模材料,诸如例如抗反射涂层和/或光致抗蚀剂。在又一个实施例中,可使用掩模材料的任意组合。例如,可使用诸如氧化硅的无机氧化物和光致抗蚀剂的掩模材料叠层。
掩模材料的均厚层可随后被光刻以及可选地蚀刻构图。当光致抗蚀剂被用作唯一的掩模材料时,蚀刻是可选的。光刻包括将光致抗蚀剂材料暴露到想要的辐射图形,且随后显影光致抗蚀剂材料的曝光或未曝光的部分。当使用无机掩模时,在光刻之前光致抗蚀剂材料典型地被施加到无机掩模材料顶上,且随后使用蚀刻将图形从显影的光致抗蚀剂转换为底层无机掩模材料。蚀刻可包括干蚀刻(即,反应性离子蚀刻、离子束蚀刻、等离子体蚀刻或激光烧蚀)、化学湿蚀刻或其组合。
现在参考图3,示出了在基础衬底10的暴露最上表面12上形成可选的含金属的粘合层部分16L、16R后图1的基础衬底10。可选的含金属的粘合层部分16L、16R在实施例中被利用,其中随后形成的应力源材料与基础衬底10的暴露的最上表面12具有差的粘合性。典型地,当使用由金属构成的应力源材料时,使用含金属的粘合层部分16L、16R。在一些实施例中,可选的镀敷种子层部分(未示出)可直接在基础衬底10的暴露最上表面12顶上形成,而不是在可选的含金属的粘合层部分16L、16R上形成。在其他实施例中,可形成可选的含金属的粘合层部分16L、16R和可选的镀敷种子层部分的多层叠层。可选的含金属的粘合层部分16L、16R和/或可选的镀敷种子层部分每个具有与在掩模材料的均厚层中形成的至少一个开口15的形状相同的形状。如所示,在掩模14上没有形成可选的含金属的粘合部分16L、16R,以及没有可选的镀敷种子层部分。
本公开中使用的可选的含金属的粘合层部分16L、16R包括任何金属粘合材料,诸如但不限于Ti/W、Ti、Cr、Ni或其任意组合。可选的含金属的粘合层部分16L、16R可包括单层或其可包括含有至少两个不同金属粘合材料层的多层结构。
可在基础衬底10的暴露最上表面12上可选地形成的含金属的粘合层部分16L、16R可在室温(15℃-40℃,即288K到313K)或以上形成。在一个实施例中,可选的含金属的粘合层部分16L、16R可在从20℃(293K)到180℃(353K)的温度形成。在另一个实施例中,可选的含金属的粘合层部分16L、16R可在从20℃(293K)到60℃(333K)的温度下形成。
可选地可被使用的含金属的粘合层部分16L、16R可用本领域技术人员熟知的选择性沉积技术形成。例如,可选的含金属的粘合层部分16L、16R可用溅射和镀敷形成。当使用溅射沉积时,溅射沉积处理还可包括沉积前的原位溅射清洁工艺。
当使用时,可选的含金属的粘合层部分16L、16R典型地具有从5nm到200nm的厚度,更典型地是从100nm到150nm的厚度。本公开也可使用用于可选的含金属的粘合层部分16L、16R的、低于和/或高于前述厚度的其他厚度范围。
可选的镀敷种子层部分(未示出)典型地在其中随后要形成的应力源材料是金属且使用镀敷来形成含金属的应力源材料的实施例中使用。可选的镀敷种子层部分被用来选择性地改善预先选择的含金属的应力源材料的随后镀敷。可选的镀敷种子层部分可包括例如Ni的单层或两个或多个金属的层级结构,诸如Al(底部)/Ti/Ni(顶部)。
可选的镀敷种子层部分的厚度可根据可选的镀敷种子层的一种或多种材料以及用于形成该种子层的技术而变化。典型地,可选的镀敷种子层部分具有从2nm到400nm的厚度。可选的镀敷种子层部分可用传统的沉积方法形成,包括例如化学气相沉积(CVD)、等离子体增强化学气相淀积(PECVD)、原子层沉积(ALD)以及物理气相沉积(PVD)技术,其可包括蒸发和/或溅射。
根据本公开,可选的含金属的粘合层部分16L、16R和/或可选的镀敷种子层部分在不导致在基础衬底10内发生自发剥脱的温度下形成。对于“自发”,是指发生自基础衬底的薄材料层的去除,而不需要使用任何手动方式来启动开裂形成和传播以将薄材料层从基础衬底分离。对于“手动”,是指开裂形成和传播对于将薄材料层从基础衬底分离是明确的。
现在参考图4,示出了在不被构图的掩模14保护的基础衬底10的暴露的最上表面12顶上形成应力源层部分18L、18R后图3的结构。在构图的掩模14顶上没有形成应力源层部分18L、18R。在本公开中使用的应力源层部分18L、18R包括在剥脱温度下在基础衬底10上的拉伸应力下的任何材料。这样,应力源层部分18L、18R在此也可被称为应力诱导层部分。根据本公开,每个应力源层部分18L、18R具有临界厚度和应力值,其引起在基础衬底10内发生剥脱模式断裂。说到“剥脱模式断裂”,这是指在基础衬底10中形成开裂,载荷力的组合在低于应力源/衬底界面的深度维持开裂轨迹。对于临界条件,这是指对于给定的应力源材料和基础衬底材料组合,应力源层的厚度值和应力源值被选择,其使得剥脱模式断裂成为可能(可产生大于衬底的KIC的KI值)。
如上所述,应力源层部分18L、18R具有与在掩模材料的均厚层中形成的至少一个开口15的形状相同的形状。选择应力源层部分18L、18R的厚度以提供基础衬底10内希望的断裂深度。例如,如果应力源层部分18L、18R被选为Ni,则断裂在应力源层16之下大概是Ni厚度的2到3倍的深度处发生。随后选择用于应力源层部分18L、18R的应力值以满足用于剥脱模式断裂的临界条件。这可通过翻转由t*=[(2.5x106)(KIC 3/2)]/σ2给出的经验方程来估计,其中t*是临界应力源层厚度(用微米表示),KIC是基础衬底10的断裂韧度(以MPa·m1/2为单位),且σ是的应力源层的应力值(用MPa或兆帕表示)。上述表达式是指导,在实践中剥脱可在直到小于上述表达式预测的值的20%的应力值或厚度值处发生。
当被施加在基础衬底10顶上时处于拉伸应力下的、且由此可被用作应力源层部分18L、18R的材料的说明性例子包括但不限于金属、聚合物,诸如剥脱诱导带层,或其任意组合。应力源层部分18L、18R可包括单个应力源层,或可使用包括至少两个不同应力源材料层的多层应力源结构。
在一个实施例中,应力源层部分18L、18R是金属。在另一个实施例中,应力源层部分18L、18R是剥脱诱导带。在另一个实施例中,例如,应力源层部分18L、18R可包含包括下部和上部的两部分应力源层。两部分应力源层的上部可包括剥脱诱导带层。
当金属被用作应力源层部分18L、18R时,金属可包括例如Ni、Cr、Fe或W。也可使用这些金属的合金。在一个实施例中,应力源层部分18L、18R包括由Ni组成的至少一个层。
当聚合物被用作应力源层部分18L、18R时,聚合物是由重复的结构单元组成的大高分子。这些子单元典型地由共价化学键连接。可被用作应力源层部分18L、18R的聚合物的说明性例子包括但不限于聚酰亚胺、聚酯、聚烯烃、聚丙烯酸酯、聚氨基甲酸酯、聚醋酸乙烯酯和聚氯乙烯。
当剥脱诱导带层被用作应力源层部分18L、18R时,剥脱诱导带层包括任何压敏带,其在形成带的第一温度下是挠性、柔软和无应力的,然而在去除基础衬底10的上部期间使用的第二温度下是强健、易延展以及拉伸的。说到“压敏带”,这是指在施加压力时将粘合的粘合带,而需要溶剂、热或水来激活。在第二温度处带的拉伸应力主要是由于基础衬底10(具有低热膨胀系数)和带(具有高热膨胀系数)之间的热膨胀不匹配。
典型地,本发明使用的可被用作应力源层部分18L、18R的压敏带包括至少粘合层和基础层。用于压敏带的粘合层和基础层的材料包括聚合物材料,诸如例如丙烯酸树脂、聚酯、烯烃和乙烯基,有或没有合适的增塑剂。增塑剂是添加剂,其可增加其被加入的聚合物材料的塑性。
在一个实施例中,在本公开中使用的应力源层部分18L、18R可在是室温(15℃-40℃)的第一温度下形成。在另一个实施例中,当使用带层时,带层可在从15℃到60℃的第一温度下形成。
当应力源层部分18L、18R是金属或聚合物时,应力源层部分18L、18R可使用本领域技术人员熟知的选择性沉积技术而形成,包括例如浸涂、旋涂、刷涂、溅射和镀敷。
当应力源层部分18L、18R是剥脱诱导带层时,带层可用手或用机械方式施加到结构。剥脱诱导带层可使用本领域熟知的技术来形成,或其可从任何公知的粘合带制造商购买。可在本公开中用于应力源层部分18L、18R的剥脱诱导带的一些例子包括例如NittoDenko 3193MS热释放带、Kapton KPT-1和Diversified Biotech的CLEAR-170(丙烯酸粘合剂、乙烯基)。
在一个实施例中,两部分应力源层可在基础衬底10的暴露的最上表面12上形成,其中两部分应力源场的下部在是室温或略高的第一温度(例如从15℃到60℃)下形成,其中两部分应力源层的上部包括处于室温的辅助温度下的剥脱诱导带层。
如果应力源层部分18L、18R具有金属特性,其典型地具有从3μm到50μm的厚度,更典型地是从4μm到7μm的厚度。在本公开中也可使用用于应力源层部分18L、18R的低于和/或高于上述厚度范围的其他厚度。
如果应力源层部分18L、18R具有聚合物特性,其典型地具有从10μm到200μm的厚度,更典型地是从50μm到100μm的厚度。在本公开中也可使用用于应力源层部分18L、18R的低于和/或高于上述厚度范围的其他厚度。
在其中多个开口在构图的掩模14中形成的一个实施例中,每个应力源层部分18L、18R可具有相同成分和相同厚度。在其中多个开口在构图的掩模14中形成的另一个实施例中,每个应力源层部分18L、18R可具有相同成分和不同的厚度。在其中多个开口在构图的掩模14中形成的又一个实施例中,每个应力源层部分18L、18R可具有不同的成分和相同厚度。在其中多个开口在构图的掩模14中形成的又一个实施例中,每个应力源层部分18L、18R可具有不同的成分和不同厚度。在又一个实施例中,一些应力源层部分可具有第一成分并具有第一厚度,而其他的应力源层部分可具有第二成分并具有第二厚度,其中第二成分和第二厚度中的至少一个与第一成分和第一厚度中的至少一个不同。
参考图5,示出了在应力源部分18L、18R顶上形成可选的处理衬底20后图4的结构。在本公开中使用的可选的处理衬底20包括任何挠性材料,其具有最小的曲率半径,典型地是小于30cm。可被用作可选的处理衬底20的挠性材料的说明性例子包括金属箔或聚酰亚胺箔。可选的处理衬底20可被用来提供更好的断裂控制,以及在处理剥脱部分(即,在应力源层部分18A、18B之下并在基础衬底10的断裂表面之上的基础衬底的部分)时的多用性。而且,可选的处理衬底20可被用来在剥脱期间导引开裂传播。本公开的可选的处理衬底20典型地但不是必须地在处于室温的第一温度(15℃-40℃)下形成。
可使用本领域技术人员公知的沉积技术形成可选的处理衬底20,包括例如浸涂、旋涂、刷涂、溅射、化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、物理气相沉积和镀敷。可选的处理衬底20典型地具有从1μm到若干mm的厚度,更典型地是从70μm到120μm的厚度。本公开也可使用用于可选的处理衬底20的、低于和/或高于上述厚度范围的其他厚度。
现在参考图6,示出了通过剥脱从初始基础衬底10去除材料层部分24L、24R后图5的结构;不使用蚀刻从基础衬底10去除材料层部分24L、24R。材料层部分24L、24R在此也可被称为基础衬底10的剥脱的材料层部分。在附图中,参考标号22指示剩余的基础衬底部分。如所示,材料层部分24L、24R具有至少一个应力源层部分18L、18R的形状,而剩余的基础衬底部分22具有位于其中的至少一个开口26,其与至少一个应力源层部分18L、18R的形状相关。
可在室温或低于室温的温度下启始剥脱。在一个实施例中,在室温中(即20℃到40℃)执行剥脱。在另一个实施例中,在低于20℃的温度下执行剥脱。在又一个实施例中,剥脱发生在77K或更低的温度。在再一个实施例中,剥脱发生在低于206K的温度。在又一个实施例中,剥脱在从175K到130K的温度下发生。
当使用低于室温的温度时,可通过利用任何冷却手段将结构冷却到低于室温而实现低于室温的剥脱处理。例如,可通过将结构放置在液氮浴器(bath)、液氦浴器、冰浴器、干冰浴器、超临界流体浴器或任何低温环境液体或气体中。
当在低于室温的温度下执行剥脱时,通过使得剥脱结构缓慢地加热到室温并通过允许剥脱结构维持在室温,来将剥脱结构被返回到室温。或者,可使用任何加热手段将剥脱结构加热到室温。
在剥脱后,可选的处理衬底20、应力源层部分18A、18B,以及如果存在,可选的镀敷种子层部分和可选的含金属的粘合层部分16L、16R可从初始基础衬底10的每个材料层部分24L、24R被去除。使用本领域技术人员熟知的传统技术,可选的处理衬底20、应力源层部分18A、18B、可选的镀敷种子层部分和可选的含金属的粘合层部分16L、16R可从基础衬底的每个材料层部分24L、24R去除。例如,且在一个实施例中,王水(HNO3/HCl)可被用来去除可选的处理衬底20、应力源层部分18R、18L、可选的镀敷种子层部分和可选的含金属的粘合层部分16L、16R。在另一个例子中,UV或热处理被用来去除可选的处理衬底20,接下来是去除应力源层部分18L、18R的化学蚀刻,接着是不同的化学蚀刻以去除可选的镀敷种子层部分和可选的含金属的粘合层部分16L、16R。在一些实施例中,使用本领域技术人员公知的技术,构图的掩模14可从剩余的基础衬底部分22的顶上去除。例如,可使用化学蚀刻、抗蚀剂剥离和/或平坦化来从剩余的基础衬底部分22顶部去除构图的掩模14。
从基础衬底10去除的材料层部分24L、24R的厚度可依赖于应力层部分18L、18R的材料和基础衬底10本身的材料而不同。在一个实施例中,从基础衬底10去除的每个材料层部分24L、24R具有小于100微米的厚度。在另一个实施例中,从基础衬底10剥脱的每个材料层部分24L、24R具有少于50微米的厚度。在一个实施例中,每个材料层部分24L、24R可具有相同的厚度,而在其他实施例中,每个材料层部分24L、24R可具有不同的厚度。在又一个实施例中,一些材料层部分具有第一厚度,而一些材料层部分具有与第一厚度不同的第二厚度。
在一个实施例中,在剩余基础衬底部分22中形成的每个开口26可具有相同的深度,从剩余基础衬底部分22的最上表面到开口26的最下壁测量。在另一个实施例中,形成在剩余基础衬底22中的每个开口26可具有不同的深度,从剩余基础衬底部分22的最上表面到开口2的最下壁测量。在又一个实施例中,一些开口可具有第一深度,且一些开口具有与第一深度不同的第二深度。
现在参考图7-11,其示出了本公开的另一个实施例。本公开的该实施例与图1-6中示出的实施例类似,除了可选的含金属的粘合层、可选的镀敷种子层和应力源层的均厚层被首先形成,且随后均厚层被构图为至少一个叠层,其包括可选的含金属的粘合层部分、可选的镀敷种子层部分和应力源层部分。
首先参考图7,示出了在跨过基础衬底10的最上表面12形成可选的含金属的粘合层16的均厚层后图1的结构。可选的含金属的粘合层16的均厚层具有厚度,且包括用于可选的含金属的粘合层部分16L、16R的材料中的一种。可选的含金属的粘合层16的均厚层可在上述用于可选的含金属的粘合层部分16L、16R的温度范围中形成。可选的含金属的粘合层16的均厚层可通过溅射、化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、物理气相沉积和镀敷形成。当使用溅射淀积时,在沉积前,溅射沉积处理可能还包括原位溅射清洁处理。
结合或替代可选的含金属的粘合层的均厚层,可使用可选的镀敷种子层的均厚层(未示出)。可选的镀敷种子层的均厚层(未示出)可包括上述用于可选的镀敷种子层部分的材料中的一种,且其具有上述可选的镀敷种子层部分范围内的厚度,并使用上述用于可选的镀敷种子层部分的技术中的一种来形成。
参考图8,示出了在基础衬底10整个顶上形成应力源材料的均厚层(此后被称为18)后,图7的结构。应力源层18可在可选的含金属的粘合层16的均厚层、可选的镀敷种子层的均厚层或基础衬底10的最上表面12中的一个的暴露表面上形成。
应力源层18可包括如上所述的用于应力源层部分18L、18R的应力诱导材料中的一种。应力源层18可具有上述用于应力源层部分18L、18R的范围内的厚度,且其可在上述用于应力源层部分18L、18R的温度范围中的一个范围中形成。
当应力源层18包括金属或聚合物时,可使用浸涂、旋涂、刷涂、溅射、化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、物理气相沉积和镀敷来形成应力源层18。当应力源层18是剥脱诱导带层时,可通过手动或机械手段将带层施加到结构。
现在参考图9,示出了将至少应力源层18构图为至少一个应力源层部分18L、18R后图8的结构。在一些实施例中,可选的含金属的粘合层16的均厚层和/或镀敷种子层(未示出)被构图为可选的含金属的粘合层部分16L、16R和/或可选的镀敷种子层部分(未示出)。
可通过在应力源层顶上施加光致抗蚀剂随后通过光刻构图光致抗蚀剂而形成图9示出的结构。在构图光致抗蚀剂后,可使用一个或多个蚀刻处理(干和/或湿蚀刻)来将图形从构图的光致抗蚀剂转移到图9示出的结构。在将图形转移到位于构图的光致抗蚀剂之下的均厚层后,可使用传统的剥离处理例如灰化来去除构图的光致抗蚀剂。
现在参考图10,示出了在应力源层部分18L、18R顶上形成可选的处理衬底20后图9的结构。以上针对在之前描述的实施例中使用的处理衬底20的描述也适用于这里的本公开的实施例,且诸如通过引用结合于此。
现在参考图11,示出了剥脱后图10的结构。可使用在本公开的之前实施例中描述的条件来执行剥脱。在剥脱后,形成材料层部分24L、24R,以及具有至少一个开口26的剩余基础衬底部分22。针对材料层部分24L、24R以及之前实施例中的具有至少一个开口26的剩余基础衬底部分22的细节也适用于此处的实施例,且通过引用结合于此。
尽管针对本公开的优选实施例特别示出并描述了本公开,本领域技术人员将理解前述和其他形式和细节上的变化不脱离本公开的精神和范围。因此理解本公开不限于所描述和示出的具体形式和细节,但落在所附权利要求书的范围内。

Claims (25)

1.一种提供半导体结构的方法,包括:
提供具有均匀厚度和平面最上表面的基础衬底,所述平面最上表面跨过整个所述基础衬底;
在所述基础衬底的所述最上表面的至少一部分但不是全部上形成具有形状的至少一个应力源层部分;
从所述基础衬底剥脱材料层部分,其中所述材料层部分具有所述至少一个应力源层部分的所述形状,且其中剩余的基础衬底部分具有位于其中的至少一个开口,所述至少一个开口与所述至少一个应力源层的所述形状相关,其中所述基础衬底具有比所述至少一个应力源层部分的断裂韧度更低的断裂韧度。
2.根据权利要求1所述的方法,其中所述基础衬底包括半导体材料。
3.根据权利要求1所述的方法,其中所述基础衬底包括玻璃或陶瓷。
4.根据权利要求1所述的方法,其中形成所述应力源层部分包括:
在所述基础衬底的所述最上表面上形成掩模材料的均厚层;
在所述掩模材料的所述均厚层中形成开口,其暴露所述基础衬底的所述最上表面的至少一部分;
选择具有比所述基础衬底更高的断裂韧度的应力源材料;以及
在所述基础衬底的暴露的最上表面上形成所述应力源材料。
5.根据权利要求1所述的方法,其中形成所述应力源层部分包括:
在所述基础衬底的整个所述最上表面顶上提供应力源材料的均厚层;以及
通过光刻和蚀刻构图所述应力源材料的均厚层。
6.根据权利要求1所述的方法,还包括在所述至少一个应力源层部分之下形成含金属的粘合层部分以及镀敷种子层部分中的至少一个。
7.根据权利要求1所述的方法,其中所述应力源层部分包括金属、聚合物或其任意组合。
8.根据权利要求7所述的方法,其中所述应力源层部分至少包括所述聚合物,且所述聚合物是剥脱诱导带层。
9.根据权利要求1所述的方法,其中所述剥脱是在室温或低于室温的温度下执行。
10.根据权利要求1所述的方法,还包括在剥脱前在所述应力源层部分顶上形成处理衬底。
11.一种提供半导体结构的方法,包括:
提供具有均匀厚度和平面最上表面的基础衬底,所述平面最上表面跨过整个所述基础衬底;
形成具有至少一个开口的构图的掩模,所述开口暴露所述基础衬底的所述最上表面的一部分;
在所述基础衬底的暴露部分上形成具有形状的至少一个应力源层部分;以及
从所述基础衬底剥脱材料层部分,其中所述材料层部分具有所述至少一个应力源层部分的形状,且其中剩余的基础衬底部分在其中具有至少一个开口,所述开口与所述至少一个应力源层的所述形状相关,其中所述基础衬底具有比所述至少一个应力源层部分的断裂韧度更低的断裂韧度。
12.根据权利要求11所述的方法,其中所述基础衬底包括半导体材料。
13.根据权利要求12所述的方法,其中所述基础衬底包括玻璃或陶瓷。
14.根据权利要求11所述的方法,还包括形成所述至少一个应力源层部分之前,在所述基础衬底的暴露的所述最上表面上形成含金属的粘合层部分和镀敷种子层部分中的至少一个。
15.根据权利要求11所述的方法,其中所述应力源层部分包括金属、聚合物或其任意组合。
16.根据权利要求15所述的方法,其中所述应力源层部分至少包括所述聚合物,且所述聚合物是剥脱诱导带层。
17.根据权利要求11所述的方法,其中所述剥脱是在室温或低于室温的温度下执行。
18.根据权利要求11所述的方法,还包括在剥脱前在所述应力源层部分顶上形成处理衬底。
19.一种提供半导体结构的方法,包括:
提供具有均匀厚度和跨过整个基础衬底的平面最上表面的基础衬底;
在所述基础衬底的所述最上表面的一部分上形成应力源层部分,而所述最上表面的其他部分是裸露的;以及
从所述基础衬底剥脱材料层部分,其中所述材料层部分具有所述应力源层部分的形状,且其中剩余的基础衬底部分具有位于其中的至少一个开口,所述开口与所述应力源层的所述形状相关,其中所述基础衬底具有比所述应力源层部分的断裂韧度更低的断裂韧度。
20.根据权利要求19所述的方法,其中形成所述应力源层部分包括:
在所述基础衬底的整个所述最上表面上提供应力源材料的均厚层;以及
通过光刻和蚀刻构图所述应力源材料的均厚层。
21.根据权利要求20所述的方法,还包括在形成所述应力源材料的所述均厚层之前,在所述基础衬底的所述最上表面上形成含金属的粘合层的至少一个均厚层和镀敷种子层的均厚层。
22.根据权利要求19所述的方法,其中所述应力源层部分包括金属、聚合物或其任意组合。
23.根据权利要求22所述的方法,其中所述应力源层部分至少包括所述聚合物,且所述聚合物是剥脱诱导带层。
24.根据权利要求19所述的方法,其中所述剥脱是在室温或低于室温的温度下执行。
25.根据权利要求19所述的方法,还包括在剥脱前在所述应力源层部分顶上形成处理衬底。
CN201310195201.7A 2012-05-25 2013-05-23 使用应力源层部分的剥脱方法 Active CN103426726B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/481,062 US8709957B2 (en) 2012-05-25 2012-05-25 Spalling utilizing stressor layer portions
US13/481,062 2012-05-25

Publications (2)

Publication Number Publication Date
CN103426726A CN103426726A (zh) 2013-12-04
CN103426726B true CN103426726B (zh) 2017-03-01

Family

ID=49547200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310195201.7A Active CN103426726B (zh) 2012-05-25 2013-05-23 使用应力源层部分的剥脱方法

Country Status (3)

Country Link
US (1) US8709957B2 (zh)
CN (1) CN103426726B (zh)
DE (1) DE102013209513B4 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9040432B2 (en) * 2013-02-22 2015-05-26 International Business Machines Corporation Method for facilitating crack initiation during controlled substrate spalling
US9245747B2 (en) * 2014-05-01 2016-01-26 International Business Machines Corporation Engineered base substrates for releasing III-V epitaxy through spalling
US9443957B1 (en) 2015-03-12 2016-09-13 International Business Machines Corporation Self-aligned source and drain regions for semiconductor devices
US9679772B2 (en) 2015-10-15 2017-06-13 International Business Machines Corporation Method for handling thin brittle films
US9455180B1 (en) 2015-11-17 2016-09-27 International Business Machines Corporation Controlled spalling of fine features

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543678A (zh) * 2010-12-22 2012-07-04 索泰克公司 用于使基片裂开的工艺

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442137A (en) 1982-03-18 1984-04-10 International Business Machines Corporation Maskless coating of metallurgical features of a dielectric substrate
US20050035351A1 (en) 2003-08-15 2005-02-17 Hung-Jen Chu Device and method for protecting gate terminal and lead
EP1723401A4 (en) 2004-03-05 2010-05-05 Univ California GLASS-MODIFIED LOAD SHAFTS FOR THE SEPARATION OF ULTRA-THIN FILMS AND MANUFACTURING OF NANOELECTRONIC COMPONENTS
EP1863100A1 (en) 2006-05-30 2007-12-05 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for the production of thin substrates
GB0620955D0 (en) 2006-10-20 2006-11-29 Speakman Stuart P Methods and apparatus for the manufacture of microstructures
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US20100310775A1 (en) 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US8802477B2 (en) 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
FR2964193A1 (fr) * 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543678A (zh) * 2010-12-22 2012-07-04 索泰克公司 用于使基片裂开的工艺

Also Published As

Publication number Publication date
CN103426726A (zh) 2013-12-04
DE102013209513A1 (de) 2013-11-28
US20130316542A1 (en) 2013-11-28
DE102013209513B4 (de) 2020-07-09
US8709957B2 (en) 2014-04-29

Similar Documents

Publication Publication Date Title
CN103426726B (zh) 使用应力源层部分的剥脱方法
US9666674B2 (en) Formation of large scale single crystalline graphene
US10365240B2 (en) Flexible and stretchable sensors formed by patterned spalling
US9394178B2 (en) Wafer scale epitaxial graphene transfer
CN102856232B (zh) 用于改进基板可重用性的边缘排除剥离方法
CN102832177B (zh) 用于从基部基底受控地移除半导体器件层的方法
CN104008963B (zh) 一种在受控衬底剥脱期间促进开裂萌生的方法
US8420506B2 (en) Process for cleaving a substrate
CN106133899A (zh) 用于半导体和插入物加工的载体粘结方法和制品
US9918382B2 (en) Patterned metallization handle layer for controlled spalling
Dong et al. Wafer bonding solution to epitaxial graphene–silicon integration
US7695564B1 (en) Thermal management substrate
CN103426969A (zh) 通过剥脱产生和转印表面形态的方法
Fan et al. Thermal characteristics of InP-Al2O3/Si low temperature heterogeneous direct bonding for photonic device integration
US20170011947A1 (en) Method of Forming a Flexible Semiconductor Layer and Devices on a Flexible Carrier
CN103050432A (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
Lupina et al. Graphene synthesis and processing on Ge substrates
US8530337B1 (en) Method of large-area circuit layout recognition
CN109075036A (zh) 用于形成三维单片集成电路的结构的制造方法
JP2003229588A (ja) 薄膜半導体の製造方法及び太陽電池の製造方法
CN105914135A (zh) 半导体器件的形成方法
Roman et al. Current advances in anhydrous hf/organic solvent processing of semiconductor surfaces
US20150243796A1 (en) Back gate single-crystal flexible thin film transistor and method of making
JPS59181637A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant