CN103414852A - 一种多路高清视频采集方法及装置 - Google Patents
一种多路高清视频采集方法及装置 Download PDFInfo
- Publication number
- CN103414852A CN103414852A CN2013103061464A CN201310306146A CN103414852A CN 103414852 A CN103414852 A CN 103414852A CN 2013103061464 A CN2013103061464 A CN 2013103061464A CN 201310306146 A CN201310306146 A CN 201310306146A CN 103414852 A CN103414852 A CN 103414852A
- Authority
- CN
- China
- Prior art keywords
- definition video
- video signal
- road
- way
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Television Systems (AREA)
Abstract
本发明涉及视频采集处理领域,公开了一种多路高清视频采集方法及装置,该采集方法包括:步骤A、将两路高清视频信号分别进行降帧处理形成两路帧率降低一半的高清视频信号,并将两路帧率降低一半的高清视频信号进行复用,合成为一路高清视频信号;步骤B、通过采集芯片的视频采集端口对合成的一路高清视频信号进行采集,采集芯片将采集到的一路高清视频信号进行解复用还原为两路帧率降低一半的高清视频信号。本发明能通过高清视频采集芯片的一个高清视频采集端口采集两路高清视频信号,提高了高清视频采集芯片的利用效率,降低了硬件成本。
Description
技术领域
本发明涉及视频采集处理领域,更具体涉及一种多路高清视频采集方法及装置。
背景技术
德州仪器推出DM8148达芬奇视频处理芯片,该芯片包括两个1080P60高清视频采集端口,能够同时采集两路1080P60高清视频,并且推出DVR平台可通过该两个高清视频采集端口采集16路D1视频(分辨率为720×480,为标清信号)。在对16路D1视频进行采集的方案中,DM8168芯片的每一个高清视频采集口可以分离成两个标清采集口,那么相当于DM8168芯片拥有四个标清采集口;同时每4路D1视频信号通过前级A/D转换芯片TVP5158完成复用,再在DM8168芯片中进行解复用的方式完成,从而每个标清采集口被TVP5158复用了四路标清信号,最后通过DM8168芯片的两个高清视频采集端口实现16路D1视频的采集。
但是在上述方案中,仅能通过两个高清视频采集端口对多路标清视频信号进行采集,不能通过两个高清视频采集端口多两路以上的高清视频信号进行采集,例如对4路高清1080P的视频信号的采集需要两片DM8168芯片,硬件成本过高。
发明内容
本发明提供的一种多路高清视频采集方法及装置,其能通过高清视频采集芯片的一个高清视频采集端口采集两路高清视频信号,提高了高清视频采集芯片的利用效率,降低了硬件成本。
为达到以上目的,本发明提供一种多路高清视频采集方法,该采集方法包括:
步骤A、将两路高清视频信号分别进行降帧处理形成两路帧率降低一半的高清视频信号,并将所述两路帧率降低一半的高清视频信号进行复用,合成为一路高清视频信号;
步骤B、通过采集芯片的视频采集端口对合成的一路高清视频信号进行采集,所述采集芯片将采集到的所述一路高清视频信号进行解复用还原为所述两路帧率降低一半的高清视频信号。
根据本发明的多路高清视频采集方法,步骤A包括:将两路1080P60高清视频信号分别进行降帧处理形成两路帧率降低一半的1080P30高清视频信号,将所述两路帧率降低一半的1080P30高清视频信号进行复用,合成为一路1080P60高清视频信号;
步骤B包括:通过采集芯片的视频采集端口对合成的一路1080P60高清视频信号进行采集,所述采集芯片将采集到的所述一路1080P60高清视频信号进行解复用还原为所述两路帧率降低一半的1080P30高清视频信号。
根据本发明的多路高清视频采集方法,步骤B之后还包括:
将还原后的所述两路帧率降低一半的高清视频信号进行压缩编码。
根据本发明的多路高清视频采集方法,所述步骤A还包括:
将前级输入的所述两路高清视频信号以N帧每秒的速率写入存储器,所述两路高清视频信号包括第一路高清视频信号和第二路高清视频信号;
从所述存储器中以N帧每秒的速率交叉读取所述两路高清视频信号形成为一路高清视频信号,每路高清视频信号每秒读取N/2帧;
通过标记信号来指示该帧图像属于第一路高清视频信号还是第二路高清视频信号;
将形成的一路高清视频信号和所述标记信号输出至下一级。
根据本发明的多路高清视频采集方法,所述步骤A还包括:
从前级N帧每秒的速率交叉读取所述两路高清视频信号形成为一路高清视频信号,每路高清视频信号每秒读取N/2帧,所述两路高清视频信号包括第一路高清视频信号和第二路高清视频信号;
通过标记信号来指示该帧图像属于第一路高清视频信号还是第二路高清视频信号;
将形成的一路高清视频信号和所述标记信号输出至下一级。
根据本发明的多路高清视频采集方法,所述步骤B还包括:
所述采集芯片的视频采集端口获取所述形成为一路高清视频信号和所述标记信号;
根据所述标记信号将所述一路高清视频信号分离为所述第一路高清视频信号和所述第二路高清视频信号。
本发明相应提供一种多路高清视频采集装置,该采集装置包括:
FPGA,用于将两路高清视频信号分别进行降帧处理形成两路帧率降低一半的高清视频信号,并将所述两路帧率降低一半的高清视频信号进行复用,合成为一路高清视频信号;
采集芯片,用于通过视频采集端口对合成的一路高清视频信号进行采集,并将采集到的所述一路高清视频信号进行解复用还原为所述两路帧率降低一半的高清视频信号。
根据本发明的多路高清视频采集装置,所述FPGA还用于:将两路1080P60高清视频信号分别进行降帧处理形成两路帧率降低一半的1080P30高清视频信号,将所述两路帧率降低一半的1080P30高清视频信号进行复用,合成为一路1080P60高清视频信号;
所述采集芯片还用于:通过视频采集端口对合成的一路1080P60高清视频信号进行采集,并将采集到的所述一路1080P60高清视频信号进行解复用还原为所述两路帧率降低一半的1080P30高清视频信号。
根据本发明的多路高清视频采集装置,所述采集装置还包括压缩编码模块,所述压缩编码模块用于将还原后的所述两路帧率降低一半的高清视频信号进行压缩编码。
根据本发明的多路高清视频采集装置,所述FPGA还包括:
存储器,用于暂存写入的高清视频信号;
写数据模块,用于将前级输入的所述两路高清视频信号以N帧每秒的速率写入所述存储器,所述两路高清视频信号包括第一路高清视频信号和第二路高清视频信号;
读数据模块,用于从所述存储器中以N帧每秒的速率交叉读取所述两路高清视频信号形成为一路高清视频信号,每路高清视频信号每秒读取N/2帧;
标记模块,用于为每帧图像设置一标记信号来指示该帧图像属于第一路高清视频信号还是第二路高清视频信号;
输出模块,用于将形成的一路高清视频信号和所述标记信号输出至下一级。
根据本发明的多路高清视频采集装置,所述FPGA还包括:
读数据模块,用于从前级N帧每秒的速率交叉读取所述两路高清视频信号形成为一路高清视频信号,每路高清视频信号每秒读取N/2帧,所述两路高清视频信号包括第一路高清视频信号和第二路高清视频信号;
标记模块,用于为每帧图像设置一标记信号来指示该帧图像属于第一路高清视频信号还是第二路高清视频信号;
输出模块,用于将形成的一路高清视频信号和所述标记信号输出至下一级。
根据本发明的多路高清视频采集装置,所述采集芯片还包括:
视频采集端口,用于获取所述合成的一路高清视频信号和所述标记信号;
信号分离模块,用于根据所述标记信号将所述一路高清视频信号分离为所述第一路高清视频信号和所述第二路高清视频信号。
本发明通过将两路高清视频信号进行降帧,然后将两路降帧后的高清视频信号复用为一路高清视频信号,再将该一路高清视频信号送入高清采集芯片中,高清视频芯片再对该一路高清视频进行解复用还原为两路高清视频信号,从而实现了通过高清视频采集芯片的一个高清视频采集端口采集两路高清视频信号,提高了高清视频采集芯片的利用效率,降低了硬件成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明多路高清视频采集装置的原理结构图;
图2是本发明多路高清视频采集装置一种具体应用实施例的系统结构图;
图3是本发明多路高清视频采集方法的流程图;
图4是本发明多路高清视频采集装置中FPGA进行降帧复用的一种具体实现方法的流程图;
图5是本发明多路高清视频采集装置中FPGA进行降帧复用的另一种具体实现方法的流程图;
图6是本发明多路高清视频采集装置中采集芯片进行解复用的一种具体实现方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明一种多路高清视频采集装置100,包括FPGA(Field-Programmable Gate Array,现场可编程门阵列)10、采集芯片20以及压缩编码器30。
FPGA10,用于将两路高清视频信号分别进行降帧处理形成两路帧率降低一半的高清视频信号,并将两路帧率降低一半的高清视频信号进行复用,合成为一路高清视频信号。具体的降帧复用方式可采用现有技术中的方式,以下列举两种方式。
第一种:FPGA10包括存储器11、写数据模块12、读数据模块13、标记模块14以及输出模块15。存储器11用于暂存写入的高清视频信号;写数据模块12用于将前级输入的两路高清视频信号以N帧每秒的速率写入存储器,两路高清视频信号包括第一路高清视频信号和第二路高清视频信号;读数据模块13用于从存储器11中以N(N大于等于60)帧每秒的速率交叉读取两路高清视频信号形成为一路高清视频信号,每路高清视频信号每秒读取N/2帧;标记模块14用于为每帧图像设置一标记信号来指示该帧图像属于第一路高清视频信号还是第二路高清视频信号;输出模块15用于将形成的一路高清视频信号和标记信号输出至下一级(也即输出至采集芯片20)。该第一种方式是FPGA10将前级输入的两路高清视频信号全部采集后做降帧处理,也就是FPGA10通过写数据模块12将前级的输入信号的图像全部采集到FPGA10的存储器10中去。每秒要向存储器10中写入N帧的数据;读数据模块13交叉读取两路视频输入的图像数据,再以每秒N/2帧的速度输出给采集芯片20的一个视频采集口。其中该存储器11优选为DDR(Double Data Rate,双倍速率同步动态随机存储器)。
第二种:FPGA10仅包括读数据模块13、标记模块14和输出模块15,读数据模块13用于从前级N帧每秒的速率交叉读取两路高清视频信号形成为一路高清视频信号,每路高清视频信号每秒读取N/2帧,两路高清视频信号包括第一路高清视频信号和第二路高清视频信号;标记模块14用于为每帧图像设置一标记信号来指示该帧图像属于第一路高清视频信号还是第二路高清视频信号;输出模块15用于将形成的一路高清视频信号和所述标记信号输出至下一级。该第二种方式为采集的时候就做降帧处理,也即FPGA10先同步第一路视频信号,将其的一帧数据输出给采集芯片20;然后去同步第二路视频信号,将第二路视频信号的一帧输出给采集芯片20,以此反复。
采集芯片20,用于通过视频采集端口对FPGA10合成的一路高清视频信号进行采集,并将采集到的一路高清视频信号进行解复用还原为两路帧率降低一半的高清视频信号。采集芯片20包括视频采集端口21和信号分离模块22,视频采集端口21用于获取由FPGA10合成的一路高清视频信号和标记信号;信号分离模块22用于根据标记信号将合成的一路高清视频信号分离为所述第一路高清视频信号和第二路高清视频信号。
压缩编码器30用于将还原后的两路帧率降低一半的高清视频信号进行压缩编码。具体的,压缩编码器30也可具有两个,用于分别对两路高清视频信号进行压缩编码。
本发明通过将两路高清视频信号进行降帧,然后将两路降帧后的高清视频信号复用为一路高清视频信号,再将该一路高清视频信号送入高清采集芯片中,高清视频芯片再对该一路高清视频进行解复用还原为两路高清视频信号,从而实现了通过高清视频采集芯片的一个高清视频采集端口采集两路高清视频信号,提高了高清视频采集芯片的利用效率,降低了硬件成本。
现有技术中采用的高清视频信号通常为1080P60信号,其分辨率为1920×1080,帧率为60帧每秒。因此在本发明的一个实施例中,FPGA10可将两路1080P60高清视频信号分别进行降帧处理形成两路帧率降低一半的1080P30高清视频信号,将两路帧率降低一半的1080P30高清视频信号进行复用,合成为一路1080P60高清视频信号。同时在降帧处理时为每帧图像加入标记信号用于分别该帧图像属于第一路高清视频信号还是第二路高清视频信号,例如标记信号为0则为第一路视频信号,标记信号为1则为第二路高清视频信号。采集芯片20的一个高清视频采集口,对上面已经复用的两路高清视频信号进行图像采集,并采集到的这一路1080P60高清视频信号进行解复用操作,并根据标记信号使其分离为两路的1080P30的高清视频信号。这样,就可通过一个高清视频采集端口实现两路高清视频信号的采集。由于人眼对高于每秒25帧以上的视频图像已不能做出分辨,若需要采集的信号源为1080P60高清视频信号,该1080P60高清视频信号降帧为1080P30高清视频信号后,帧率依然大于25秒每帧,人眼同样不能分辨,依然能够获得较好的视觉效果。若降帧后的高清视频信号的帧率低于每秒25帧,会使用户感觉到画面闪烁,视觉效果相对较差。因此本发明更加适用于帧率大于或等于60帧每秒的高清视频信号采集。
图2是本发明一种具体应用实施例的系统结构图,多路高清视频采集装置100包括4个DVI-I高清视频采集接口、四个用于A/D转换的ADV7441A芯片、两个EP3C16F484C8芯片以及一个DM8168芯片。4个DVI-I高清视频采集接口采集4路1080P60高清视频信号;1080P60高清视频信号经过ADV7441A芯片进行模数转换后输出至EP3C16F484C8芯片;一个EP3C16F484C8芯片将两路1080P60高清视频信号进行降帧复用形成一路1080P60高清视频信号,然后输出至DM8168芯片;DM8168芯片对接收到的1080P60高清视频信号进行解复用,还原为两路1080P30高清视频信号。DM8168芯片的一个高清视频接口可以采集两路高清视频信号,两个高清视频接口可以采集四路高清视频信号,提高了DM8168芯片的利用效率,降低了硬件成本。
在如图2所示的实施例中,在EP3C16F484C8芯片的降帧复用过程中有两种降帧处理方法:第一种:EP3C16F484C8芯片将两路1080P60高清视频采集到EP3C16F484C8芯片的DDR中去,每秒要向DDR中写入120帧的数据;然后从DDR中交叉读取两路视频输入的图像数据,再以1080P每秒60帧的速度输出给DM8168的一个视频采集口。第二种:EP3C16F484C8芯片先同步第一路视频信号,将其的一帧数据输出给DM8168芯片;然后同步第二路视频信号,将第二路视频信号的一帧输出给DM8168芯片,以此反复。以上两种降帧复用方法都必须使用一个视频控制信号,名字是FILD信号(场信号),在隔行视频信号中,FILD信号标示了该图像是顶场图像,还是底场图像。在本实施例中,使用FILD信号来指示该图像是第一路视频图像,还是第二路视频图像。
DM8168芯片的解复用的具体过程为:DM8168芯片的一个高清视频采集口,在采集图像的同时获得输入图像的FILD标准位(该信号是前级的EP3C16F484C8芯片输出给DM8168芯片)。当FILD信号为0,就将该图像送给第一路压缩编码器进行H264压缩编码;如果FILD信号为1,就将其送给第二路压缩编码器进行H264压缩编码。这样,通过FILD信号就可以解复用出当前图像是哪一路视频的输入图像。
如图3所示,本发明相应提供一种多路高清视频采集方法,其通过如图1所示的系统实现,该方法包括:
步骤S301,将两路高清视频信号分别进行降帧处理形成两路帧率降低一半的高清视频信号,并将两路帧率降低一半的高清视频信号进行复用,合成为一路高清视频信号。本步骤通过FPGA10实现,以对多路信号进行降帧复用。
步骤S302,通过采集芯片的视频采集端口对合成的一路高清视频信号进行采集,采集芯片将采集到的一路高清视频信号进行解复用还原为两路帧率降低一半的高清视频信号。本步骤通过采集芯片20实现,以对采集芯片20采集到的高清视频信号进行解复用。
优选的是,步骤S301包括:将两路1080P60高清视频信号分别进行降帧处理形成两路帧率降低一半的1080P30高清视频信号,将两路帧率降低一半的1080P30高清视频信号进行复用,合成为一路1080P60高清视频信号;步骤S302包括:通过采集芯片的视频采集端口对合成的一路1080P60高清视频信号进行采集,采集芯片将采集到的一路1080P60高清视频信号进行解复用还原为两路帧率降低一半的1080P30高清视频信号。
优选的是,步骤S302之后还包括:将还原后的两路帧率降低一半的高清视频信号进行压缩编码。
图4示意出了一种降帧复用的具体实现方法,该方法通过如图1所示的FPGA10实现,该方法包括:
步骤S401,将前级输入的两路高清视频信号以N帧每秒的速率写入存储器,两路高清视频信号包括第一路高清视频信号和第二路高清视频信号。
步骤S402,从存储器中以N帧每秒的速率交叉读取两路高清视频信号形成为一路高清视频信号,每路高清视频信号每秒读取N/2帧。
步骤S403,通过标记信号来指示该帧图像属于第一路高清视频信号还是第二路高清视频信号。
步骤S404,将形成的一路高清视频信号和标记信号输出至下一级。
图5示意出了另一种降帧复用的具体实现方法,该方法通过如图1所示的FPGA10实现,该方法包括:
步骤S501,从前级N帧每秒的速率交叉读取两路高清视频信号形成一路高清视频信号,每路高清视频信号每秒读取N/2帧,两路高清视频信号包括第一路高清视频信号和第二路高清视频信号。
步骤S502,通过标记信号来指示该帧图像属于第一路高清视频信号还是第二路高清视频信号。
步骤S503,将形成的一路高清视频信号和标记信号输出至下一级。
图6示意出了采集芯片一种解复用的具体实现方法,该方法通过如图1所示的采集芯片20实现,该方法包括:
步骤S601,采集芯片的视频采集端口获取形成为一路高清视频信号和标记信号。
步骤S602,根据标记信号将一路高清视频信号分离为第一路高清视频信号和第二路高清视频信号。
综上所述,本发明通过将两路高清视频信号进行降帧,然后将两路降帧后的高清视频信号复用为一路高清视频信号,再将该一路高清视频信号送入高清采集芯片中,高清视频芯片再对该一路高清视频进行解复用还原为两路高清视频信号,从而实现了通过高清视频采集芯片的一个高清视频采集端口采集两路高清视频信号,提高了高清视频采集芯片的利用效率,降低了硬件成本。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (12)
1.一种多路高清视频采集方法,其特征在于,该采集方法包括:
步骤A、将两路高清视频信号分别进行降帧处理形成两路帧率降低一半的高清视频信号,并将所述两路帧率降低一半的高清视频信号进行复用,合成为一路高清视频信号;
步骤B、通过采集芯片的视频采集端口对合成的一路高清视频信号进行采集,所述采集芯片将采集到的所述一路高清视频信号进行解复用还原为所述两路帧率降低一半的高清视频信号。
2.根据权利要求1所述的多路高清视频采集方法,其特征在于,步骤A包括:将两路1080P60高清视频信号分别进行降帧处理形成两路帧率降低一半的1080P30高清视频信号,将所述两路帧率降低一半的1080P30高清视频信号进行复用,合成为一路1080P60高清视频信号;
步骤B包括:通过采集芯片的视频采集端口对合成的一路1080P60高清视频信号进行采集,所述采集芯片将采集到的所述一路1080P60高清视频信号进行解复用还原为所述两路帧率降低一半的1080P30高清视频信号。
3.根据权利要求1所述的多路高清视频采集方法,其特征在于,步骤B之后还包括:
将还原后的所述两路帧率降低一半的高清视频信号进行压缩编码。
4.根据权利要求1所述的多路高清视频采集方法、其特征在于,所述步骤A还包括:
将前级输入的所述两路高清视频信号以N帧每秒的速率写入存储器,所述两路高清视频信号包括第一路高清视频信号和第二路高清视频信号;
从所述存储器中以N帧每秒的速率交叉读取所述两路高清视频信号形成为一路高清视频信号,每路高清视频信号每秒读取N/2帧;
通过标记信号来指示该帧图像属于第一路高清视频信号还是第二路高清视频信号;
将形成的一路高清视频信号和所述标记信号输出至下一级。
5.根据权利要求1所述的多路高清视频采集方法,其特征在于,所述步骤A还包括:
从前级N帧每秒的速率交叉读取所述两路高清视频信号形成为一路高清视频信号,每路高清视频信号每秒读取N/2帧,所述两路高清视频信号包括第一路高清视频信号和第二路高清视频信号;
通过标记信号来指示该帧图像属于第一路高清视频信号还是第二路高清视频信号;
将形成的一路高清视频信号和所述标记信号输出至下一级。
6.根据权利要求4或5所述的多路高清视频采集方法,其特征在于,所述步骤B还包括:
所述采集芯片的视频采集端口获取所述形成为一路高清视频信号和所述标记信号;
根据所述标记信号将所述一路高清视频信号分离为所述第一路高清视频信号和所述第二路高清视频信号。
7.一种多路高清视频采集装置,其特征在于,该采集装置包括:
FPGA,用于将两路高清视频信号分别进行降帧处理形成两路帧率降低一半的高清视频信号,并将所述两路帧率降低一半的高清视频信号进行复用,合成为一路高清视频信号;
采集芯片,用于通过视频采集端口对合成的一路高清视频信号进行采集,并将采集到的所述一路高清视频信号进行解复用还原为所述两路帧率降低一半的高清视频信号。
8.根据权利要求7所述的多路高清视频采集装置,其特征在于,所述FPGA还用于:将两路1080P60高清视频信号分别进行降帧处理形成两路帧率降低一半的1080P30高清视频信号,将所述两路帧率降低一半的1080P30高清视频信号进行复用,合成为一路1080P60高清视频信号;
所述采集芯片还用于:通过视频采集端口对合成的一路1080P60高清视频信号进行采集,并将采集到的所述一路1080P60高清视频信号进行解复用还原为所述两路帧率降低一半的1080P30高清视频信号。
9.根据权利要求7所述的多路高清视频采集装置,其特征在于,所述采集装置还包括压缩编码器,所述压缩编码器用于将还原后的所述两路帧率降低一半的高清视频信号进行压缩编码。
10.根据权利要求7所述的多路高清视频采集装置,其特征在于,所述FPGA还包括:
存储器,用于暂存写入的高清视频信号;
写数据模块,用于将前级输入的所述两路高清视频信号以N帧每秒的速率写入所述存储器,所述两路高清视频信号包括第一路高清视频信号和第二路高清视频信号;
读数据模块,用于从所述存储器中以N帧每秒的速率交叉读取所述两路高清视频信号形成为一路高清视频信号,每路高清视频信号每秒读取N/2帧;
标记模块,用于为每帧图像设置一标记信号来指示该帧图像属于第一路高清视频信号还是第二路高清视频信号;
输出模块,用于将形成的一路高清视频信号和所述标记信号输出至下一级。
11.根据权利要求7所述的多路高清视频采集装置,其特征在于,所述FPGA还包括:
读数据模块,用于从前级N帧每秒的速率交叉读取所述两路高清视频信号形成为一路高清视频信号,每路高清视频信号每秒读取N/2帧,所述两路高清视频信号包括第一路高清视频信号和第二路高清视频信号;
标记模块,用于为每帧图像设置一标记信号来指示该帧图像属于第一路高清视频信号还是第二路高清视频信号;
输出模块,用于将形成的一路高清视频信号和所述标记信号输出至下一级。
12.根据权利要求10或11所述的多路高清视频采集装置,其特征在于,所述采集芯片还包括:
视频采集端口,用于获取所述合成的一路高清视频信号和所述标记信号;
信号分离模块,用于根据所述标记信号将所述一路高清视频信号分离为所述第一路高清视频信号和所述第二路高清视频信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310306146.4A CN103414852B (zh) | 2013-07-19 | 2013-07-19 | 一种多路高清视频采集方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310306146.4A CN103414852B (zh) | 2013-07-19 | 2013-07-19 | 一种多路高清视频采集方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103414852A true CN103414852A (zh) | 2013-11-27 |
CN103414852B CN103414852B (zh) | 2016-08-03 |
Family
ID=49607834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310306146.4A Active CN103414852B (zh) | 2013-07-19 | 2013-07-19 | 一种多路高清视频采集方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103414852B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104780350A (zh) * | 2015-04-21 | 2015-07-15 | 深圳市智敏科技有限公司 | 一种视频交替复用输出的方法 |
CN106604097A (zh) * | 2016-12-07 | 2017-04-26 | 广东威创视讯科技股份有限公司 | 多路视频信号的传输方法和系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060002607A1 (en) * | 2000-11-06 | 2006-01-05 | Evryx Technologies, Inc. | Use of image-derived information as search criteria for internet and other search engines |
CN101102498A (zh) * | 2007-07-26 | 2008-01-09 | 北京华纬讯电信技术有限公司 | 一种高清视频图像处理方法 |
CN101771809A (zh) * | 2009-10-20 | 2010-07-07 | 大连捷成实业发展有限公司 | 基于fpga实现多路数字视频同步处理方法 |
CN102801979A (zh) * | 2012-08-09 | 2012-11-28 | 武汉微创光电股份有限公司 | 多路视频混合编码方法及装置 |
-
2013
- 2013-07-19 CN CN201310306146.4A patent/CN103414852B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060002607A1 (en) * | 2000-11-06 | 2006-01-05 | Evryx Technologies, Inc. | Use of image-derived information as search criteria for internet and other search engines |
CN101102498A (zh) * | 2007-07-26 | 2008-01-09 | 北京华纬讯电信技术有限公司 | 一种高清视频图像处理方法 |
CN101771809A (zh) * | 2009-10-20 | 2010-07-07 | 大连捷成实业发展有限公司 | 基于fpga实现多路数字视频同步处理方法 |
CN102801979A (zh) * | 2012-08-09 | 2012-11-28 | 武汉微创光电股份有限公司 | 多路视频混合编码方法及装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104780350A (zh) * | 2015-04-21 | 2015-07-15 | 深圳市智敏科技有限公司 | 一种视频交替复用输出的方法 |
CN106604097A (zh) * | 2016-12-07 | 2017-04-26 | 广东威创视讯科技股份有限公司 | 多路视频信号的传输方法和系统 |
CN106604097B (zh) * | 2016-12-07 | 2020-08-11 | 广东威创视讯科技股份有限公司 | 多路视频信号的传输方法和系统 |
Also Published As
Publication number | Publication date |
---|---|
CN103414852B (zh) | 2016-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103544130B (zh) | 一种多窗口显示设备及显示方法 | |
CN107249101A (zh) | 一种高分辨率图像采集与处理装置 | |
CN101516015B (zh) | 多路视频数据采集处理和传输的方法 | |
CN102014277B (zh) | 视频监控系统及视频监控方法及球形摄像机 | |
CN102857738A (zh) | 多屏控制的图像显示系统、方法及多屏控制装置 | |
CN103986869A (zh) | 一种高速tdiccd遥感相机图像采集与显示装置 | |
CN106371790A (zh) | 基于fpga的双通道视频多画面分割显示方法及装置 | |
CN103402068B (zh) | 非压缩式视频播放系统及播放方法 | |
CN103618869B (zh) | 多画面视频拼接方法及装置 | |
CN201199315Y (zh) | 多目相机 | |
CN102611869A (zh) | 一种面向输出的多屏拼接系统网络传输技术 | |
CN111698386B (zh) | 一种多路图像数据同步发送装置、接收装置和传输系统 | |
CN204993576U (zh) | 摄像机及集成电路板 | |
CN112367509A (zh) | 一种国产四路超清图像综合显示装置的实现方法 | |
CN103595924A (zh) | 一种基于Cameralink的图像融合系统及其方法 | |
CN103260011A (zh) | 一种利用网络硬盘录像机实现更多路数的监视系统及方法 | |
CN201523431U (zh) | 一种视频拼接器 | |
CN102333225B (zh) | 用于传输和录制四路标清视频信号的系统及方法 | |
CN104125461A (zh) | 一种大尺寸的图像压缩处理系统及方法 | |
CN110691203B (zh) | 基于纹理映射的多路全景视频拼接显示方法及其系统 | |
CN103414852A (zh) | 一种多路高清视频采集方法及装置 | |
CN101778219A (zh) | 多个摄像头远距离同步工作装置和方法 | |
CN110383822A (zh) | Uhd图像数据的自适应比特率流 | |
CN103686039B (zh) | 多通道视频采集卡及其处理方法 | |
CN102214080A (zh) | 基于USB Video Class的多点式VGA图像采集和显示系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |