CN204993576U - 摄像机及集成电路板 - Google Patents

Abstract

本实用新型公开了一种摄像机及集成电路板，其中，该摄像机包括：一个集成电路板和多个图像传感器板，每个图像传感器板上均安装有一个图像传感器；多个图像传感器板，用于将采集到的第一图像信号输出至集成电路板；集成电路板，与多个图像传感器板相连接，用于对第一图像信号进行拼接和编码处理。本实用新型解决了相关技术中所提供的摄像设备难以实现全景拍摄的技术问题。

Description

摄像机及集成电路板

技术领域

本实用新型涉及视频监控领域，具体而言，涉及一种摄像机及集成电路板。

背景技术

摄像机是监控系统的一个重要部件，由于镜头拍摄角度的限制，目前市面上常见的单摄像头摄像机都只能拍摄较小角度内的场景，我们只能按照该摄像头的拍摄角度采集较小角度范围内的图像，视场角小、盲区多，无法满足大型道路、桥梁、广场、楼顶等要求拍摄视野广阔的室外监控的需求。

在相关技术中，视频监控摄像机包括采集图像的图像传感器(sensor)，对图像传感器采集到的图像进行编码的和模数转换的图像处理器，以及通信传输线和电力传输线，有些的还包括服务器，用于对各个视频监控摄像机编码后的图像数据进行后期处理和整合，以实现在后端显示时，拍摄画面呈一定的角度，画质等。

基于多摄像头的全景摄像机可避免单个摄像机监控的不足，传统的视频监控摄像机只能接收1个图像传感器得到的图像，监控范围一般小于150度视场角度。为了实现对水平180度范围视频监控，需要通过布置额外的多个监控摄像机来实现覆盖，并在服务器中完成多个摄像机画面拼接，设备成本高昂。用多个摄像机拼接成一幅图像时，对摄像机的摆放角度有严格的要求，否则会严重影响拼接效果。增加了现场施工和调试的难度。

针对上述的问题，目前尚未提出有效的解决方案。

实用新型内容

本实用新型实施例提供了一种摄像机及集成电路板，以至少解决相关技术中所提供的摄像设备难以实现全景拍摄的技术问题。

根据本实用新型实施例的一个方面，提供了一种摄像机，包括：一个集成电路板和多个图像传感器板，每个图像传感器板上均安装有一个图像传感器；所述多个图像传感器板，用于将采集到的第一图像信号输出至所述集成电路板；所述集成电路板，与所述多个图像传感器板相连接，用于对所述第一图像信号进行拼接和编码处理。

进一步地，所述集成电路板包括：图像拼接器件，用于输出对所述第一图像信号进行拼接处理得到的第二图像信号至图像编码器件；所述图像编码器件，与所述图像拼接器件相连接，用于输出对所述第二图像信号进行编码处理得到的第三图像信号。

进一步地，所述图像编码器件，还用于通过串行外设接口向所述图像拼接器件发送控制信号和/或读取所述图像拼接器件当前的运行状态。

进一步地，所述图像拼接器件，用于通过至少一对差分时钟信号线和12对差分数据信号线向所述图像编码器件输出所述第二图像信号。

进一步地，所述图像拼接器件，还用于通过串行外设接口对每个图像传感器板上的所述图像传感器进行配置和/或读取所述图像传感器的当前运行状态。

进一步地，所述摄像机还包括：一个或多个存储器件，所述一个或多个存储器件，与所述集成电路板相连接，用于存储所述第一图像信号。

进一步地，所述集成电路板通过柔性连接线与所述多个图像传感器板相连接。

进一步地，每个图像传感器板上图像传感器的感光表面的形状为矩形，所述矩形的短边与地平面平行，所述矩形的长边与所述地平面垂直，所述多个图像传感器板上的图像传感器的外表面围成预设角度的扇形。

根据本实用新型实施例的另一方面，还提供了一种集成电路板，包括：输入端口，与多个图像传感器板相连接，用于分别接收来自于所述多个图像传感器板中每个图像传感器板上安装的图像传感器所采集的图像信号；处理器，与所述输入端口相连接，用于对从所述图像信号进行拼接和编码处理；输出端口，与所述处理器相连接，用于对经过拼接和编码处理后的图像信号进行输出。

进一步地，所述输入端口，用于经由一对差分时钟信号线和多对差分数据信号线接收所述图像信号。

在本实用新型实施例中，提供了一种摄像机以及该摄像机所包括的集成电路板，该摄像机包括：一个集成电路板和多个图像传感器板，每个图像传感器板上均安装有一个图像传感器，所述多个图像传感器板用于将采集到的第一图像信号输出至所述集成电路板，所述集成电路板与所述多个图像传感器板相连接，用于对所述第一图像信号进行拼接和编码处理，通过对多个图像传感器板采集的图像信号进行拼接和编码再输出的方式，达到了在单个摄像机内实现全景摄像的目的，从而实现了通过简单的操作和施工就能全景拍摄的技术效果，进而解决了相关技术中所提供的摄像设备难以实现全景拍摄的技术问题。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1是根据本实用新型优选实施例的摄像机的结构框图；

图2是根据本实用新型优选实施例的摄像机的结构框图一；

图3是根据本实用新型优选实施例的摄像机的结构框图二；

图4是根据本实用新型实施例的集成电路板的结构框图；

图5是根据本实用新型优选实施例的摄像机内部结构示意图；

图6是根据本实用新型优选实施例的对图像信号进行拼接和编码处理的示意图；

以上附图中的标记如下所示：10、集成电路板；12、图像传感器板；14、图像传感器；20、图像拼接器件；22、图像编码器件；30、存储器件；40、输入端口；42、处理器；44、输出端口。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

根据本实用新型实施例，提供了一种摄像机的实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图1是根据本实用新型优选实施例的摄像机的结构框图，如图1所示，摄像机可以包括：一个集成电路板10、多个图像传感器板12，每个图像传感器板12上均安装有一个图像传感器14；

图像传感器板12，用于将采集到的第一图像信号输出至集成电路板10；

集成电路板10，与多个图像传感器板12相连接，用于对第一图像信号进行拼接和编码处理。

在本实用新型实施例中，提供了一种摄像机，该摄像机包括：一个集成电路板和多个图像传感器板，每个图像传感器板上均安装有一个图像传感器，多个图像传感器板用于将采集到的第一图像信号输出至集成电路板，集成电路板与多个图像传感器板相连接，用于对第一图像信号进行拼接和编码处理，通过对多个图像传感器板采集的图像信号进行拼接和编码再输出的方式，达到了在单个摄像机内实现全景摄像的目的，从而实现了通过简单的操作和施工就能全景拍摄的技术效果，进而解决了相关技术中所提供的摄像设备难以实现全景拍摄的技术问题。

图2是根据本实用新型优选实施例的摄像机的结构框图一。如图2所示，在图1中所示的摄像机的结构框图的基础上，上述集成电路板10还可以进一步包括：图像拼接器件20和图像编码器件22，具体如下：

图像拼接器件20，用于输出对第一图像信号进行拼接处理得到的第二图像信号至图像编码器件22；

在本实施例中，第一图像信号为图像传感器10采集到的图像信号，第二图像信号为经过图像拼接器件20处理过的图像信号，第三图像信号为经过图像编码器件22处理过的图像信号。图像拼接器件20具体可采用现场可编程门阵列(Field－ProgrammableGateArray，简称为FPGA)芯片进行处理，根据图像传感器14采集的图像信号的大小，采用不同规格的FPGA芯片，在优选实施过程中，可以选用XILINX公司规格为XC7A200T的FPGA芯片，对于四个图像传感器IMX185采集的图像信号，进过拼接处理后可提供4096*1800辨率的整体图像信号。

图像编码器件22，与图像拼接器件20相连接，用于输出对第二图像信号进行编码处理得到的第三图像信号。

可选的，图像编码器件22的编码处理包括对拼接后的图像信号进行模数转换，格式转换，压缩等处理，图像编码器件22具体可通过数字信号处理器(digitalsignalprocessor，简称为DSP)来实现，在本实施例中，DSP基于AMBARELLADSP平台，其内部集成的双核Cortex-A9时钟频率可达到1.1GHz,可以实现1080P，120帧的编码，本实施例只是具体说明，对于图像的编码处理，还可以采用其他平台的芯片，如Hi3516A芯片等。

在根据本实施例的可选实施方式中，图像编码器件22，还用于通过串行外设接口(SerialPeripheralInterface,简称为SPI)向图像拼接器件20发送控制信号和/或读取图像拼接器件当前的运行状态，其中，控制信号用于控制或指示图像拼接器件20对第一图像信号进行拼接处理。SPI支持全双工的通行方式，更有利于图像拼接器件20和图像编码器件22之间信息的交互，但是本实施例图像拼接器件20和图像编码器件22之间也可以采用半双工或者单工的通信方式。

在根据本实施例的可选实施方式中，图像拼接器件20，用于通过至少一对差分时钟信号线和12对差分数据信号线向图像编码器件22输出第二图像信号。

在本实施例中，每个图像传感器通过四对差分数据信号线将采集到图像信号的内容发送至图像拼接器件20(例如：FPGA芯片)，同时还需要通过一对差分时钟信号线确保发送至图像拼接器件20的图像信号在时钟上同步，从而使得接入四路图像传感器工作于同步模式，图像拼接器件20通过处理四路图像传感器的同步图像信号实现四路图像信号的无缝拼接。图像拼接器件20采用至少一对差分时钟信号线和12对差分数据信号线对图像编码器件22输出至少一对差分时钟和12对差分数据，差分时钟信号线和差分数据信号线分别用来传输时钟信号和数据信号，每一对信号线可以包括两个传输通道，在可选的示例中，在二进制的数据信号的传输时，一对信号线的两个传输通道分别用来传输代码“0”和“1”。12对差分数据来自于4个图像传感器采集的16路差分数据，至少一对差分时钟则来自于图像传感器的4对时钟数据，其中，在通信环境良好的情况下，只需要传输一路时钟，而在通信环境较差的情况下，则需要输出主用和备用两路时钟信号，以保证时钟信号的接收，在本实施例的一个可选示例中，图像拼接器件20与图像编码器件22通过2对差分时钟信号线和12对差分数据信号线相连。

在本实施例的一个可选实施方式中，本实施例的摄像机的图像拼接器件20，还用于通过串行外设接口对每个图像传感器板12上的图像传感器14进行配置和/或读取图像传感器14的当前运行状态。但是本实施例图像拼接器件20和图像传感器板12之间也可以通过采用半双工或者单工的通信方式的接口连接。

图3是根据本实用新型优选实施例的摄像机的结构框图二，如图3所示，在上述图2中所示的各个部件的基础上，摄像机还可以包括：一个或多个存储器件30，一个或多个存储器件30，与集成电路板10相连接，用于存储第一图像信号。

在本实施例中，摄像机还可以包括存储器件30，用于存储图像传感器14输入的图像信号，可选的，以上述采用四个图像传感器进行图像采集为例，存储器件30可以对图像信号分开存储，如将一个存储器件划分成四个存储区域，分别用来存储四个图像传感器14采集的图像信号，也可以设置4个独立的存储器30，分别与每个图像传感器14连接，或者与集成电路板10中的图像拼接器件20相连接，分别用来存储每个图像传感器14采集的图像信号，在具体的实施方式中，图像拼接器件20外接4片位宽为16bit，每片容量为1GB的双倍速率同步动态随机存储器(DoubleDateRate，简称为DDR)。

在本实施例的一个可选实施方式中，集成电路板10通过板到板柔性连接线与多个图像传感器板12相连接。在本可选的实施方式中，图像传感器板12主要实现图像信号的采集，柔性连接线传输的信息包括图像信号、电源以及SPI通信信号、其它控制信号。在具体的示例中，图像传感器板12与集成电路板10是通过四个1.0间距，30位的板到板柔性连接线相连。

在本实施例的一个可选实施方式中，每个图像传感器板12上图像传感器的感光表面的形状为矩形，矩形的短边与地平面平行，矩形的长边与地平面垂直，多个图像传感器板上的图像传感器的外表面围成预设角度的扇形。

在本实施例中，每个图像传感器14安装在一块图像传感器板12上，图像传感器14表面的感光面为一个薄片，薄片的形状为矩形，矩形的短边与地平面平行，矩形的长边与地平面垂直。多个图像传感器14的外表面围成一个扇形，在优选实施过程中，上述多个图像传感器的外表面的法线延长线可以汇聚于同一点，如180度的扇形，或其他角度的扇形，每个图像传感器14在所围成的扇形曲线上按一定间隔排列，还可以通过图像传感器14的数量来调整扇形的角度，在具体的示例中，每个sensor以画面中心为原点，旋转90度安装，4个sensor玻璃表面向外围成180度扇形，固定在统一的装置上。

图4是根据本实用新型实施例的集成电路板的结构框图，该集成电路板可应用在上述实施例的摄像机中，也可以安装应用在其他装置内，如图4所示，该集成电路板可以包括：输入端口40、处理器42、输出端口44，具体如下：

输入端口40，与多个图像传感器板相连接，用于分别接收来自于多个图像传感器板中每个图像传感器板上安装的图像传感器所采集的图像信号；

在本实施例中，可以在每个图像传感器板上分别设置一个或多个图像传感器，上述图像传感器板的数量为至少两个，在此，仅以处理器接入4个图像传感器板，每个图像传感器板上设置一个图像传感器为例加以说明，其仅为一种优选实施方式，并不构成对本实用新型的不当限制，其他个数的图像传感器板和图像传感器，如3个或5个也同样能够解决上述技术问题，达到本实用新型的技术效果。

需要说明的是，图像传感器在实际应用过程中可以选用业内广泛使用的200万索尼公司的图像传感器IMX185，单个图像传感器可提供1920*1200的分辨率；可选的，图像传感器板与集成电路板的连接是通过板到板柔性连接线相连，如规格为：1.0间距，30位的板到板柔性连接线，软性连接线传输图像信号及其它控制信号。

处理器42，与输入端口相连接，用于对从图像信号进行拼接和编码处理；

可选地，处理器42对接收的多个图像传感器采集的图像信号可以采用同时拼接和编码的处理方式，或者先拼接后编码的处理方式，或者先编码后拼接的处理方式，在本实施例中，首先进行拼接处理，然后对拼接处理后的图像信号编码处理。

输出端口44，与处理器42相连接，用于对经过拼接和编码处理后的图像信号进行输出。

可选地，对于上述处理器42处理后的图像信号，输出端口44可输出给外部显示装置，服务器等，具体可通过甩线的方式，甩线包括报警输入输出、音频输入以及输出、485接口以及电源和网络接口等。

在根据本实施例的可选实施方式中，输入端口40，用于经由一对差分时钟信号线和多对差分数据信号线接收图像信号。

可选的，在本实施例中，图像传感器板的数量为4个，图像传感器通过一对差分时钟信号线和4对差分数据信号线接收的图像信号传输采集到的图像信号，其中，差分时钟信号线用于确保不同的图像传感器输出的图像信号保持同步，差分数据信号线用于传输图像信号的内容。

可选的，在本实施例中，每个图像传感器板上安装有一个图像传感器，可选的，除了图像传感器之外，每块图像传感器板上还可以包括但不限于以下部件(图中未示出)：电源电路，插座。

可选的，除了上述输入端口40、处理器42、输出端口44之外，集成电路板还可以包括但不限于以下部件(图中未示出)：供电器件(例如：为集成电路板供电的电源)、电源接口电路、电源转换电路，供电器件可采用以太网供电(PowerOverEthernet)部件，即POE供电，电源接口可采用直流或者交流接口电路，如AC24、DC12V接口电路。

下面结合可选的实施例对本实用新型进行具体的说明，图5是根据本实用新型优选实施例的摄像机内部结构示意图。如图5所示，该摄像机可以包括：主板(相当于上述实施例中的集成电路板)、前端板(相当于上述实施例中的图像传感器板)，以及连接部件，本实施例的摄像机硬件方案模块包含以下几个部分：

图像传感器的图像采集与输出，该项目支持同时接入四路图像传感器，图像传感器采用业内普遍使用的200万索尼公司的图像传感器IMX185，单个图像传感器可提供1920*1200的分辨率，四个Sensor的图像经过图像拼接后可提供4096*1800的分辨率。四路图像的接入处理，采用XILINX公司的FPGA芯片XC7A200T，外接4片位宽为16bit，每片DDR容量为1Gb的DDR。DSP基于AMBARELLADSP平台，其内部集成的双核Cortex-A9时钟频率可达到1.1GHz,可以实现1080P，120帧的编码。图像处理芯片有两种方案：其一是AmbarellaDSP88，另一种是Hi3516A。

本实施例的摄像机接4个sensor，但是，也可以采用更大封装的FPGA接更多的sensor。

硬件总体架构由主板和4块前端板组成，图5是可选实施例的结构框图，如图5所示，本实施例的主板包含FPGA模块电路、DSP模块电路、POE供电以及AC24、DC12V接口电路、系统电源转换电路等。前端板一共有四块，每块前端板包含图像传感器模块、电源电路以及ICR插座。前端板与主板的连接是通过四个1.0间距，30位的板到板柔性连接线相连。主板对外的接口采用甩线的方式，包括报警输入输出、音频输入以及输出、485接口以及电源和网络接口。

图6是根据本实用新型优选实施例的对图像信号进行拼接和编码处理的示意图，如图6所示，主板接入四路图像采用XC7A200T芯片实现，每个Sensor通过四对差分数据信号线以及一对差分时钟信号线与FPGA芯片相连接，XC7A200T主要实现接入四路Sensor工作于同步模式。FPGA与DSP主芯片图像接口通过12对差分数据信号线以及2对差分时钟信号线相连。

DSP模块主要实现前端图像信号的编码处理，同时实现外设的控制。DSP模块与FPGA之间通过SPI通信，预留I2C通信配置Sensor。DSP模块与单片机之间通过I2C通信。系统加热模块的实现是通过STM8单片机实现电热模块、风扇以及加热逻辑的控制。主板的电源支持POE供电以及DC12V供电，AC24V功能可选。12V再经过DCDC芯片转换成5V，再由5V转换为系统其它模块需要的各路电源。

前端板主要实现图像信号的采集，前端板与主板的连接是通过1.0间距，30位的板到板柔性连接线相连，以实现图像信号、SPI通信信号和其它控制信号的传输以及供电。

每个sensor安装在一块sensor电路板上。sensor形状为矩形薄片，安装时，每个sensor以画面中心为原点，旋转90度安装，其短边与地平面平行，长边与地平面垂直，4个sensor玻璃表面向外围成180度扇形，固定在统一的装置上。

每个sensor通过1.0间距，30位的板到板柔性连接线相连。每个sensor通过4对差分数据信号线以及1对差分时钟信号线与FPGA芯片相连接。此外，FPGA可以通过SPI接口对sensor进行配置。

FPGA与DDR芯片通过板内导线互联。FPGA还与测试部件连接，如联合测试工作组(JointTestActionGroup，简称为JATG)用于对FPGA的联合测试。

FPGA与图像处理芯片之间，采用板内导线互联。FPGA通过一组图像数据接口，向图像处理芯片输出拼接后的图像。FPGA通过一组SPI接口与图像处理芯片进行控制信息交互。

上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。

在本实用新型的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本实用新型各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本实用新型的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本实用新型各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，RandomAccessMemory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种摄像机，其特征在于，包括：一个集成电路板和多个图像传感器板，每个图像传感器板上均安装有一个图像传感器；

所述多个图像传感器板，用于将采集到的第一图像信号输出至所述集成电路板；

所述集成电路板，与所述多个图像传感器板相连接，用于对所述第一图像信号进行拼接和编码处理。

2.根据权利要求1所述的摄像机，其特征在于，所述集成电路板包括：

图像拼接器件，用于输出对所述第一图像信号进行拼接处理得到的第二图像信号至图像编码器件；

所述图像编码器件，与所述图像拼接器件相连接，用于输出对所述第二图像信号进行编码处理得到的第三图像信号。

3.根据权利要求2所述的摄像机，其特征在于，所述图像编码器件，还用于通过串行外设接口向所述图像拼接器件发送控制信号和/或读取所述图像拼接器件当前的运行状态。

4.根据权利要求2所述的摄像机，其特征在于，所述图像拼接器件，用于通过至少一对差分时钟信号线和12对差分数据信号线向所述图像编码器件输出所述第二图像信号。

5.根据权利要求2所述的摄像机，其特征在于，所述图像拼接器件，还用于通过串行外设接口对每个图像传感器板上的所述图像传感器进行配置和/或读取所述图像传感器的当前运行状态。

6.根据权利要求1所述的摄像机，其特征在于，所述摄像机还包括：一个或多个存储器件，所述一个或多个存储器件，与所述集成电路板相连接，用于存储所述第一图像信号。

7.根据权利要求1所述的摄像机，其特征在于，所述集成电路板通过柔性连接线与所述多个图像传感器板相连接。

8.根据权利要求1所述的摄像机，其特征在于，每个图像传感器板上图像传感器的感光表面的形状为矩形，所述矩形的短边与地平面平行，所述矩形的长边与所述地平面垂直，所述多个图像传感器板上的图像传感器的外表面围成预设角度的扇形。

9.一种集成电路板，其特征在于，包括：

输入端口，与多个图像传感器板相连接，用于分别接收来自于所述多个图像传感器板中每个图像传感器板上安装的图像传感器所采集的图像信号；

处理器，与所述输入端口相连接，用于对从所述图像信号进行拼接和编码处理；

输出端口，与所述处理器相连接，用于对经过拼接和编码处理后的图像信号进行输出。

10.根据权利要求9所述的集成电路板，其特征在于，所述输入端口，用于经由一对差分时钟信号线和多对差分数据信号线接收所述图像信号。