CN103414623B - GNSS中基于NandFlash总线实现基带信号通信的系统及方法 - Google Patents

GNSS中基于NandFlash总线实现基带信号通信的系统及方法 Download PDF

Info

Publication number
CN103414623B
CN103414623B CN201310374505.XA CN201310374505A CN103414623B CN 103414623 B CN103414623 B CN 103414623B CN 201310374505 A CN201310374505 A CN 201310374505A CN 103414623 B CN103414623 B CN 103414623B
Authority
CN
China
Prior art keywords
nandflash
bus
arm processor
nandflash bus
baseband circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310374505.XA
Other languages
English (en)
Other versions
CN103414623A (zh
Inventor
宋阳
王永泉
高阳
刘若普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Sinan Satellite Navigation Technology Co Ltd
Original Assignee
Shanghai Sinan Satellite Navigation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Sinan Satellite Navigation Technology Co Ltd filed Critical Shanghai Sinan Satellite Navigation Technology Co Ltd
Priority to CN201310374505.XA priority Critical patent/CN103414623B/zh
Publication of CN103414623A publication Critical patent/CN103414623A/zh
Application granted granted Critical
Publication of CN103414623B publication Critical patent/CN103414623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Mobile Radio Communication Systems (AREA)
  • Radio Relay Systems (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)

Abstract

本发明涉及一种全球导航卫星系统中基于NandFlash总线实现基带信号通信的系统，其中包括ARM处理器、NandFlash总线和基带电路，所述的ARM处理器通过所述的NandFlash总线与所述的基带电路进行基带数据通信，所述的ARM处理器包括CPU、直接存储器访问控制器和NandFlash总线控制器，所述的CPU通过所述的直接存储器访问控制器、NandFlash总线控制器与所述的NandFlash总线相连接，本发明还涉及一种基于所述的系统在全球导航卫星系统中实现基带信号通信的方法。采用该种结构的全球导航卫星系统中基于NandFlash总线实现基带信号通信的系统及方法，可以实现提高数据传输速度，为CPU节省下大量的时间进行导航解算，可以应用于各种导航领域或者其它可以应用该方法的领域，适用于大规模推广应用。

Description

GNSS中基于NandFlash总线实现基带信号通信的系统及方法
技术领域
本发明涉及全球导航卫星系统领域，尤其涉及全球导航卫星系统接收机中数据传输领域，具体是指一种全球导航卫星系统中基于NandFlash总线实现基带信号通信的系统及方法。
背景技术
在GNSS（Global Navigation Satellite System，全球卫星导航接收系统）中，由于接收机的多模多频点跟踪卫星，目前北斗卫星导航系统（特指北斗二代卫星导航系统）、GPS（GlobalNavigation Satellite System，全球定位系统）、GLONASS（格洛纳斯，俄语中全球导航卫星系统的缩写）和Galileo（伽利略，欧洲卫星导航系统）总计有十几个频点，跟踪通道会达到几百，与基带信号通信的数据量会有几K到10K左右。如图3～4所示，为采用现有技术中VLIO总线进行基带信号通信的时序图，如图5～6所示为采用现有技术中SRAM（Static RandomAccess Memory，静态随机存取存储器）总线进行基带信号通信的时序图。传统RAM（Random-Access Memory，随机存取存储器）总线或VLIO（Variable Latency I/O，变量延迟I/O）总线时序长，总线速度慢，需要大量的时钟产生地址、控制、读写等信号，每读取一次需要产生一次相同的时序，效率低，时间长，重复间隔时间长，读写时间将超过卫星跟踪所需的实时处理时间。
发明内容
本发明的目的是克服了上述现有技术的缺点，提供了一种能够实现解决采用传统总线读写基带数据传输速度慢的问题、大大减少基带信号的通信时间、节省CPU处理时间、具有更广泛应用范围的全球导航卫星系统中基于NandFlash总线实现基带信号通信的系统及方法。
为了实现上述目的，本发明的全球导航卫星系统中基于NandFlash总线实现基带信号通信的系统及方法具有如下构成：
该全球导航卫星系统中基于NandFlash总线实现基带信号通信的系统，其主要特点是，所述的系统包括ARM处理器、NandFlash总线和基带电路，所述的ARM处理器通过所述的NandFlash总线与所述的基带电路进行基带数据通信。
较佳地，所述的ARM处理器包括CPU、直接存储器访问控制器和NandFlash总线控制器，所述的CPU通过所述的直接存储器访问控制器、NandFlash总线控制器与所述的NandFlash总线相连接。
较佳地，所述的基带电路包括NandFlash接口控制器和基带数据处理单元，所述的基带数据处理单元通过所述的NandFlash接口控制器与所述的NandFlash总线相连接。
本发明还涉及一种全球导航卫星系统中基于NandFlash总线进行基带信号通信的方法，其特征在于，所述的方法包括以下步骤：
（1）所述的ARM处理器接收到所述的基带电路发起的卫星跟踪数据处理中断信号；
（2）所述的ARM处理器通过所述的NandFlash总线从所述的基带电路读取基带数据；
（3）所述的ARM处理器根据接收到的基带数据进行卫星跟踪及解算；
（4）所述的ARM处理器通过所述的NandFlash总线将基带数据发送至所述的基带电路。
较佳地，所述的ARM处理器包括CPU、直接存储器访问控制器和NandFlash总线控制器，所述的ARM处理器通过所述的NandFlash总线从所述的基带电路读取基带数据，具体为：
所述的ARM处理器的CPU在所述的NandFlash总线控制器的控制下，通过所述的NandFlash总线以直接存储器访问的方式从所述的基带电路读取基带数据。
更佳地，所述的ARM处理器通过所述的NandFlash总线将基带数据发送至所述的基带电路，具体为：
所述的ARM处理器的CPU在所述的NandFlash总线控制器的控制下，通过所述的NandFlash总线以直接存储器访问的方式将基带数据发送至所述的基带电路。
较佳地，所述的步骤（1）和（2）之间，还包括以下步骤：
（11）所述的ARM处理器从所述的基带电路中读取数据状态信息。
更佳地，所述的ARM处理器从所述的基带电路中读取数据状态信息，具体为：
所述的ARM处理器通过RAM总线或VLIO总线从所述的基带电路中读取数据状态信息。
采用了该发明中的基于NandFlash总线实现基带信号通信的系统及方法，具有如下有益效果：
选取NandFlash总线替代传统的总线实现基带信号通信，提高数据读取速度。同时采用DMA控制器实现NandFlash总线数据到内存之间的数据传输，DMA控制器可实现数据后台直接传输，不占用CPU处理时间，为CPU节省下大量的时间进行导航解算，不仅限于应用在GPS卫星导航跟踪领域，也可以应用于其它导航领域或者其它可以应用该方法的领域，适用于大规模推广应用。
附图说明
图1为本发明的GNSS中基于NandFlash总线实现基带信号通信的系统的结构示意图。
图2为本发明的GNSS中基于NandFlash总线实现基带信号通信的方法的流程图。
图3为现有技术中采用VLIO总线进行基带信号接收通信的时序图。
图4为现有技术中采用VLIO总线进行基带信号发送通信的时序图。
图5为现有技术中采用SRAM总线进行基带信号接收通信的时序图。
图6为现有技术中采用SRAM总线进行基带信号发送通信的时序图。
图7为本发明中采用NandFlash总线进行基带信号接收通信的时序图。
图8为本发明中采用NandFlash总线进行基带信号发送通信的时序图。
具体实施方式
为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
为了克服上述现有技术的缺点，本发明研究了目前ARM（Advanced Risc Machellones）处理器的常用总线时序，针对复杂性和通信速度进行了评估，选取NandFlash总线（NandFlash内存是Flash内存的一种，为一种容量较大、改写速度快的非易失闪存）替代传统的RAM及VLIO总线实现基带信号的通信，并采用DMA（Direct Memory Access，直接存储器访问）控制器实现NandFlash数据到内存的传输，不占用CPU内核时间，NandFlash总线的特点在于同步读写数据，同步读写速度快，基带电路模拟NandFlash总线传输数据。
如图1所示为本发明的基于NandFlash总线实现基带信号通信的系统的结构示意图。
所述的系统包括ARM处理器、NandFlash总线和基带电路，所述的ARM处理器通过所述的NandFlash总线与所述的基带电路进行基带数据通信。
所述的ARM处理器包括CPU、直接存储器访问控制器和NandFlash总线控制器，所述的CPU通过所述的直接存储器访问控制器、NandFlash总线控制器与所述的NandFlash总线相连接。
所述的基带电路包括NandFlash接口控制器和基带数据处理单元，所述的基带数据处理单元通过所述的NandFlash接口控制器与所述的NandFlash总线相连接。
如图2所示为本发明的基于NandFlash总线实现基带信号通信的方法的流程图。
（1）所述的ARM处理器接收到所述的基带电路发起的卫星跟踪数据处理中断信号；
（11）所述的ARM处理器通过RAM总线或VLIO总线从所述的基带电路中读取数据状态信息。ARM处理器先通过传统总线读取少量状态信息。
（2）所述的ARM处理器的CPU在所述的NandFlash总线控制器的控制下，通过所述的NandFlash总线以直接存储器访问的方式从所述的基带电路读取基带数据。即启动NandFlash总线发出批量数据读取命令，启动DMA进行数据传输。退出中断进行其它处理。
（21）所述的直接存储器访问控制器发起数据传输中断；
（3）所述的ARM处理器根据接收到的基带数据进行卫星跟踪及解算。
（4）所述的ARM处理器的CPU在所述的NandFlash总线控制器的控制下，通过所述的NandFlash总线以直接存储器访问的方式将基带数据发送至所述的基带电路。即启动NandFlash控制器及DMA控制器将基带写数据块写入基带，退出中断进行其它处理。
如图7～8所示为采用NandFlash总线进行基带信号通信的时序图。
采用NandFlash总线时序的时序方案仅在开始部分产生地址和控制信号，随后的数据采用同步传输，每读写时钟传输一组数据，可以极大提高数据通信速度。缺点就是每次必须要读取一块数据，目前常见的NandFlash块大小为512字节和2048字节。针对GNSS卫星基带信号处理每次都要读取大量连续数据情况下，这些缺点不会对系统产生影响。同时与NandFlash总线配合采用DMA数据传输，DMA数据传输不占用CPU内核时间。
采用了该发明中的基于NandFlash总线实现基带信号通信的系统及方法，具有如下有益效果：
选取NandFlash总线替代传统的总线实现基带信号通信，提高数据读取速度。同时采用DMA控制器实现NandFlash总线数据到内存之间的数据传输，DMA控制器可实现数据后台直接传输，不占用CPU处理时间，为CPU节省下大量的时间进行导航解算，不仅限于应用在GPS卫星导航跟踪领域，也可以应用于其它导航领域或者其它可以应用该方法的领域，适用于大规模推广应用。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (7)

1.一种全球导航卫星系统中基于NandFlash总线实现基带信号通信的系统，其特征在于，所述的系统包括ARM处理器、NandFlash总线和基带电路，所述的ARM处理器通过所述的NandFlash总线与所述的基带电路进行基带数据通信，所述的基带电路包括NandFlash接口控制器和基带数据处理单元，所述的基带数据处理单元通过所述的NandFlash接口控制器与所述的NandFlash总线相连接。
2.根据权利要求1所述的全球导航卫星系统中基于NandFlash总线实现基带信号通信的系统，其特征在于，所述的ARM处理器包括CPU、直接存储器访问控制器和NandFlash总线控制器，所述的CPU通过所述的直接存储器访问控制器、NandFlash总线控制器与所述的NandFlash总线相连接。
3.一种基于权利要求1所述的系统实现全球导航卫星系统中基于NandFlash总线进行基带信号通信的方法，其特征在于，所述的方法包括以下步骤：
(1)所述的ARM处理器接收到所述的基带电路发起的卫星跟踪数据处理中断信号；
(2)所述的ARM处理器通过所述的NandFlash总线从所述的基带电路读取基带数据；
(3)所述的ARM处理器根据接收到的基带数据进行卫星跟踪及解算；
(4)所述的ARM处理器通过所述的NandFlash总线将基带数据发送至所述的基带电路。
4.根据权利要求3所述的实现全球导航卫星系统中基于NandFlash总线进行基带信号通信的方法，其特征在于，所述的ARM处理器包括CPU、直接存储器访问控制器和NandFlash总线控制器，所述的ARM处理器通过所述的NandFlash总线从所述的基带电路读取基带数据，具体为：
所述的ARM处理器的CPU在所述的NandFlash总线控制器的控制下，通过所述的NandFlash总线以直接存储器访问的方式从所述的基带电路读取基带数据。
5.根据权利要求4所述的实现全球导航卫星系统中基于NandFlash总线进行基带信号通信的方法，其特征在于，所述的ARM处理器通过所述的NandFlash总线将基带数据发送至所述的基带电路，具体为：
所述的ARM处理器的CPU在所述的NandFlash总线控制器的控制下，通过所述的NandFlash总线以直接存储器访问的方式将基带数据发送至所述的基带电路。
6.根据权利要求3所述的实现全球导航卫星系统中基于NandFlash总线进行基带信号通信的方法，其特征在于，所述的步骤(1)和(2)之间，还包括以下步骤：
(11)所述的ARM处理器从所述的基带电路中读取数据状态信息。
7.根据权利要求6所述的实现全球导航卫星系统中基于NandFlash总线进行基带信号通信的方法，其特征在于，所述的ARM处理器从所述的基带电路中读取数据状态信息，具体为：
所述的ARM处理器通过RAM总线或VLIO总线从所述的基带电路中读取数据状态信息。
CN201310374505.XA 2013-08-23 2013-08-23 GNSS中基于NandFlash总线实现基带信号通信的系统及方法 Active CN103414623B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310374505.XA CN103414623B (zh) 2013-08-23 2013-08-23 GNSS中基于NandFlash总线实现基带信号通信的系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310374505.XA CN103414623B (zh) 2013-08-23 2013-08-23 GNSS中基于NandFlash总线实现基带信号通信的系统及方法

Publications (2)

Publication Number Publication Date
CN103414623A CN103414623A (zh) 2013-11-27
CN103414623B true CN103414623B (zh) 2016-08-10

Family

ID=49607609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310374505.XA Active CN103414623B (zh) 2013-08-23 2013-08-23 GNSS中基于NandFlash总线实现基带信号通信的系统及方法

Country Status (1)

Country Link
CN (1) CN103414623B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114978819A (zh) * 2022-04-15 2022-08-30 山东大学 一种基于axi总线的基带信号通信方法及系统

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1752917A (zh) * 2005-11-21 2006-03-29 北京中星微电子有限公司 与非门快闪存储器的物理接口、接口方法和管理设备
CN1937080A (zh) * 2006-10-19 2007-03-28 骆建军 一种nand flash存储器件
CN101221509A (zh) * 2008-01-24 2008-07-16 武汉大学 可信嵌入式平台总线仲裁启动方法
CN101662526A (zh) * 2008-08-29 2010-03-03 上海晨兴希姆通电子科技有限公司 手机
CN102073509A (zh) * 2009-11-25 2011-05-25 上海摩波彼克半导体有限公司 电子设备中的程序载体电路结构及其程序加载方法
CN202121588U (zh) * 2011-01-11 2012-01-18 北京理工大学 一种无线电考试防作弊系统
CN202197338U (zh) * 2011-08-30 2012-04-18 华森科技(深圳)有限公司 一种移动通信终端
CN103067582A (zh) * 2012-12-25 2013-04-24 锐迪科科技有限公司 智能手机存储系统结构及其运行方法
CN203563087U (zh) * 2013-08-23 2014-04-23 上海司南卫星导航技术有限公司 GNSS基于NandFlash总线基带信号通信系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8131912B2 (en) * 2007-09-27 2012-03-06 Kabushiki Kaisha Toshiba Memory system
CN101162449B (zh) * 2007-10-08 2010-06-02 福州瑞芯微电子有限公司 Nand flash控制器及其与nand flash芯片的数据交互方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1752917A (zh) * 2005-11-21 2006-03-29 北京中星微电子有限公司 与非门快闪存储器的物理接口、接口方法和管理设备
CN1937080A (zh) * 2006-10-19 2007-03-28 骆建军 一种nand flash存储器件
CN101221509A (zh) * 2008-01-24 2008-07-16 武汉大学 可信嵌入式平台总线仲裁启动方法
CN101662526A (zh) * 2008-08-29 2010-03-03 上海晨兴希姆通电子科技有限公司 手机
CN102073509A (zh) * 2009-11-25 2011-05-25 上海摩波彼克半导体有限公司 电子设备中的程序载体电路结构及其程序加载方法
CN202121588U (zh) * 2011-01-11 2012-01-18 北京理工大学 一种无线电考试防作弊系统
CN202197338U (zh) * 2011-08-30 2012-04-18 华森科技(深圳)有限公司 一种移动通信终端
CN103067582A (zh) * 2012-12-25 2013-04-24 锐迪科科技有限公司 智能手机存储系统结构及其运行方法
CN203563087U (zh) * 2013-08-23 2014-04-23 上海司南卫星导航技术有限公司 GNSS基于NandFlash总线基带信号通信系统

Also Published As

Publication number Publication date
CN103414623A (zh) 2013-11-27

Similar Documents

Publication Publication Date Title
CN105676238A (zh) 基于位置移动速度的变频采样gps定位方法及装置
CN203206292U (zh) 一种海量车载终端的信息推送装置
CN103116175A (zh) 基于dsp和fpga的嵌入式导航信息处理器
CN107196725A (zh) 基于优先级的嵌入式设备授时方法
CN104749559A (zh) 基于fpga芯片的探冰雷达控制方法
CN105676689B (zh) 实时软件接收机中采集数据循环存储与分发方法
CN103414623B (zh) GNSS中基于NandFlash总线实现基带信号通信的系统及方法
CN109147294A (zh) 在通讯模块中解决电能表时钟超差下抄读数据的方法
CN203563087U (zh) GNSS基于NandFlash总线基带信号通信系统
CN204515363U (zh) 一种点对点室内时钟校时系统
CN104239247B (zh) 一种基于spi接口的寄存器快捷读写方法
WO2011100221A3 (en) Memory device including a memory block having a fixed latency data output
CN202533579U (zh) 一种多系统组合信号接收装置
CN105825880B (zh) 用于ddr控制器的访问控制方法、装置及电路
CN106982103A (zh) 在100g以上光传输芯片中控制ptp报文的方法及系统
CN104461937A (zh) 一种机顶盒浏览器内存优化的方法和系统
CN202632285U (zh) 一种应用智能dma的ssd控制器
CN205334566U (zh) 行驶数据记录装置、记录系统及车辆
CN203658915U (zh) 多路数据采集卡
CN103576826B (zh) 存储器控制方法、装置及存储器系统
CN204439836U (zh) 一种支持全球定位的免安装便携式定位器
CN202837850U (zh) 一种gps和北斗卫星同步时钟
CN203522793U (zh) 一种群路信号解调装置
CN211263780U (zh) 一种机场专用车辆的车载快速定位装置
CN202206545U (zh) 一种实现定位与远程通讯的移动终端装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 201103 Minhang District Lotus Road, Lane No. 2080, building E, floor 50, Shanghai, China

Applicant after: Shanghai Sinan satellite technology Limited by Share Ltd

Address before: 201103 Minhang District Lotus Road, Lane No. 2080, building E, floor 50, Shanghai, China

Applicant before: ComNav Technology Ltd.

CB03 Change of inventor or designer information

Inventor after: Song Yang

Inventor after: Wang Yongquan

Inventor after: Gao Yang

Inventor after: Liu Ruopu

Inventor before: Song Yang

Inventor before: Wang Yongquan

Inventor before: Liu Ruopu

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant