CN103378808A - 带有浮置阱的放大器 - Google Patents

带有浮置阱的放大器 Download PDF

Info

Publication number
CN103378808A
CN103378808A CN2012102999980A CN201210299998A CN103378808A CN 103378808 A CN103378808 A CN 103378808A CN 2012102999980 A CN2012102999980 A CN 2012102999980A CN 201210299998 A CN201210299998 A CN 201210299998A CN 103378808 A CN103378808 A CN 103378808A
Authority
CN
China
Prior art keywords
transistor
trap
low noise
noise amplifier
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102999980A
Other languages
English (en)
Other versions
CN103378808B (zh
Inventor
谢协宏
刘懿萱
李洁涵
叶子祯
周淳朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103378808A publication Critical patent/CN103378808A/zh
Application granted granted Critical
Publication of CN103378808B publication Critical patent/CN103378808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

一种低噪声放大器包括具有栅极和源极的第一晶体管，该栅极被配置成接收振荡输入信号，而该源极接地。第二晶体管具有与第一晶体管的漏极相连接的源极，与偏执电压相连接的栅极，以及与输出节点相连接的漏极。第一和第二晶体管中的至少一个包括有与隔离电路相连接的浮置的深n阱。本发明还提供了一种带有浮置阱的放大器。

Description

带有浮置阱的放大器
技术领域
本发明公开的电路和方法涉及毫米波接收器。更具体地，本发明公开的电路和方法涉及包括具有增益增强的低噪声放大器的毫米波接收器。
背景技术
毫米波频率通常指大约30GHz至300GHz之间的频带中的信号，其经常被用于各种应用，诸如无线个人局域网(“WPAN”)、汽车雷达以及图像感测。已经公开了各种用于毫米波的LNA。然而，使用III-V化合物半导体或BJT实现的LNA不容易与接收器的其他部件集成，尤其是对于数字电路而言，这导致了较高的实施费用。
互补金属氧化物半导体(“CMOS”)技术中的最新发展使得能够以较低的成本来实现毫米波集成电路，诸如多级LAN。为了实现充分的放大，LNA通常具有至少两级，其具有输入级、输出级以及中间级匹配网络。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种低噪声放大器，包括：第一晶体管，具有被配置成接收振荡输入信号的栅极和接地的源极；以及第二晶体管，具有与所述第一晶体管的漏极相连接的源极、与偏置电压相连接的栅极和与输出节点相连接的漏极，其中，所述第一晶体管和所述第二晶体管中的至少一个包括与隔离电路相连接的浮置深n阱。
在所述低噪声放大器中，所述第二晶体管包括所述浮置深n阱。
在所述低噪声放大器中，所述第一晶体管包括所述浮置深n阱，并且所述第一晶体管的源极通过源极负反馈电路接地。
在所述低噪声放大器中，所述第一晶体管和所述第二晶体管均包括所述浮置深n阱，所述第一晶体管的源极通过源极负反馈电路接地。
在所述低噪声放大器中，所述隔离电路包括电阻器、LC谐振腔或者四分之一波长传输线中的至少一个。
在所述低噪声放大器中，所述隔离电路包括具有至少为3kΩ的电阻的电阻器。
在所述低噪声放大器中，所述隔离电路与第一类型的第一掺杂区域相连接，所述第一类型的第一掺杂区域形成在第一类型的阱的上表面中，所述第一类型的阱形成在所述深n阱上方。
根据本发明的另一方面，提供了一种低噪声放大器，包括：第一级，包括：第一晶体管，具有被配置成接收振荡输入信号的栅极和接地的源极，和第二晶体管，具有与所述第一晶体管的漏极相连接的源极、与偏置电压相连接的栅极和与所述第一级的输出节点相连接的漏极；以及第二级，包括：第三晶体管，具有与所述第一级的输出节点相连接的栅极和接地的源极，和第四晶体管，具有与所述第三晶体管的漏极相连接的源极、与偏置电压相连接的栅极和与输出节点相连接的漏极，其中，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管中的至少一个包括与隔离电路相连接的浮置深n阱。
在所述低噪声放大器中，所述第二晶体管包括所述浮置深n阱。
在所述低噪声放大器中，所述第一晶体管包括所述浮置深n阱，并且所述第一晶体管的源极通过源极负反馈电路接地。
在所述低噪声放大器中，所述第一晶体管和所述第二晶体管均包括所述浮置深n阱，所述第一晶体管的源极通过源极负反馈电路接地。
在所述低噪声放大器中，所述第四晶体管包括所述浮置n阱。
在所述低噪声放大器中，所述第三晶体管包括所述浮置深n阱，并且所述第三晶体管的源极通过源极负反馈电路接地。
在所述低噪声放大器中，所述隔离电路包括电阻器、LC谐振腔或者四分之一波长传输线中的至少一个。
在所述低噪声放大器中，所述隔离电路包括具有至少为3kΩ的电阻的电阻器。
根据本发明的又一方面，提供了一种方法，包括：在低噪声放大器的共源极晶体管的栅极处接收振荡输入信号；允许深n阱浮置，其中，所述深n阱与至少一个共源极晶体管的主体或者具有与所述共源极晶体管的漏极相连接的源极的共栅极晶体管的主体相隔离；以及从所述低噪声放大器的输出节点输出放大信号。
在所述方法中，所述共源极晶体管包括所述深n阱，并且所述共源极晶体管的源极通过源极负反馈电路接地。
在所述方法中，所述共栅极晶体管包括所述深n阱。
在所述方法中，所述共源极晶体管包括所述深n阱，所述共源极晶体管的源极通过源极负反馈电路接地，并且所述方法包括将第二深n阱与所述共栅极晶体管的主体相隔离。
在所述方法中，通过隔离电路使所述深n阱与一个所述共源极晶体管的主体或者所述共栅极晶体管的主体相隔离，所述隔离电路包括电阻器、LC谐振腔或者四分之一波长传输线中的至少一个。
附图说明
图1A-图1C示出了根据一些实施例的单级低噪声放大器的多个实施例；
图2A-图2C示出了根据图1A-图1C的低噪声放大器的隔离电路的各个实施例；
图3A是根据图1A-图1C所示的低噪声放大器的带有浮置的深n阱的晶体管的截面图；
图3B是根据一些实施例带有浮置的深n阱的晶体管的平面图；
图4示出了根据一些实施例的两级低噪声放大器的一个实例；
图5示出了根据一些实施例的三级低噪声放大器的一个实例；
图6示出了根据一些实施例放大振荡输出信号的方法的一个实例的流程图；
图7是将根据本发明的LNA的增益性能与由不具有浮置深n阱的晶体管而形成的LAN相比较的图表；
具体实施方式
对于示例性实施例的描述旨在接合附图进行阅读，附图被认为是整个书面描述的一部分。
公开了改进的低噪声放大器(“LNA”)，其中至少一个晶体管被实现成浮置深n阱(“DNW”)。浮置DNW优选地减少了LNA所经历的n阱对源极负反馈的贡献和/或通过减少体效应而改善了增益性能。
图1A-图1C是单级LNA的各个实施例的电路图，其中使用浮置DNW来形成一个或多个晶体管。首先参考图1A，LNA100-1包括共源共栅增益级(cascode gain stage)102-1，该增益级包括与共栅极晶体管106f相连接的共源极晶体管104，使用下面将更详细描述的隔离电路50将该栅极晶体管实现成浮置DNW。共源极晶体管104的源极与地电位相连接，并且其漏极与共栅极晶体管106f的源极相连接。晶体管104的栅极与输入节点108相连接，该输入节点接收振荡输入信号RFIN。
共栅极晶体管106f的栅极与具有电压VG1的偏置电压源相连接，该栅极可以被设置为地电位。晶体管106f的漏极与节点110相连接，该节点与高压电源VDD相连接。节点110还被作为单级LNA100-1的输出节点，从其中输出了输出信号RFOUT。可以使用互补金属氧化物半导体(“CMOS”)技术来实现LNA100-1的每个电路元件。
图1B示出了单级LNA 100-2的另一个实例，该LNA包括共源共栅增益级102-2，该增益级包括共源极晶体管104f以及共栅极晶体管106，使用隔离电路50将该共源极晶体管形成为浮置DNW。共源极晶体管104f的源极与源极负反馈电路112相连接，该源极负反馈电路可以被实现成本领域普通技术人员所理解的电感器。共源极晶体管104f的栅极与接收输入信号RFIN的输入节点108相连接，并且晶体管104f的漏极与共栅极晶体管106的源极相连接。
共栅极晶体管106的栅极与具有可设置为地电位的电压VG1的偏置电压源相连接。晶体管106的漏极与节点110相连接，该节点与高压电源VDD相连接并且用作输出节点。
图1C中示出了单级LNA100-3的另一个实施例，其中将共源极晶体管104f和共漏极晶体管106f两者都实施成浮置DNW。如下面更详细地描述的那样，DNW通过与位于DNW和高压电源VDD之间的隔离电路50相结合而进行隔离。晶体管104f和106f形成了共源共栅增益级102-3，晶体管104f的栅极与输入节点108相连接，该栅极接收输入信号RFIN。共源极晶体管104f的源极通过源极负反馈电路112与地相连接。晶体管104f的漏极与晶体管106f的源极相连接，晶体管106f的漏极与输出节点110相连接。共栅极晶体管106f的栅极与设置为地电位的电压源VG1相连接。
如图2A-图2C所示，可以通过多种方式实现隔离电路50。在图2A所示的实施例中，隔离电路50-1被实现成了具有大电容的电容器52。在一些实施例中，例如，电容器52的电容大于或等于3kΩ。在一些实施例中，电容器具有大于或等于10kΩ的电容。
在图2B所示的实施例中，隔离电路50-2包括四分之一波长的传输线54。在一些实施例中，如图2C所示的实施例，隔离电路50-3被实现成LC谐振腔，包括与电容器58并联设置的电感器56。本领域的普通技术人员应理解，如下面更加详细描述的，可以选择LC谐振腔的共振频率以将DNW与VDD相隔离。
图3A是形成在浮置DNW 12(例如，晶体管104f和106f)中的晶体管的截面图，以及图3B是这种晶体管的平面图。如图3A和图3B所示，晶体管104f，106f形成在半导体衬底10上方，该衬底可以掺杂有p型材料。如本领域的普通技术人员所理解的那样，半导体衬底10可以由多种材料形成，其包括但不限于，体硅、磷化硅(“SiP”)、硅锗(“SiGe”)、碳化硅(“SiC”)、锗(“Ge”)、绝缘体上硅-硅(“SOI-Si”)、绝缘体上硅-锗(“SOI-Ge”)或它们的组合。
DNW 12形成在衬底10中。如本领域的普通技术人员所理解的那样，通过利用适合的n型材料(诸如，砷、磷、锑，或其他V族元素)掺杂半导体衬底来形成DNW 12。P阱14形成在DNW 12上方并且在横向上被n阱16包围。通过利用任意适合的p型掺杂物(诸如，硼、镓、铝或任意的III族元素)掺杂p阱14的区域来形成p阱14。
晶体管104f，106f的源极和漏极通过N+区域18来形成，该区域掺杂了适合的n型掺杂物，从而使其n型掺杂物的浓度高于DNW 12和n阱16。通过在沟道上沉积栅极氧化物20，在该栅极氧化物20上方形成栅极电介质22而在位于N+区域之间的沟道区域上方形成晶体管104f，106f的栅极。侧壁26可以被设置在栅极电介质22和栅电极24的侧面上。
浅沟槽隔离(“STI”)区域28与位于p阱14的上表面中的N+区域16相邻地设置。STI区域28将N+区域与P+区域分隔开，该P+区域与p阱14的上表面中的N+区域横向地间隔。另一个STI区域32与p阱14的上表面中的P+区域30相邻地形成并且将P+区域30与形成在n阱16的上表面中的N+区域34隔离开。STI区域36形成在半导体衬底10的上表面中并且将N+区域34与P+区域38相分开。P+区域38在衬底10的上表面中横向地设置在STI区域36旁。
衬底10、DNW和n阱12，16以及p阱14具有相应的电容RSUB、RDNW和RPW。二极管40形成在衬底10和DNW 12的界面处，而二极管42形成在DNW 12和p阱14之间的界面处。二极管44形成在p阱14和N+区域16之间的界面处。二极管44的阳极与二极管42的阳极在节点46处相连接，该节点通过p阱电容，RPW与P+区域30相连接。P+区域30用于晶体管106的体接触件。
二极管42的阴极与二极管40的阴极在节点48处相连接。节点48通过n阱电阻RDNW与N+区域相连接。N+区域34还与隔离电路50相连接，该隔离电路设置在N+区域和设为VDD的电压源之间，VDD相当于交流电流(“AC”)的地。隔离电路50优选地将DNW 12与电压相隔离，从而使得DNW有效地浮置。利用DNW 12的浮置，减少了由于体效应而从源极到主体的信号损耗路径并且改善了放大器100的增益。二极管40的阴极通过衬底电阻RSUB与P+区域38相连接。P+区域38接地。
如本领域的普通技术人员所理解的那样，LNA可以被实现成具有多个级。图4示出了两级LNA 400的一个实例，其中将一个或多个晶体管实现成了浮置DNW。如图4所示，输入节点108与输入匹配网络120相连接，该输入匹配网络与共源共栅增益级102-1的共源极晶体管104的栅极相连接。共源极晶体管104的源极接地并且其漏极与共栅极晶体管106f的源极相连接，使用隔离电路50将该共栅极晶体管形成为浮置DNW。
共栅极晶体管106f的栅极与可具有地电压的电压源VG1相连接。共栅极晶体管106f的漏极与中间级匹配网络122相连接，该网络与VDD和共源增益级102-2的共源极晶体管104f的栅极相连接。共源共栅增益级102-2的共源极晶体管104f与也连接至地的源极负反馈电路112相连接。晶体管104f的漏极与共栅极晶体管106的源极相连接。
共栅极晶体管106的栅极与设置为偏置电压VG2的电源相连接，该电源可以被设置为地电势。共栅极晶体管106的漏极与输出匹配网络124相连接。输出匹配网络124与电压源VDD以及输出节点110相连接。
图5示出了三级的LNA 500的一个实施例，其中，每个级都具有至少一个包括浮置DNW的晶体管。具体地，LNA 500包括第一级102-3，在该级中共源极晶体管104f-1和共栅极晶体管106f-1均包括由相应的隔离电路50所提供的浮置DNW。晶体管140f-1的源极与源极负反馈电路112-1相连接，该源极负反馈电路在一些实施例中被实现成电感器，其栅极与输入节点108相连接，并且其漏极与晶体管106f-1的源极相连接。晶体管106f-1的栅极与第一偏置电压源VG1相连接，并且其漏极与中间级适配网络122-1相连接。
中间级适配网络122-1与VDD以及第二共源共栅增益级102-1的输入端相连接。如图5所示，中间级适配网络122-1与共源极晶体管104的栅极相连接，该共源极晶体管的源极直接接地。晶体管104的漏极与共栅极晶体管106f-2的源极相连接，该共栅极晶体管包括通过隔离电路50所提供的浮置DNW。晶体管106f-2的栅极与偏置电压源VG2相连接，并且晶体管106f-2的漏极与中间级适配网络122-2相连接。
中间级匹配网络122-2与VDD以及第三共源共栅增益级102-2的输入端相连接，第三共源共栅增益级包括具有浮置DNW的共源极晶体管104f-2、共栅极晶体管106以及源极负反馈电路112-2。晶体管104f-2的源极与源极负反馈电路112-2相连接，并且其漏极与共栅极晶体管106的源极相连接，共栅极晶体管106的栅极与偏置电压源VG3相连接。晶体管106的漏极与输出匹配网络124相连接，该网络与VDD以及输出节点110相连接。本领域的普通技术人员将理解，还可以是其他多级的实施例。
借助图1C和图6描述LNA的操作，图6是放大振荡信号的方法600的一个实例的流程图。在框602中，在共源极晶体管104f出接收振荡输入信号，该共源极晶体管的源极与电感性的源极负反馈电路112相连接。本领域的普通技术人员将理解，当RFIN的电压超过晶体管104f的阈值电压时，晶体管104f处在导电的“导通”的状态下。当RFIN的电压低于晶体管104的阈值电压时，晶体管104f处在不导电的“截止”状态下。
在框604中，晶体管104f的过多的源极退化受到了晶体管104f的浮置DNW的限制。从图3中可以很好地看出，晶体管104f的DNW 12中的节点48设置在二极管40和42之间，当不存在隔离器件50时，该节点由于穿过RDNW、n阱16以及N+区域34的寄生路径而趋于退化。隔离器件50的包含物(诸如，大电阻器52、四分之一波长的传输线54，或包括了电容器56和并联电容器58的LC谐振腔)在VDD和N+区域34之间有效地提供了开路，从而使得二极管40和42不再进一步退化。
在框606中，共栅极晶体管106f的信号损耗路径上的损耗降低。再次参考图3，共栅极晶体管106f包括将VDD与DNW 12分隔开的隔离电路50，从而使得DNW 12的电压电势有效地浮置。例如，隔离电路50通过阻止电流经过信号损耗路径而防止信号损耗，该信号损耗路径被限定为从节点46经过二极管42、DNW12、n阱16以及N+区域34到达VDD的路径。
在框608中，放大的振荡信号从LNA100-3的节点输出。该输出的放大信号RFOUT经历了与不包括浮置栅极的LNA相比具有更低噪声系数的改进了的增益。
例如，图7是将不包括具有浮置的DNW的晶体管的LNA的增益(轨迹702)与包括了具有浮置DNW晶体管的LNA的增益(轨迹704)相比较的增益频率图。如图7所示，带有浮置DNW 704的LNA的输出信号在60GHz处具有大约25dB的增益，与其相比，不带有浮置的DNW 702的LNA的输出信号在60GHz处具有大约16.8dB的增益。与具有不带有浮置的DNW的晶体管的LNA相比，带有包括了浮置的DNW的晶体管的LNA的噪声系数改进大约2dB。通过使用具有用于隔离电路50的3kΩ电阻的电阻器52来实现轨迹704的浮置的DNW。
本文所公开的改进的LNA优选地包括至少一个具有浮置的DNW的晶体管，该浮置的DNW降低了LNA所经历的n阱至源极的负反馈幅度和/或通过减小体效应而改善了增益性能。本文所描述的LNA适用于传统上由于增大栅极电阻而减小最大频率的高k金属栅极工艺。
在一些实施例中，低噪声放大器包括具有栅极和源极的第一晶体管，该栅极被配置成接收振荡输入信号，源极接地。第二晶体管具有与第一晶体管的漏极相连接的源极，与偏置电压相连接的栅极，以及与输出节点相连接的漏极。第一和第二晶体管中的至少一个包括与隔离电路相连接的浮置的深n阱。
在一些实施例中，低噪声放大器包括第一和第二级。第一级包括具有栅极和源极的第一晶体管，该栅极被配置成接收振荡输入信号，源极与接地相连接。第二晶体管具有与第一晶体管的漏极相连接的源极，与偏置电压相连接的栅极，以及与第一级的输出节点相连接的漏极。第二级包括第三晶体管，具有与第一级的输出节点相连接的栅极以及与接地相连接的源极。第四晶体管具有与第三晶体管的漏极相连接的源极，与偏置电压相连接的栅极，以及与输出节点相连接的漏极。第一、第二、第三以及第四晶体管中的至少一个包括与隔离电路相连接的浮置的深n阱。
一种方法包括：在低噪声放大器的共源极晶体管的栅极处接收振荡输入信号，允许深n阱浮置，其中，深n阱与至少一个共源极晶体管的的主体或与具有与共源极晶体管的漏极相连接的源极的共栅极晶体管的主体相互隔离开。放大的信号从低噪声放大器的输出节点输出。
尽管已经借助示例性的实施例对本发明进行了描述，但本发明并不局限于此。应更为广泛地解释所附的权利要求，从而包括本领域的技术人员在不背离本发明的范围和等效范围的条件下可以实现的本发明的其他变化和实施例。

Claims (10)

1.一种低噪声放大器，包括：
第一晶体管，具有被配置成接收振荡输入信号的栅极和接地的源极；以及
第二晶体管，具有与所述第一晶体管的漏极相连接的源极、与偏置电压相连接的栅极和与输出节点相连接的漏极，
其中，所述第一晶体管和所述第二晶体管中的至少一个包括与隔离电路相连接的浮置深n阱。
2.根据权利要求1所述的低噪声放大器，其中，所述第二晶体管包括所述浮置深n阱。
3.根据权利要求1所述的低噪声放大器，其中，所述第一晶体管包括所述浮置深n阱，并且所述第一晶体管的源极通过源极负反馈电路接地。
4.根据权利要求1所述的低噪声放大器，其中，所述第一晶体管和所述第二晶体管均包括所述浮置深n阱，所述第一晶体管的源极通过源极负反馈电路接地。
5.根据权利要求1所述的低噪声放大器，其中，所述隔离电路包括电阻器、LC谐振腔或者四分之一波长传输线中的至少一个。
6.根据权利要求5所述的低噪声放大器，其中，所述隔离电路包括具有至少为3kΩ的电阻的电阻器。
7.根据权利要求1所述的低噪声放大器，其中，所述隔离电路与第一类型的第一掺杂区域相连接，所述第一类型的第一掺杂区域形成在第一类型的阱的上表面中，所述第一类型的阱形成在所述深n阱上方。
8.一种低噪声放大器，包括：
第一级，包括：
第一晶体管，具有被配置成接收振荡输入信号的栅极和接地的源极，和
第二晶体管，具有与所述第一晶体管的漏极相连接的源极、与偏置电压相连接的栅极和与所述第一级的输出节点相连接的漏极；以及
第二级，包括：
第三晶体管，具有与所述第一级的输出节点相连接的栅极和接地的源极，和
第四晶体管，具有与所述第三晶体管的漏极相连接的源极、与偏置电压相连接的栅极和与输出节点相连接的漏极，
其中，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管中的至少一个包括与隔离电路相连接的浮置深n阱。
9.根据权利要求8所述的低噪声放大器，其中，所述第二晶体管包括所述浮置深n阱。
10.一种方法，包括：
在低噪声放大器的共源极晶体管的栅极处接收振荡输入信号；
允许深n阱浮置，其中，所述深n阱与至少一个共源极晶体管的主体或者具有与所述共源极晶体管的漏极相连接的源极的共栅极晶体管的主体相隔离；以及
从所述低噪声放大器的输出节点输出放大信号。
CN201210299998.0A 2012-04-13 2012-08-21 带有浮置阱的放大器 Active CN103378808B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/445,955 US8797104B2 (en) 2012-04-13 2012-04-13 Amplifier with floating well
US13/445,955 2012-04-13

Publications (2)

Publication Number Publication Date
CN103378808A true CN103378808A (zh) 2013-10-30
CN103378808B CN103378808B (zh) 2016-04-06

Family

ID=49324547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210299998.0A Active CN103378808B (zh) 2012-04-13 2012-08-21 带有浮置阱的放大器

Country Status (2)

Country Link
US (1) US8797104B2 (zh)
CN (1) CN103378808B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105391407A (zh) * 2015-12-16 2016-03-09 成都嘉泰华力科技有限责任公司 一种毫米波低噪声耦合放大组件
CN110417370A (zh) * 2018-04-26 2019-11-05 三星电机株式会社 具有多输入多输出（mimo）结构的低噪声放大器电路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140362482A1 (en) * 2013-06-06 2014-12-11 Media Tek Inc. Electrostatic discharge structure for enhancing robustness of charge device model and chip with the same
US9071203B2 (en) * 2013-07-11 2015-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS cascode power cells
US9276526B2 (en) * 2013-09-27 2016-03-01 Peregrine Semiconductor Corporation Amplifier with variable feedback impedance
US9374042B2 (en) * 2014-03-27 2016-06-21 Infineon Technologies Ag System and method for a low noise amplifier
TWI670932B (zh) 2019-02-12 2019-09-01 財團法人國家實驗研究院 訊號處理電路
US10879851B2 (en) * 2019-04-30 2020-12-29 Northrop Grumman Systems Corporation Low noise amplifier with noise cancellation
US11380680B2 (en) * 2019-07-12 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device for a low-loss antenna switch
DE102020113596A1 (de) * 2019-07-12 2021-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung für einen verlustarmen antennenschalter
US11595008B2 (en) * 2020-01-09 2023-02-28 Skyworks Solutions, Inc. Low noise amplifiers with low noise figure
US11817829B2 (en) 2021-01-29 2023-11-14 Skyworks Solutions, Inc. Multi-mode broadband low noise amplifier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452407A (zh) * 2002-04-15 2003-10-29 夏普公司 用于卫星广播接收系统和接收机装置中的低噪声变频器
US20050221787A1 (en) * 2000-05-30 2005-10-06 Ting-Wah Wong Integrated radio frequency circuits

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867957B1 (en) * 2002-10-09 2005-03-15 Pericom Semiconductor Corp. Stacked-NMOS-triggered SCR device for ESD-protection
US6822518B1 (en) * 2003-04-29 2004-11-23 Realtek Semiconductor Corp. Low noise amplifier
US7969243B2 (en) * 2009-04-22 2011-06-28 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050221787A1 (en) * 2000-05-30 2005-10-06 Ting-Wah Wong Integrated radio frequency circuits
CN1452407A (zh) * 2002-04-15 2003-10-29 夏普公司 用于卫星广播接收系统和接收机装置中的低噪声变频器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105391407A (zh) * 2015-12-16 2016-03-09 成都嘉泰华力科技有限责任公司 一种毫米波低噪声耦合放大组件
CN105391407B (zh) * 2015-12-16 2017-12-29 成都嘉泰华力科技有限责任公司 一种毫米波低噪声耦合放大组件
CN110417370A (zh) * 2018-04-26 2019-11-05 三星电机株式会社 具有多输入多输出（mimo）结构的低噪声放大器电路

Also Published As

Publication number Publication date
CN103378808B (zh) 2016-04-06
US20130271223A1 (en) 2013-10-17
US8797104B2 (en) 2014-08-05

Similar Documents

Publication Publication Date Title
CN103378808B (zh) 带有浮置阱的放大器
KR101335202B1 (ko) Ｍｏｓｆｅｔ 및 이중-게이트 ｊｆｅｔ을 포함하는 전자 회로
US6555839B2 (en) Buried channel strained silicon FET using a supply layer created through ion implantation
JP5684410B2 (ja) 高速高電力半導体デバイス
US11552196B2 (en) Low noise amplifier transistors with decreased noise figure and leakage in silicon-on-insulator technology
US9627374B2 (en) Electronic circuits including a MOSFET and a dual-gate JFET
CN101894863B (zh) 场效应晶体管
JP2009505391A (ja) Ｌｄｍｏｓトランジスタ
WO2022134017A1 (en) Semiconductor device and manufacturing method thereof
WO2022134018A1 (en) Semiconductor device and manufacturing method thereof
US9418992B2 (en) High performance power cell for RF power amplifier
JP2008244094A (ja) 高周波電力増幅器および携帯型無線端末
Martineau et al. Si and SOI CMOS technologies for millimeter wave wireless applications
König et al. Si/SiGe field-effect transistors
Mohtaram et al. Physical analysis on the DC and RF operations of a novel SOI-MESFET with protruded gate and dual wells
US9071203B2 (en) CMOS cascode power cells
US11211909B2 (en) Adjustable capacitors to improve linearity of low noise amplifier
US9111765B2 (en) Integrated circuit (IC) structure
JP7450719B2 (ja) Ｉｉｉ族窒化物半導体集積回路構造、その製造方法および使用
US20220375927A1 (en) Semiconductor device and manufacturing method thereof
US11558019B2 (en) Method and circuit to isolate body capacitance in semiconductor devices
US11107918B2 (en) Semiconductor structure for fully depleted silicon-on-insulator (FDSOI) transistor
EP2892079B1 (en) Electronic circuits including a MOSFET and a dual-gate JFET
Al-Sa'di et al. RF NMOS switch with dedicated sinks for reduced leakage current
Uzunoglu Evolution of Solid-State Amplification and Its Limitations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant