CN103367606B - 制造发光二极管芯片的方法 - Google Patents

制造发光二极管芯片的方法 Download PDF

Info

Publication number
CN103367606B
CN103367606B CN201310286849.5A CN201310286849A CN103367606B CN 103367606 B CN103367606 B CN 103367606B CN 201310286849 A CN201310286849 A CN 201310286849A CN 103367606 B CN103367606 B CN 103367606B
Authority
CN
China
Prior art keywords
emitting diode
face
light
light emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310286849.5A
Other languages
English (en)
Other versions
CN103367606A (zh
Inventor
崔成强
韦嘉
袁长安
张国旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING SEMICONDUCTOR LIGHTING TECHNOLOGY PROMOTION CENTER
Original Assignee
BEIJING SEMICONDUCTOR LIGHTING TECHNOLOGY PROMOTION CENTER
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING SEMICONDUCTOR LIGHTING TECHNOLOGY PROMOTION CENTER filed Critical BEIJING SEMICONDUCTOR LIGHTING TECHNOLOGY PROMOTION CENTER
Priority to CN201310286849.5A priority Critical patent/CN103367606B/zh
Publication of CN103367606A publication Critical patent/CN103367606A/zh
Application granted granted Critical
Publication of CN103367606B publication Critical patent/CN103367606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

本发明涉及一种制造发光二极管芯片的方法，包括以下步骤：步骤一：在具有有源面和与所述有源面相对的无源面的发光二极管圆片的任一个面上涂布荧光粉层并固化；步骤二：对发光二极管圆片进行切割，形成若干单独的片体；步骤三：将单个的片体与基板电连接并封装形成发光二极管芯片。本发明优势是采用圆片级方法，多个片体的荧光粉涂布一次完成，方法效率高；同时圆片级片体涂层厚度均匀，发光二极管芯片出光的颜色和色温的一致性好。

Description

制造发光二极管芯片的方法
技术领域
本发明涉及一种发光二极管的制备方法，特别是关于一种发光二极管圆片的荧光粉涂层方法。
背景技术
发光二极管（LightEmittingDiode或LED）在正向电流的作用下，其PN中的空穴和电子在扩散过程中复合，发出特定波长范围的光子，进而将电能转化为光能。为了实现发光二极管的白光照明，需要发光二极管发出多种波长光谱。一类方法是采用几种颜色发光二极管的混光，例如，使用红、绿、蓝三种芯片，封装在一个器件中。另一类方法是采用一种发出特定波长光线的芯片，在芯片出光位置上增加一个荧光粉涂层。该荧光粉涂层改变了芯片本身光的波长和颜色，并与芯片的光混合，形成白光。目前，蓝光芯片加上黄色荧光粉的方案正在大规模的使用，而其中铝酸盐类黄色荧光粉相对成熟，出光效率高，并且成本相对比较低，是目前主流的白光照明配光方法。此外，正在开发的紫外光芯片加上红、绿、蓝荧光粉的方案，该方案采用荧光粉激活的三种三元色红、绿、蓝进行混合，形成白光。
芯片表面的荧光粉涂层质量，例如荧光粉涂层的厚度的均匀性对芯片出光的颜色有直接的影响。荧光粉涂层厚度的均匀性与众多因素有关，如叠放胶的总体积，胶的粘滞系数，胶是否叠放在芯片的正中央等。如图1A到1E所示，是现有技术中引线键合封装发光二极管的方法流程示意图。图1A显示的发光二极管圆片10具有引线键合垫11的面朝上，背向基板30。具体方法流程为：如图1B所示，将发光二极管圆片10切割为多个单独的芯片20；如图1C所示，将单个芯片20放在基板30上，通过芯片粘合剂40进行粘合，并将金属引线50进行引线键合；如图1D所示，将含有荧光粉的液体高分子胶通过针管60滴涂或喷涂的方法叠放到芯片20的中央，然后荧光粉胶流动覆盖芯片20的表面和侧面；如图1E所示，采用密封胶70对芯片20进行密封。如图2A到2D所示，是现有技术中倒装芯片封装发光二极管的方法流程示意图；图2A显示的发光二极管圆片10有电极凸起12的一面朝下，面向基板30。具体方法流程为：如图2B所示，将发光二极管圆10切割为多个芯片20；如图2C所示，将芯片20与基板30固定连接，将含有荧光粉的液体高分子胶通过针管60滴涂或喷涂的方法叠放到芯片20的中央，然后荧光粉胶流动覆盖芯片20的表面和侧面；如图2D所示，采用密封胶70对芯片20进行密封。在上述两个方法流程中，对发光二极管圆片10的荧光粉涂层的方法均为针管涂布，该方法不是一个重复性很好的方法，因此涂布的荧光粉厚度不一致，导致芯片发出的光线的颜色不一致，以及导致芯片之间的色差。对单个芯片进行荧光粉针管涂布的另一个问题是方法时间增加，方法效率降低。
发明内容
针对上述问题，本发明的目的在于制造发光二极管芯片的方法，通过该方法实现的荧光粉涂层厚度均匀，制造效率高。
根据本发明，提供了一种制造发光二极管芯片的方法，包括以下步骤：
步骤一：在具有有源面和与有源面相对的无源面的发光二极管圆片的任一个面上涂布荧光粉层并固化；
步骤二：对发光二极管圆片进行切割，形成若干单独的片体；
步骤三：将单个的片体与基板电连接并封装形成发光二极管芯片。
根据本发明的方法，采用先在圆片整体上涂布荧光粉，然后再切割成单独的片体能够保证由同一个圆片制造的芯片具有相同的荧光粉厚度。
在一个实施例中，在步骤一中，采用旋转圆片涂布、喷涂、模板印刷中的一种来涂布荧光粉。这种方法比传统方法中对单个芯片分别进行滴涂荧光粉效率更高，因此节省了制造时间，提高了效率。
在一个实施例中，在有源面上设置有多个引线键合垫，在有源面上涂布荧光粉层时，在步骤一和步骤二之间，还有第一附加步骤：暴露发光二极管圆片上的引线键合垫；在步骤二和步骤三之间，还有第二附加步骤：以片体的有源面背向基板的方式将片体固定到基板上，并将引线键合垫和基板进行引线键合。这种方法适用于引线键合发光二极芯片的制造。在一个具体的实施例中，在第一附加步骤中，使用激光刻蚀或化学腐蚀的方法暴露发光二极管圆片上的引线键合垫。采用这些方法能够除去引线键合垫区域的荧光粉层而不影响其余部分的荧光粉层，从而不会影响芯片的发光性能。
在一个实施例中，在有源面上设置有电极凸起，并且在无源面上涂布荧光粉层。在一个具体的实施例中，在步骤三中，以片体的有源面朝向基板，并且电极凸起与基板相接触的方式将片体固定到基板上。这适用于倒装发光二极芯片的制造。
在一个实施例中，在步骤一中，首先将发光二极管圆片的任一个面进行切割深度小于圆片厚度的预切割，然后在进行预切割后的面上涂布荧光粉层并固化。在涂布荧光粉时，不但能在面上涂上荧光粉，还能够在预切割缝上涂上荧光粉。在沿着预切割缝将发光二极管圆片切成片体之后，在每个片体的侧部上也就会有荧光粉层存在，从而能够提高发光二极管芯片的整体发光效率。此外，由于没有将发光二极管圆片完全切开，使得能够使用旋转圆片涂布荧光粉的方法，从而随后形成的发光二极管芯片的上的荧光粉层的厚度也为相同。
在一个优选的实施例中，在预切割缝位置处，未切透部分的厚度在0.5-2μm之间。这样，虽然在随后形成的发光二极管芯片的侧部上会有一小部分没有荧光粉而不能发光，但是这部分如此小而不会影响发光二极管芯片整体的发光性能。
在一个实施例中，预切割缝的宽度为面上的荧光粉层厚度的一倍。在步骤二中，切割线的位置处于预切割缝的宽度的中心。通过这种方法，随后形成的发光二极管芯片的顶部和侧部上的荧光粉层的厚度为相同，从而能提高发光二极管芯片的发光品质。
本发明由于采取以上技术方案，其具有以下有益效果：1、本发明直接在发光二极管圆片的表面涂布一层均匀的荧光粉胶，因此，能够提高单个芯片上荧光粉涂层厚度的均匀性，同时不需要对单个芯片进行荧光粉胶滴涂，节省了方法时间，提高了涂布效率。2、本发明提供的引线键合芯片的圆片级荧光粉胶涂布，先在发光二极管圆片有源面上涂布一层荧光粉胶，然后通过激光刻蚀或化学腐蚀的方法去除片体需要引线键合的键合垫区域上的荧光粉胶，与现有技术中在片体上增加所需要的荧光粉相比，本发明得到的荧光粉层厚度一致性较好，且激光刻蚀方法简单、容易控制。3、本发明提供的倒装芯片的圆片级荧光粉胶涂布，将带有荧光粉胶涂布在发光二极管圆片的无源面，然后将发光二极管圆片切割为若干个单独的片体，由于片体的无源面没有电极，因此，不需要去除片体需要引线键合的键合垫区域上的荧光粉胶，方法效率高。4、本发明提供的芯片侧面具有荧光粉的圆片级涂布，首先利用较宽的砂轮或激光束切割发光二极管圆片成若干单独的片体，在发光二极管圆片的有源面和相邻片体之间的切割区域涂布荧光粉，固化荧光粉；再用较窄的砂轮或激光束切割片体之间的荧光粉胶，切割后有部分荧光粉胶贴在片体的侧面，因此，能够使芯片侧面发出的光也能被荧光粉激发，提高了荧光粉的总体激发效率。本发明采用圆片级方法，多个片体的荧光粉涂布一次完成，方法效率高；同时圆片级片体涂层厚度均匀，芯片出光的颜色和色温的一致性好，因此，可广泛用于发光二极管制备过程中。
附图说明
以下结合附图来对本发明进行详细的描绘。然而应当理解，附图的提供仅为了更好地理解本发明，它们不应该理解成对本发明的限制。
图1A到1E是传统引线键合封装芯片的制造过程示意图；其中，图1A是发光二极管圆片结构示意图；图1B是切割发光二极管圆片示意图；图1C是单个片体固定在基板上并进行引线键合的示意图；图1D是片体有源面滴放荧光粉胶示意图；图1E是封装片体示意图；
图2A到2D是传统倒装芯片的制造过程示意图；其中，图2A是发光二极管圆片结构示意图；图2B是切割发光二极管圆片示意图；图2C是片体无源面滴放荧光粉胶示意图；图2D是封装片体示意图；
图3A到3F是本发明的第一实施方案的制造过程示意图；其中，图3A是发光二极管圆片结构示意图；图3B是发光二极管圆片有源面涂布荧光粉层示意图；图3C是暴露引线键合垫示意图；图3D是切割发光二极管圆片示意图；图3E是片体固定在基板上并进行引线键合的示意图；图3F是封装片体示意图；
图4A到4D是本发明的第二实施方案的制造过程示意图；其中，图4A是发光二极管圆片结构示意图；图4B是发光二极管圆片无源面涂布荧光粉层示意图；图4C是切割发光二极管圆片示意图；图4D是封装片体示意图；
图5A到5D是本发明的第三实施方案的制造过程示意图；其中，图5A是发光二极管圆片结构示意图；图5B是预切割发光二极管圆片示意图；图5C是圆片级荧光粉涂布示意图；图5D是切割发光二极管圆片示意图。
图6是根据本发明的方法的步骤示意图。
具体实施方式
下面对照附图，并通过对实施例的描述，来进一步详细地说明本发明。
根据本发明的方法，包括以下步骤。如图6所示。
步骤100：在具有有源面和与有源面相对的无源面的发光二极管圆片的任一个面上涂布荧光粉层并固化；
步骤200：对发光二极管圆片进行切割，形成若干单独的片体；
步骤300：将单个的片体与基板电连接并封装形成发光二极管芯片。
下面来详细描述根据本发明的各个实施方案。
第一实施方案：
在本实施方案中涉及的片体20上设置有一到两个引线键合垫11，以便通过金属引线50施加电流到芯片上，驱动芯片发光。本实施方案适用于引线键合发光二极芯片的制造。
如图3A所示，首先提供完整的发光二极管圆片10（以下称之为圆片10），在圆片10的有源面13（即具有PN结的面）上设置有多个引线键合垫11，其中引线键合垫11相对于圆片10的有源面13而凸出。
如图3B所示，向有源面13上涂布荧光粉层80并固化。在一个实施例中，将荧光粉分散在胶中，以方便涂布荧光粉。荧光粉通常选用YAG铝酸盐、硅酸盐、氮化物以及氮氧化物型的荧光材料。荧光粉的形状可为颗粒状或片状。为了实现荧光粉的均匀分布，在一个实施例中，荧光粉的粒度选择在一微米到几十微米之间。另外，作为分散剂的胶可选择为硅胶、环氧树脂等。荧光粉的涂布方法与胶的状态相关，例如当液态或胶状的胶可选择旋转圆片10进行涂布、溅射涂布或模板印刷涂布。当胶为固体薄膜时，可通过真空印压的方式涂布荧光粉。这些涂布方法是本领域的技术人员所熟知的，为了简单起见，这里不再赘述。为了使发光二极管芯片能有良好的发光性能，在一个实施例中，荧光粉层80的厚度可在10微米到100微米之间。在圆片10上涂布荧光粉胶结束后，还需要全部或部分固化荧光粉层，使之能在后面圆片切割时保持形状。通常选择的固化方法包括加热、紫外线照射等方法。
如图3C所示，暴露发光二极管圆片10上的引线键合垫11。在本实施方案中，可使用激光刻蚀或化学腐蚀的方法暴露圆片10上的引线键合垫11。激光刻蚀法是通过激光束去除引线键合垫上的荧光粉胶。将激光束的直径选择为与引线键合垫的直径相近，激光通过加热气化或者在较低的能量下使荧光粉高分子胶的分子键断裂，从而分解高分子胶而荧光粉颗粒不被激光气化，但会随着作为荧光粉基底的高分子胶一块儿被去除。化学腐蚀法则是图案化引线键合垫区域上的光刻胶，然后用化学溶剂腐蚀引线键合垫上的荧光粉胶来使引线键合垫11暴露出来。化学溶剂的选择与荧光粉基底的高分子材料有关，例如对环氧树脂类高分子，可采用硫酸等溶剂腐蚀。
如图3D所示，对圆片10进行切割，形成若干（图中示出两个）单独的片体20。由于之前已经在圆片10的有源面13上均匀地涂布了荧光粉层，因此每个片体20的有源层上也均匀分布了荧光粉层，设置来自于同一圆片10的片体20上的荧光粉的厚度相同，这有助于调高发光二级管的发光能力。
如图3E所示，将单个具有荧光粉涂层80的片体20以有源面背13向基板30的方式固定到基板30上，并将引线键合垫11和基板30进行引线键合。在一个实施例中，通过银浆或键合金属将片体20粘结到基板30上，然后将金属引线50（如金丝）通过超声波键合的方法将引线键合垫11和基板30进行引线键合，即连接在一起。
最后，如图3F所示，对片体20进行灌胶，实现封装。
第二实施方案：
本实施方案适用于倒装发光二极芯片的制造。
如图4A所示，提供完整的圆片10。在圆片10的有源面13上有若干电极凸起12，无源面14为平整面。
如图4B所示，在无源面14表面上涂布荧光粉层80并固化。
如图4C所示，对发光二极管圆片10进行切割，形成若干（图中示出两个）单独的片体20。图4B和4C所使用的原料、方法、和原理与第一实施方案的3B和3D完全相同，为了简单起见，这里不再赘述。
如图4D所示，以片体20的有源面13朝向基板30，并且电极凸起12与基板30相接触的方式将片体20固定到基板30上。然后，然后对片体20进行灌胶，实现封装。
第三实施方案：
如图5A，提供完整的圆片10。这里圆片10既可以为第一实施方案中的带有引线键合垫11的圆片10，也可以为第二实施方案中的带有电极凸起12的圆片10。在本实施方案中，仅以带有引线键合垫11的圆片10为例进行描述。
如图5B，向圆片10的有源面13进行切割深度小于圆片10厚度的预切割。容易理解地是，当使用带有电极凸起12的圆片10时，应当在无源面14上进行预切割。在一个实施例中，在预切割缝17的位置处，未切透部分18的厚度在0.5-2μm之间。这样，在预切割之后，圆片10仍然为一个整体，以使得能够使用旋转圆片10的方式来涂布荧光粉。
如图5C，在进行预切割后的有源面13上涂布荧光粉层并固化。在一个实施例中，预切割缝17的宽度为荧光粉层80的厚度的一倍。如图5D，对圆片10进行切割，形成若干单独的片体20。在一个实施例中，切割线的位置处于预切割缝17的宽度的中心。结合图5B和5C的特征，还能得知，不但能够在有源面13上涂上荧光粉，还能够在预切割缝17上涂上荧光粉。在沿着预切割缝17将圆片10切成片体之后，在每个片体20的侧部上也就会有荧光粉层存在，从而能够提高芯片的整体发光效率。例如，对1毫米左右的垂直芯片，约有15%的侧光。对同样尺寸的水平芯片，侧光约有30%。对几个毫米大小的芯片，侧光可能会降低到总光通量的10%以下。
片体20接下来的封装步骤与实施方案一或实施方案二相同，为了简单起见，这里不再赘述。
由于芯片表面的荧光粉涂层质量，特别是荧光粉涂层的厚度的均匀性对芯片发出光的颜色的一致性有直接影响，而根据本发明的芯片具有厚度均匀性良好的荧光粉涂层，因此根据本发明的芯片发出的光的颜色一致性比根据现有技术制备的芯片更好。
以上所述具体的实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改，等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种制造发光二极管芯片的方法，包括以下步骤：
步骤一：在具有有源面和与所述有源面相对的无源面的发光二极管圆片的任一个面上涂布荧光粉层并固化；
步骤二：对发光二极管圆片进行切割，形成若干单独的片体；
步骤三：将单个的片体与基板电连接并封装形成发光二极管芯片；
在所述有源面上设置有多个引线键合垫；
在所述有源面上涂布荧光粉层时，在步骤一和步骤二之间，还有第一附加步骤：暴露发光二极管圆片上的引线键合垫；
在步骤二和步骤三之间，还有第二附加步骤：以片体的有源面背向基板的方式将片体固定到基板上，并将引线键合垫和基板进行引线键合；
其中，在所述步骤一中，首先将发光二极管圆片的任一个面进行切割深度小于所述圆片厚度的预切割，然后在进行预切割后的面上涂布荧光粉层并固化；在所述预切割缝位置处，未切透部分的厚度在0.5-2μm之间。
2.根据权利要求1所述的方法，其特征在于，在所述第一附加步骤中，使用激光刻蚀或化学腐蚀的方法暴露发光二极管圆片上的引线键合垫。
3.根据权利要求1所述的方法，其特征在于，在所述有源面上设置有电极凸起，并且在所述无源面上涂布荧光粉层。
4.根据权利要求3所述的方法，其特征在于，在所述步骤三中，以片体的有源面朝向基板，并且所述电极凸起与所述基板相接触的方式将片体固定到基板上。
5.根据权利要求1所述的方法，其特征在于，所述预切割缝的宽度为所述面上的荧光粉层厚度的一倍。
6.根据权利要求1所述的方法，其特征在于，在所述步骤二中，切割线的位置处于所述预切割缝的宽度的中心。
7.根据权利要求1到6中任一项所述的方法，其特征在于，在所述步骤一中，采用旋转圆片涂布、喷涂、模板印刷中的一种来涂布荧光粉。
CN201310286849.5A 2013-07-09 2013-07-09 制造发光二极管芯片的方法 Active CN103367606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310286849.5A CN103367606B (zh) 2013-07-09 2013-07-09 制造发光二极管芯片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310286849.5A CN103367606B (zh) 2013-07-09 2013-07-09 制造发光二极管芯片的方法

Publications (2)

Publication Number Publication Date
CN103367606A CN103367606A (zh) 2013-10-23
CN103367606B true CN103367606B (zh) 2016-06-01

Family

ID=49368525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310286849.5A Active CN103367606B (zh) 2013-07-09 2013-07-09 制造发光二极管芯片的方法

Country Status (1)

Country Link
CN (1) CN103367606B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201966248U (zh) * 2010-10-26 2011-09-07 江苏奥雷光电有限公司 发光二极管晶圆组件
CN102280539A (zh) * 2011-08-18 2011-12-14 深圳市瑞丰光电子股份有限公司 白光led芯片制造方法及其产品和白光led
CN102544329A (zh) * 2012-03-14 2012-07-04 连云港陆亿建材有限公司 圆片级发光二级管封装结构及其制造工艺
CN102593327A (zh) * 2012-03-19 2012-07-18 连云港陆亿建材有限公司 圆片级发光二级管倒装封装工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201966248U (zh) * 2010-10-26 2011-09-07 江苏奥雷光电有限公司 发光二极管晶圆组件
CN102280539A (zh) * 2011-08-18 2011-12-14 深圳市瑞丰光电子股份有限公司 白光led芯片制造方法及其产品和白光led
CN102544329A (zh) * 2012-03-14 2012-07-04 连云港陆亿建材有限公司 圆片级发光二级管封装结构及其制造工艺
CN102593327A (zh) * 2012-03-19 2012-07-18 连云港陆亿建材有限公司 圆片级发光二级管倒装封装工艺

Also Published As

Publication number Publication date
CN103367606A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
CN103339749B (zh) 晶片级发光二极管封装件及制造此的方法
CN104393154A (zh) 一种led芯片级白光光源的晶圆级封装方法
CN104851961B (zh) 发光器件的芯片级封装方法及结构
EP2984686B1 (en) Method of fabricating led with high thermal conductivity particles in phosphor conversion layer
JP4664861B2 (ja) 発光素子パッケージ及びその製造方法
CN100592538C (zh) 高亮度白色光发光二极管的封装方法
TWI499097B (zh) 發光二極體的封裝結構與封裝製程
TWI550904B (zh) 半導體發射器的製造方法及半導體結構
US20070278513A1 (en) Semiconductor light emitting device and method of fabricating the same
US8138509B2 (en) Light emitting device having luminescent layer with opening to exposed bond pad on light emitting die for wire bonding pad to substrate
JP2015111636A (ja) 発光装置及び発光装置の製造方法
CN102593327A (zh) 圆片级发光二级管倒装封装工艺
TWI446590B (zh) 發光二極體封裝結構及其製作方法
CN101123286A (zh) 发光二极管封装结构和方法
JP4617761B2 (ja) 発光装置の製造方法
CN104979452A (zh) 在晶圆上制造和封装发光二极管芯片的工艺方法
KR20080055549A (ko) Ｌｅｄ 패키지 제조방법
CN102931328B (zh) 一种led封装体的制作方法
US20150200336A1 (en) Wafer level contact pad standoffs with integrated reflector
CN103367557A (zh) 直接发出白光的发光二极管晶圆片的制造方法
CN104752595A (zh) 倒装led芯片的封装方法及使用该封装方法的倒装led芯片
CN103367606B (zh) 制造发光二极管芯片的方法
CN202487660U (zh) 圆片级发光二级管封装结构
JP3434714B2 (ja) 表面実装型発光ダイオードの製造方法
CN104659187A (zh) 一种垂直结构的白光led芯片及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant