CN103367562A - 发光二极管及光学元件的制备方法 - Google Patents

发光二极管及光学元件的制备方法 Download PDF

Info

Publication number
CN103367562A
CN103367562A CN2012100890979A CN201210089097A CN103367562A CN 103367562 A CN103367562 A CN 103367562A CN 2012100890979 A CN2012100890979 A CN 2012100890979A CN 201210089097 A CN201210089097 A CN 201210089097A CN 103367562 A CN103367562 A CN 103367562A
Authority
CN
China
Prior art keywords
layer
semiconductor
emitting diode
light
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100890979A
Other languages
English (en)
Other versions
CN103367562B (zh
Inventor
金元浩
李群庆
范守善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN201210089097.9A priority Critical patent/CN103367562B/zh
Priority to TW101112527A priority patent/TWI578562B/zh
Priority to US13/728,076 priority patent/US8912022B2/en
Publication of CN103367562A publication Critical patent/CN103367562A/zh
Application granted granted Critical
Publication of CN103367562B publication Critical patent/CN103367562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管的制备方法,包括:提供一基底,所述基底具有一外延生长面;在所述外延生长面依次生长一第一半导体层、一活性层及一第二半导体预制层;设置一第一电极与所述第一半导体层电连接;设置一第二电极与所述第二半导体预制层电连接;在所述第二半导体预制层的表面设置一图案化掩膜层;对所述第二半导体预制层进行刻蚀,形成多个第一三维纳米结构,所述第一三维纳米结构为条形凸起结构,所述条形凸起结构的横截面为弓形;以及,去除所述掩膜层。本发明还涉及一种具有上述第一三维纳米结构的光学元件的制备方法。

Description

发光二极管及光学元件的制备方法
技术领域
本发明涉及一种发光二极管及光学元件的制备方法,尤其涉及一种具有三维纳米结构阵列的发光二极管及光学元件的制备方法。
背景技术
由氮化镓半导体材料制成的高效蓝光、绿光和白光发光二极管具有寿命长、节能、绿色环保等显著特点,已被广泛应用于大屏幕彩色显示、汽车照明、交通信号、多媒体显示和光通讯等领域,特别是在照明领域具有广阔的发展潜力。
传统的发光二极管通常包括N型半导体层、P型半导体层、设置在N型半导体层与P型半导体层之间的活性层、设置在P型半导体层上的P型电极(通常为透明电极)以及设置在N型半导体层上的N型电极。发光二极管处于工作状态时,在P型半导体层与N型半导体层上分别施加正、负电压,这样,存在于P型半导体层中的空穴与存在于N型半导体层中的电子在活性层中发生复合而产生光子,且光子从发光二极管中射出。
然而,现有的发光二极管的制备方法制备的发光二极管的发光效率不够高,部分原因是由于来自活性层的大角度光线(角度大于23.58°临界角的光线)在N型或P型半导体与空气的界面处发生全反射,从而大部分大角度光被限制在发光二极管的内部,直至以热等方式耗散,这对发光二极管而言非常不利。
发明内容
有鉴于此,确有必要提供一发光效率较高的发光二极管及光学元件的制备方法。
一种发光二极管的制备方法,其包括:提供一基底,所述基底具有一外延生长面;在所述外延生长面依次生长一第一半导体层、一活性层及一第二半导体预制层;设置一第一电极与所述第一半导体层电连接;设置一第二电极与所述第二半导体预制层电连接;在所述第二半导体预制层的表面设置一图案化掩膜层,所述图案化掩膜层包括多个并排设置的挡墙,相邻的挡墙之间形成一沟槽,所述第二半导体预制层通过该沟槽暴露出来;对所述第二半导体预制层进行刻蚀,每一挡墙对应的第二半导体预制层的表面形成一第一三维纳米结构,所述第一三维纳米结构为条形凸起结构,所述条形凸起结构的横截面为弓形;以及,去除所述掩膜层。
一种光学元件的制备方法,其包括:提供一基底;在所述基底的一个表面设置一图案化掩膜层,所述图案化掩膜层包括多个并排设置的挡墙,相邻的挡墙之间形成一沟槽,所述基底通过该沟槽暴露出来;对所述基底进行刻蚀,每一挡墙对应的基底的表面形成一第一三维纳米结构,所述第一三维纳米结构为条形凸起结构,所述条形凸起结构的横截面为弓形;以及去除所述掩膜层。
与现有技术相比较,本发明的发光二极管的制备方法,通过在所述发光二极管的出光面形成多个弓形的三维纳米结构,当所述活性层中产生的入射角大于临界角的大角度光线并入射至所述三维纳米结构时,该大角度光线通过所述三维纳米结构的弓形表面而转变为小角度光线,若小角度光线小于临界角,那么,该小角度光线可以射出。也就是说,光线入射至形成有多个三维纳米结构的表面时,与光线入射至平面结构相比,入射角大于临界角的某一范围的光线也会从发光二极管的出光面出射,进而可以提高发光二极管的出光效率。此外,该制备方法还可以方便的制备大面积周期性的三维纳米结构,形成一大面积的三维纳米结构阵列,从而提高了所述发光二极管及光学元件的产率。
附图说明
图1为本发明第一实施例提供的发光二极管的结构示意图。
图2为本发明第一实施例提供的发光二极管中第二半导体层的结构示意图。
图3为本发明第一实施例提供的发光二极管中第二半导体层的扫描电镜照片。
图4为本发明第一实施例提供的发光二极管中第二半导体层的出光原理图。
图5为本发明第一实施例提供的发光二极管与标准发光二极管的发光强度对比曲线。
图6为本发明第一实施例提供的发光二极管的制备方法的工艺流程图。
图7为本发明第一实施例提供的发光二极管的制备方法中在第二半导体层表面形成多个第一三维纳米结构的制备方法的工艺流程图。
图8为本发明第一实施例提供的发光二极管的制备方法中刻蚀第二半导体层表面的制备方法的示意图。
图9为本发明第二实施例提供的发光二极管的结构示意图。
图10为本发明第二实施例提供的发光二极管的制备方法的工艺流程图。
主要元件符号说明
发光二极管 10;20
基底 100
第一半导体层 110;210
活性层 120;220
第二半导体层 130
本体 132;212
第一三维纳米结构 134
第一电极 140
第二电极 150
第二半导体预制层 160
掩膜层 170
沟槽 172
挡墙 174
刻蚀气体 180
第二三维纳米结构 214
第一半导体预制层 260
临界角 α
入射角 β
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1,本发明第一实施例提供一种发光二极管10,包括:一基底100、一第一半导体层110、一活性层120、一第二半导体层130、一第一电极140以及一第二电极150。所述第一半导体层110、活性层120以及第二半导体层130依次层叠设置于基底100的表面,所述第一半导体层110与所述基底100接触设置。所述第二半导体层130远离活性层120的表面为所述发光二极管10的出光面,所述第一电极140与所述第一半导体层110电连接。所述第二电极150与所述第二半导体层130电连接。所述发光二极管10的出光面具有多个第一三维纳米结构134。
所述基底100主要起支撑作用,该基底100具有一支持外延生长的外延生长面。所述基底100的厚度为300至500微米,所述基底100的材料可以为SOI(silicon on insulator,绝缘基底上的硅)、LiGaO2、LiAlO2、Al2O3、Si、GaAs、GaN、GaSb、InN、InP、InAs、InSb、AlP、AlAs、AlSb、AlN、GaP、SiC、SiGe、GaMnAs、GaAlAs、GaInAs、GaAlN、GaInN、AlInN、GaAsP、InGaN、AlGaInN、AlGaInP、GaP:Zn或GaP:N等。所述基底100的材料可根据所述需要生长的半导体层的材料进行选择,所述基底100的材料与所述半导体层的材料具有较小的晶格失配及相近的热膨胀系数,从而可以减少生长的半导体层中的晶格缺陷,提高其质量。本实施例中,所述基底100的厚度为400微米,其材料为蓝宝石。
所述第一半导体层110设置于所述基底100的外延生长面。所述第一半导体层110、第二半导体层130分别为N型半导体层和P型半导体层两种类型中的一种。具体地,当该第一半导体层110为N型半导体层时,第二半导体层130为P型半导体层;当该第一半导体层110为P型半导体层时,第二半导体层130为N型半导体层。所述N型半导体层起到提供电子的作用,所述P型半导体层起到提供空穴的作用。N型半导体层的材料包括N型氮化镓、N型砷化镓及N型磷化铜等材料中的一种或几种。P型半导体层的材料包括P型氮化镓、P型砷化镓及P型磷化铜等材料中的一种或几种。所述第一半导体层110的厚度为1微米至5微米。本实施例中,第一半导体层110的材料为N型氮化镓。可选择地,一缓冲层(图未示)可以设置于基底100和第一半导体层110之间,并与基底100和第一半导体层110分别接触,此时第一半导体层110靠近基底100的表面与缓冲层接触。所述缓冲层有利于提高所述第一半导体层110的外延生长质量,减少晶格缺陷。所述缓冲层的厚度为10纳米至300纳米,其材料可以为氮化镓或氮化铝等。
本实施例中,所述第一半导体层110具有相对的第一表面(未标示)及第二表面(未标示),所述第一表面与所述基底100相接触,所述第二表面为第一半导体层110远离基底100的表面。所述第二表面按其功能可区分为一第一区域(未标示)及第二区域(未标示),其中所述第一区域用于设置所述活性层120,所述第二区域用于设置所述第一电极140。
所述活性层120设置于所述第一半导体层110的第一区域。优选地,所述活性层120和第一半导体层110的接触面积与第一区域的面积相等。即所述活性层120完全覆盖所述第一半导体层110的第一区域。所述活性层120为包含一层或多层量子阱层的量子阱结构(Quantum Well)。所述活性层120用于提供光子。所述活性层120的材料为氮化镓、氮化铟镓、氮化铟镓铝、砷化稼、砷化铝稼、磷化铟镓、磷化铟砷或砷化铟镓中的一种或几种,其厚度为0.01微米至0.6微米。本实施例中,所述活性层120为两层结构,包括一氮化铟镓层及一氮化镓层,其厚度约为0.03微米。
所述第二半导体层130设置于所述活性层120远离基底100的表面,具体的,所述第二半导体层130覆盖所述活性层120远离基底100的整个表面。所述第二半导体层130的厚度为0.1微米~3微米。所述第二半导体层130可为N型半导体层或P型半导体层两种类型,并且所述第二半导体层130与第一半导体层110分属两种不同类型的半导体层。所述第二半导体层130远离基底100的表面作为发光二极管10的出光面。本实施例中,所述第二半导体层130为镁(Mg)掺杂的P型氮化镓,其厚度为0.3微米。
请一并参阅图2及图3,所述第二半导体层130包括一本体132以及多个第一三维纳米结构134,所述多个第一三维纳米结构134设置于所述本体132远离活性层120的表面。所述多个第一三维纳米结构134可以以阵列的形式分布。所述阵列形式分布指所述多个第一三维纳米结构134可以按照等间距排布、同心圆环排布或同心回形排布,形成所述第二半导体层130图案化的表面。即,所述发光二极管10的出光面为所述多个第一三维纳米结构134形成的图案化表面。所述相邻的两个第一三维纳米结构134之间的距离D1相等,为10纳米~1000纳米,优选为100纳米~200纳米。本实施例中,所述多个第一三维纳米结构134以等间距排列,且相邻两个第一三维纳米结构134之间的距离约为140纳米。
所述第一三维纳米结构134为条形凸起结构,所述条形凸起结构为从所述第二半导体层130的本体132向外延伸出的条形凸起实体。所述第一三维纳米结构134以直线、折线或曲线并排延伸。所述第一三维纳米结构134与所述第二半导体层130的本体132为一体成型结构。所述多个第一三维纳米结构134的延伸方向相同。所述第一三维纳米结构134的横截面为弓形。所述弓形的高度H为100纳米~500纳米,优选为150纳米~200纳米;所述弓形的宽度D2为200纳米~1000纳米,优选为300纳米~400纳米。更优选地,所述第一三维纳米结构134的横截面为半圆形,其半径为150纳米~200纳米。本实施例中,所述第一三维纳米结构134的横截面为半圆形,且该半圆形的半径约为160纳米,即,H=1/2 D2=160纳米。
所述第一电极140与所述第一半导体层110电连接。本实施例中,所述第一电极140设置于所述第一半导体层110的第二区域,并覆盖该第二区域的部分表面。所述第一电极140与所述活性层120间隔设置。所述第一电极140可以为N型电极或P型电极,其与第一半导体层110的类型相同。所述第一电极140至少为一层的结构,其材料为钛、银、铝、镍、金或其任意组合。本实施例中,所述第一电极140为两层结构,一层为厚度15纳米的钛,另一层为厚度200纳米的金。
所述第二电极150的类型可以为N型电极或P型电极,其与第二半导体层130的类型相同。所述第二电极150的形状不限,可根据实际需要进行选择。所述第二电极150至少为一层结构,其材料为钛、银、铝、镍、金或其任意组合,也可为ITO或碳纳米管膜。本实施例中,所述第二电极150为P型电极。所述第二电极150为两层结构,一层为厚度为15纳米的钛,另一层为厚度为100纳米的金,形成一钛/金电极。
进一步的,可在基底100远离活性层120的表面设置一反射层(图未示),所述反射层的材料可为钛、银、铝、镍、金或其任意组合。当活性层中产生的光子到达该反射层后,所述反射层可将光子反射,从而使之从所述发光二极管10的出光面射出,进而可进一步提高所述发光二极管10的出光效率。
请一并参阅图4,本发明第一实施例提供的发光二极管10,由于所述发光二极管10的出光面形成有多个第一三维纳米结构134,从而形成一图案化的表面。当所述活性层120中产生的入射角大于临界角α(23.58°)的大角度光线入射至所述第一三维纳米结构134时,该大角度光线通过所述第一三维纳米结构134的弓形表面或半圆形表面而转变为入射角为β的小角度光线,若入射角β小于临界角α,那么,该小角度光线可以射出。也就是说,光线入射至形成有多个第一三维纳米结构134的表面时,与光线入射至平面结构相比,入射角大于临界角α的某一范围的光线也会从发光二极管10的出光面出射,进而可以提高发光二极管的出光效率。请参阅图5,本发明第一实施例提供的发光二极管10的发光强度(曲线I)可达到标准发光二极管的发光强度(曲线II)的4.7倍,从而大大其高了该发光二极管10的发光效率。
请参阅图6,本发明进一步提供所述发光二极管10的制备方法,该制备方法具体包括以下步骤:
步骤S11,提供一基底100,所述基底100具有一外延生长面;
步骤S12,在所述外延生长面依次生长一第一半导体层110、一活性层120及一第二半导体预制层160;
步骤S13,设置一第一电极140,使其与所述第一半导体层110电连接;
步骤S14,设置一第二电极150,使其与所述第二半导体预制层160电连接;
步骤S15,刻蚀所述第二半导体预制层160远离活性层120的表面,形成多个第一三维纳米结构134。
在步骤S11中,所述基底100具有一提供所述第一半导体层110生长的外延生长面。所述基底100的外延生长面是分子平滑的表面,且去除了氧或碳等杂质。所述基底100可以为单层或多层结构。当所述基底100为单层结构时,该基底100可以为一单晶结构体,且具有一晶面作为第一半导体层110的外延生长面。当所述基底100为多层结构时,其需要包括至少一层所述单晶结构体,且该单晶结构体具有一晶面作为第一半导体层110的外延生长面。所述基底100的材料可以根据所要生长的第一半导体层110来选择,优选地,所述基底100与第一半导体层110具有相近的晶格常数以及热膨胀系数。所述基底100的厚度、大小和形状不限,可以根据实际需要选择。所述基底100不限于所述列举的材料,只要具有支持第一半导体层110生长的外延生长面的基底100均属于本发明的保护范围。本实施例中,所述基底100的厚度为400微米,其材料为蓝宝石。
在步骤S12中,所述第一半导体层110的生长方法可以通过分子束外延法(MBE)、化学束外延法(CBE)、减压外延法、低温外延法、选择外延法、液相沉积外延法(LPE)、金属有机气相外延法(MOVPE)、超真空化学气相沉积法(UHVCVD)、氢化物气相外延法(HVPE)、以及金属有机化学气相沉积法(MOCVD)等中的一种或多种实现。
本实施例中,所述第一半导体层110为Si掺杂的N型氮化镓。本实施例采用MOCVD工艺制备所述第一半导体层110,所述第一半导体层110的生长为异质外延生长。其中,采用高纯氨气(NH3)作为氮的源气,采用氢气(H2)作载气,采用三甲基镓(TMGa)或三乙基镓(TEGa)作为Ga源,采用硅烷(SiH4)作为Si源。所述第一半导体层110的生长具体包括以下步骤:
步骤(a1),将基底100置入一反应室,加热到1100oC~1200oC,并通入H2、N2或其混合气体作为载气,高温烘烤200秒~1000秒。
步骤(a2),继续通入载气,并降温到500oC~650oC,通入三甲基镓或三乙基镓,并同时通入氨气,低温生长GaN层,所述低温GaN层作为继续生长第一半导体层110的缓冲层。由于第一半导体层110与蓝宝石基底100之间具有不同的晶格常数,因此,采用一缓冲层来减少第一半导体层110生长过程中的晶格失配,降低生长的第一半导体层110的位错密度。
步骤(a3),停止通入三甲基镓或三乙基镓,继续通入氨气和载气,同时将温度升高到1100oC~1200oC,并恒温保持30秒~300秒。
步骤(a4),将所述基底100的温度保持在1000oC~1100oC,同时重新通入三甲基镓及硅烷,或三乙基镓及硅烷,在高温下生长出高质量的第一半导体层110。
进一步的,在步骤(a4)之后,可将基底100的温度保持在1000oC~1100oC,重新通入三甲基镓或三乙基镓一定时间,生长一未掺杂的半导体层,然后再通入硅烷,继续生长第一半导体层110。该未掺杂的半导体层可进一步减小生长所述第一半导体层110的晶格缺陷。
所述活性层120的生长方法与第一半导体层110基本相同。具体的,采用三甲基铟作为铟源,生长所述活性层120,所述活性层120的生长包括以下步骤:
步骤(b1),向反应室内通入氨气、氢气及Ga源气体,将反应室的温度保持在700oC~900oC,使反应室压强保持在50托~500托;
步骤(b2),向反应室通入三甲基铟,生长InGaN/GaN多量子阱层,在所述第一半导体层110表面形成所述活性层120。
所述第二半导体预制层160的生长方法与第一半导体层110基本相同,具体的,在生长完活性层120之后,采用二茂镁作(Cp2Mg)为镁源,所述第二半导体预制层160的生长包括以下步骤:
步骤(c1),停止通入三甲基铟,将反应室的温度保持在1000oC~1100oC,使反应室压强保持在76托~200托;
步骤(c2),向反应室通入二茂镁,生长Mg掺杂的P型GaN层,形成所述第二半导体预制层160。
在步骤S13中,所述第一电极140的设置方法具体包括以下步骤:
步骤S131,刻蚀部分第二半导体预制层160及活性层120,暴露出所述第一半导体层110的部分表面;
步骤S132,在暴露出来的第一半导体层110的表面设置一第一电极140。
在步骤S131中,所述第二半导体预制层160及所述活性层120可通过光刻蚀、电子刻蚀、等离子刻蚀以及化学腐蚀等方法进行刻蚀,从而暴露所述第一半导体层110的部分表面,进而形成所述第一半导体层110的第二区域。
在步骤S132中,所述第一电极140可通过电子束蒸发法、真空蒸镀法及离子溅射法等方法制备。进一步的,可将一导电基底通过导电胶等方式贴附于所述第一半导体层110暴露的部分表面形成所述第一电极140。本实施例中,所述第一电极140设置于所述第一半导体层110的第二区域,并且与所述活性层120及第二半导体预制层160间隔设置。
在步骤S14中,所述第二电极150的制备方法与第一电极140的制备方法相同。本实施例中,采用电子束蒸发法制备所述第二电极150。所述第二电极150设置于所述第二半导体预制层160的部分表面,即设置于所述发光二极管20的出光面。所述第二电极150基本不影响所述发光二极管10的出光率。
请一并参阅图7,在步骤S15中,在所述第二半导体预制层160表面形成多个第一三维纳米结构134具体包括以下步骤:
步骤S151,在所述第二半导体预制层160的表面设置一掩膜层170;
步骤S152,刻蚀所述掩膜层170,使所述掩膜层170图案化;
步骤S153,刻蚀所述第二半导体预制层160,使所述第二半导体预制层160的表面图案化,形成多个第一三维纳米结构134;
步骤S154,去除所述掩膜层170,从而形成所述第二半导体层130。
在步骤151中,所述掩膜层170的材料可以为ZEP520A、HSQ(hydrogen silsesquioxane)、PMMA(Polymethylmethacrylate)、PS(Polystyrene)、SOG(Silicon on glass)或其他有机硅类低聚物等材料。所述掩膜层170用于保护其覆盖位置处的第二半导体预制层160。本实施例中,所述掩膜层170的材料为ZEP520A。可以理解,为了保护第一电极140及第二电极150,也需要将所述第一电极140及第二电极150的表面通过所述掩膜层170覆盖。
所述掩膜层170可以利用旋转涂布(Spin Coat)、裂缝涂布(Slit Coat)、裂缝旋转涂布(Slit and Spin Coat)或者干膜涂布法(Dry Film Lamination)的任一种将掩膜层170的材料涂布于第二半导体预制层160、第一电极140及第二电极150远离基底100的表面。具体的,首先,清洗所述第二半导体预制层160、第一电极140及第二电极150远离基底100的表面;其次,在所述第二半导体预制层160、第一电极140及第二电极150远离基底100的表面旋涂ZEP520,旋涂转速为500转/分钟~6000转/分钟,时间为0.5分钟~1.5分钟;其次,在140oC~180oC温度下烘烤3~5分钟,从而在所述第二半导体预制层160、第一电极140及第二电极150远离基底100的表面形成该掩膜层170。该掩膜层170的厚度为100纳米~500纳米。
在步骤S152中,所述使掩膜层170图案化的方法包括:电子束曝光法(electron beam lithography,EBL)、光刻法以及纳米压印法等。本实施例中,电子束曝光法。具体地,通过电子束曝光法使所述掩膜层170形成多个沟槽172,从而使所述沟槽172对应区域的第二半导体预制层160的表面暴露出来。在所述图案化掩膜层170中,相邻两个沟槽172之间的掩膜层170形成一挡墙174,且每一挡墙174与每一第一三维纳米结构134一一对应。具体地,所述挡墙174的分布方式与所述第一三维纳米结构134的分布方式一致;所述挡墙174的宽度等于所述第一三维纳米结构134的宽度,即D2;且相邻两个挡墙174之间的间距等于相邻两个第一三维纳米结构134之间的间距,即D1。本实施例中,所述挡墙174以等间距排列,每一挡墙174的宽度为320纳米,且相邻两个挡墙174之间的间距约为140纳米。
可以理解,本实施例中所述电子束曝光系统刻蚀所述掩膜层170形成多个条形挡墙174及沟槽172的方法仅为一具体实施例,所述掩膜层170的处理并不限于以上制备方法,只要保证所述图案化掩膜层170包括多个挡墙174,相邻的挡墙174之间形成沟槽172,从而使所述第二半导体预制层160的表面通过该沟槽172暴露出来即可。如也可以通过先在其他介质或基底表面形成所述图案化掩膜层170,然后再将图案化掩膜层170转移到该第二半导体预制层160的表面。
请参照图8,在步骤S153中,刻蚀所述第二半导体预制层160,使所述第二半导体预制层160的表面图案化,从而形成多个第一三维纳米结构134。
所述刻蚀方法可以在一感应耦合等离子体系统中进行,并利用刻蚀气体180对所述第二半导体预制层160进行刻蚀。所述刻蚀气体180可根据所述第二半导体预制层160以及所述掩膜层170的材料进行选择,以保证所述刻蚀气体180对所述刻蚀对象具有较高的刻蚀速率。
本实施例中,将形成有图案化掩膜层170的第二半导体预制层160放置于微波等离子体系统中,且该微波等离子体系统的一感应功率源产生刻蚀气体180。该刻蚀气体180以较低的离子能量从产生区域扩散并漂移至所述第二半导体预制层160暴露于沟槽172中的表面。一方面,所述刻蚀气体180对暴露于沟槽172中的第二半导体预制层160进行纵向刻蚀;另一方面,由于所述纵向刻蚀的逐步进行,所述覆盖于挡墙174下的第二半导体预制层160的两个侧面逐步暴露出来,此时,所述刻蚀气体180可以同时对挡墙174下的第二半导体预制层160的两个侧面进行刻蚀,即横向刻蚀,进而形成所述多个第一三维纳米结构134。可以理解,在远离所述挡墙174方向上,对所述覆盖于挡墙174下的第二半导体预制层160的两个侧面进行刻蚀的时间逐渐减少,故,可以形成横截面为弓形的第一三维纳米结构134。所述纵向刻蚀是指,刻蚀方向垂直于所述第二半导体预制层160暴露于沟槽172中的表面的刻蚀;所述横向刻蚀是指,刻蚀方向垂直于所述纵向刻蚀方向的刻蚀。
所述微波等离子体系统的工作气体包括氯气(Cl2)和氩气(Ar)。其中,所述氯气的通入速率小于所述氩气的通入速率。氯气的通入速率为4标况毫升每分~20标况毫升每分;氩气的通入速率为10标况毫升每分~60标况毫升每分;所述工作气体形成的气压为2帕~10帕;所述等离子体系统的功率为40瓦~70瓦;所述采用刻蚀气体180刻蚀时间为1分钟~2.5分钟。本实施例中,所述氯气的通入速率为10标况毫升每分;氩气的通入速率为25标况毫升每分;所述工作气体形成的气压为2帕;所述等离子体系统的功率为70瓦;所述采用刻蚀气体180刻蚀时间为2分钟。可以理解,通过控制刻蚀气体180的刻蚀时间可以控制第一三维纳米结构134的高度,从而制备出横截面为弓形或半圆形的第一三维纳米结构134。
步骤S154,所述掩膜层170可通过有机溶剂如四氢呋喃(THF)、丙酮、丁酮、环己烷、正己烷、甲醇或无水乙醇等无毒或低毒环保溶剂作为剥离剂,溶解所述掩膜层等方法去除,从而形成所述多个第一三维纳米结构134。本实施例中,所述有机溶剂为丁酮,所述掩膜层170溶解在所述丁酮中,从而获得所述第二半导体层130。
可以理解,本发明第一实施例中的发光二极管10也可以通过其他方法制备,例如:可以在形成所述第二半导体预制层160的步骤之后,刻蚀所述第二半导体预制层160暴露于沟槽172中的表面,形成多个第一三维纳米结构134,然后再设置所述第一电极140与第二电极150。
本发明第一实施例提供的发光二极管10的制备方法具有以下优点:其一,通过控制氯气及氩气的通入速率,可以使刻蚀气体进行纵向刻蚀和横向刻蚀,从而形成所述多个三维纳米结构;其二,通过电子束曝光系统及微波等离子体系统相结合可方便的制备大面积周期性的三维纳米结构,形成一大面积的三维纳米结构阵列,从而提高了所述发光二极管的产率。
请参阅图9,本发明第二实施例提供一种发光二极管20,包括:一基底100、一第一半导体层210、一活性层220、一第二半导体层130、一第一电极140以及一第二电极150。所述第一半导体层210、活性层220以及第二半导体层130依次层叠设置于基底100的表面,所述第一半导体层210与所述基底100接触设置。所述第二半导体层130远离活性层220的表面为所述发光二极管10的出光面,所述第一电极140与所述第一半导体层210电连接。所述第二电极150与所述第二半导体层130电连接。
本发明第二实施例提供的发光二极管20与第一实施例中的发光二极管10的结构基本相同,其区别在于,在所述发光二极管20中,所述第一半导体层210靠近所述活性层220的表面具有多个第二三维纳米结构214。所述第二三维纳米结构214为从所述第一半导体层210的本体212向外延伸出的凸起实体。所述第二三维纳米结构214可以为条形凸起结构、点状凸起结构或条形凸起结构与点状凸起结构的组合等等。所述条形凸起结构的横截面可以是三角形、方形、矩形、梯形、弓形、半圆形或其他形状。所述点状凸起结构的形状为球形、椭球形、单层棱台、多层棱台、单层棱柱、多层棱柱、单层圆台、多层圆台或其他不规则形状。本实施例中,所述第二三维纳米结构214与本发明第一实施例中的第一三维纳米结构134相同,即,所述第二三维纳米结构214的横截面也为半圆形,且该半圆形的半径约为160纳米,相邻两个第二三维纳米结构214的间距为140纳米。
可以理解,由于所述第一半导体层210靠近所述活性层220的表面具有多个第二三维纳米结构214形成的图案化的表面,因此,所述活性层220的表面亦具有一图案化的表面。具体的,所述活性层220与第一半导体层210接触的表面具有多个第三三维纳米结构(未标示),所述第三三维纳米结构为向活性层220内部延伸形成的凹进空间,并且该凹进空间与第一半导体层210中所述凸起实体的第二三维纳米结构214相配合,从而使所述活性层220与所述第一半导体层210具有第二三维纳米结构214的表面无间隙的复合。
进一步的,可在所述基底100靠近第一半导体层210的表面或所述活性层220靠近第二半导体层130的表面设置一第四三维纳米结构(图未示),所述第四三维纳米结构与所述第三三维纳米结构的结构可相同或不同,即,该第四三维纳米结构可以为条形凸起结构、点状凸起结构或条形凸起结构与点状凸起结构的组合等等。
可以理解,本发明第二实施例提供的发光二极管20,由于所述第一半导体层210的表面具有多个第二三维纳米结构214,且所述活性层220设置于该多个第二三维纳米结构214的表面,从而增加了所述活性层220与所述第一半导体层210的接触面积,进而提高了所述空穴与电子的复合几率,增加了产生光子的数量,从而可以进一步提高了所述发光二极管20的发光效率。
请参阅图10,本发明进一步提供所述发光二极管20的方法制备,具体包括以下步骤:
步骤S21,提供一基底100,所述基底100具有一外延生长面;
步骤S22,在所述外延生长面生长一第一半导体预制层260;
步骤S23,在所述第一半导体预制层260的表面形成多个第二三维纳米结构214,从而形成所述第一半导体层210;
步骤S24,在所述第二三维纳米结构214的表面生长一活性层220,然后在所述活性层220的表面生长一第二半导体预制层160;
步骤S25,刻蚀所述第二半导体预制层160远离活性层220的表面,形成多个第一三维纳米结构134,从而形成所述第二半导体层130;
步骤S26,设置一第一电极140,使其与所述第一半导体层210电连接;
步骤S27,设置一第二电极150,使其与所述第二半导体层130电连接。
本发明第二实施例中的发光二极管20的方法制备与本发明第一实施例中的发光二极管10的方法制备基本相同,不同之处在于,在所述基底100的外延生长面形成所述第一半导体预制层260后,进一步在所述第一半导体预制层260远离基底的表面形成多个第二三维纳米结构214,从而形成所述第二半导体层130。
可以理解,当所述第二三维纳米结构214的结构与所述第一三维纳米结构134的结构相同时,所述第二三维纳米结构214的制备方法与本发明第一实施例中的第一三维纳米结构134的制备方法相同;当所述第二三维纳米结构214的结构与所述第一三维纳米结构134的结构不同时,所述第二三维纳米结构214的制备方法与本发明第一实施例中的第一三维纳米结构134的制备方法也不同。本实施例中,所述第二三维纳米结构214的结构与所述第一三维纳米结构134的结构相同,故,所述第二三维纳米结构214的制备方法与本发明第一实施例中的第一三维纳米结构134的制备方法相同。
在步骤S24中,所述活性层220的生长方法与活性层120的生长法基本相同。具体的,在所述第一半导体层210表面形成所述多个第二三维纳米结构214之后,采用三甲基铟作为铟源,生长所述活性层220,所述活性层220的生长包括以下步骤:
步骤S241,向反应室内通入氨气、氢气及Ga源气体,将反应室的温度保持在700oC~900oC,使反应室压强保持在50托~500托;
步骤S242,向反应室通入三甲基铟,生长InGaN/GaN多量子阱层,在所述第一半导体层210的表面形成所述活性层220。
在步骤S242中,由于所述第一半导体层210的表面为具有多个第二三维纳米结构214的图案化表面,因此,当所述外延晶粒生长于该第二三维纳米结构214,从而形成所述活性层220时,所述活性层220与所述第一半导体层210接触的表面形成多个第三三维纳米结构,所述第三三维纳米结构为向所述活性层220内部延伸的凹进空间。所述活性层220与第一半导体层210接触的表面形成一纳米图形,所述纳米图形与所述多个第二三维纳米结构214形成的纳米图形相配合,从而使所述活性层220与所述第一半导体层210具有第二三维纳米结构214的表面无间隙的复合。在所述活性层220形成的过程中,将所述第一半导体层210放入一水平生长反应室中,通过控制所述活性层220的厚度以及水平生长、垂直生长的速度等工艺参数,以控制外延晶粒的整体生长方向,而使之沿平行于基底100的外延生长面的方向水平生长使所述活性层220远离第一半导体层210的表面形成一平面。
本发明第二实施例提供的发光二极管20的制备方法通过在第一半导体层的表面形成多个三维纳米结构,从而使得所述活性层与该第一半导体层接触的表面形成一图案化的表面,进而增加了所述活性层与所述第一半导体层的接触面积,进而提高了所述空穴与电子的复合几率,增加了产生光子的数量,从而提高了所述发光二极管20的发光效率。
另外,本领域技术人员还可在本发明精神内做其他变化,当然,这些依据本发明精神所做的变化,都应包含在本发明所要求保护的范围之内。

Claims (19)

1.一种发光二极管的制备方法,其包括:
提供一基底,所述基底具有一外延生长面;
在所述外延生长面依次生长一第一半导体层、一活性层及一第二半导体预制层;
设置一第一电极与所述第一半导体层电连接;
设置一第二电极与所述第二半导体预制层电连接;
在所述第二半导体预制层的表面设置一图案化掩膜层,所述图案化掩膜层包括多个并排设置的挡墙,相邻的挡墙之间形成一沟槽,所述第二半导体预制层通过该沟槽暴露出来;
对所述第二半导体预制层进行刻蚀,每一挡墙对应的第二半导体预制层的表面形成一第一三维纳米结构,所述第一三维纳米结构为条形凸起结构,所述条形凸起结构的横截面为弓形;以及
去除所述掩膜层。
2.如权利要求1所述的发光二极管的制备方法,其特征在于,所述挡墙为直线形、折线形或曲线形,且并排延伸。
3.如权利要求1所述的发光二极管的制备方法,其特征在于,所述挡墙按照等间距排布。
4.如权利要求1所述的发光二极管的制备方法,其特征在于,所述挡墙按照同心圆环排布或同心回形排布。
5.如权利要求1所述的发光二极管的制备方法,其特征在于,所述相邻的两个挡墙之间的距离为10纳米~1000纳米。
6.如权利要求1所述的发光二极管的制备方法,其特征在于,所述挡墙的宽度为200纳米~1000纳米。
7.如权利要求1所述的发光二极管的制备方法,其特征在于,所述挡墙的宽度为300纳米~400纳米,且相邻两个挡墙之间的距离为100纳米~200纳米。
8.如权利要求1所述的发光二极管的制备方法,其特征在于,所述在第二半导体预制层的表面设置一图案化掩膜层的步骤包括:
通过旋转涂布、裂缝涂布、裂缝旋转涂布或者干膜涂布法在所述第二半导体预制层远离活性层的表面设置一掩膜层;
通过电子束曝光法、光刻法以及纳米压印法在所述第二半导体预制层上的掩膜层形成多个沟槽,使所述掩膜层图案化。
9.如权利要求1所述的发光二极管的制备方法,其特征在于,所述对第二半导体预制层进行刻蚀的方法为:通过等离子体对暴露于沟槽的第二半导体预制层进行刻蚀。
10.如权利要求9所述的发光二极管的制备方法,其特征在于,所述等离子体刻蚀中的刻蚀气体包括Cl2及Ar2气体。
11.如权利要求10所述的发光二极管的制备方法,其特征在于,所述Cl2流速小于Ar2的流速。
12.如权利要求10所述的发光二极管的制备方法,其特征在于,所述Cl2的流速为4 sccm~20 sccm;所述Ar2的流速为10 sccm ~60 sccm;所述工作气体形成的气压为2帕~10帕。
13.如权利要求1所述的发光二极管的制备方法,其特征在于,在所述外延生长面生长一第一半导体层后,进一步在所述第一半导体层远离基底的表面形成一第二三维纳米结构。
14.如权利要求13所述的发光二极管的制备方法,其特征在于,在所述外延生长面生长一第一半导体层以及活性层后,进一步在所述活性层远离第一半导体层的表面形成一第三三维纳米结构。
15.一种光学元件的制备方法,其包括:
提供一基底;
在所述基底的一个表面设置一图案化掩膜层,所述图案化掩膜层包括多个并排设置的挡墙,相邻的挡墙之间形成一沟槽,所述基底通过该沟槽暴露出来;
对所述基底进行刻蚀,每一挡墙对应的基底的表面形成一第一三维纳米结构,所述第一三维纳米结构为条形凸起结构,所述条形凸起结构的横截面为弓形;以及
去除所述掩膜层。
16.如权利要求15所述的光学元件的制备方法,其特征在于,所述挡墙的宽度为300纳米~400纳米,且相邻两个挡墙之间的距离为100纳米~200纳米。
17.如权利要求15所述的光学元件的制备方法,其特征在于,所述对基底进行刻蚀的方法为:通过等离子体对暴露于沟槽的基底进行刻蚀。
18.如权利要求17所述的光学元件的制备方法,其特征在于,所述等离子体刻蚀中的刻蚀气体包括Cl2及Ar2气体。
19.如权利要求18所述的光学元件的制备方法,其特征在于,所述Cl2流速小于Ar2的流速。
CN201210089097.9A 2012-03-30 2012-03-30 发光二极管及光学元件的制备方法 Active CN103367562B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210089097.9A CN103367562B (zh) 2012-03-30 2012-03-30 发光二极管及光学元件的制备方法
TW101112527A TWI578562B (zh) 2012-03-30 2012-04-09 發光二極體及光學元件的製備方法
US13/728,076 US8912022B2 (en) 2012-03-30 2012-12-27 Methods for making light emitting diodes and optical elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210089097.9A CN103367562B (zh) 2012-03-30 2012-03-30 发光二极管及光学元件的制备方法

Publications (2)

Publication Number Publication Date
CN103367562A true CN103367562A (zh) 2013-10-23
CN103367562B CN103367562B (zh) 2016-08-03

Family

ID=49235562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210089097.9A Active CN103367562B (zh) 2012-03-30 2012-03-30 发光二极管及光学元件的制备方法

Country Status (3)

Country Link
US (1) US8912022B2 (zh)
CN (1) CN103367562B (zh)
TW (1) TWI578562B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105098014A (zh) * 2015-06-04 2015-11-25 京东方科技集团股份有限公司 发光二极管及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367555B (zh) * 2012-03-28 2016-01-20 清华大学 发光二极管的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5853960A (en) * 1998-03-18 1998-12-29 Trw Inc. Method for producing a micro optical semiconductor lens
US20030062530A1 (en) * 1998-12-24 2003-04-03 Kabushiki Kaisha Toshiba. Semiconductor light emitting device and its manufacturing method
US20070018182A1 (en) * 2005-07-20 2007-01-25 Goldeneye, Inc. Light emitting diodes with improved light extraction and reflectivity
US20070252164A1 (en) * 2006-02-17 2007-11-01 Hong Zhong METHOD FOR GROWTH OF SEMIPOLAR (Al,In,Ga,B)N OPTOELECTRONIC DEVICES

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
US6781160B1 (en) 2003-06-24 2004-08-24 United Epitaxy Company, Ltd. Semiconductor light emitting device and method for manufacturing the same
JP4634081B2 (ja) * 2004-03-04 2011-02-16 浜松ホトニクス株式会社 半導体レーザ素子及び半導体レーザ素子アレイ
US7977695B2 (en) * 2007-09-21 2011-07-12 Lg Innotek Co., Ltd. Semiconductor light emitting device and method for manufacturing the same
TWI420694B (zh) 2008-07-29 2013-12-21 Epistar Corp 光電元件
KR100882240B1 (ko) 2008-09-11 2009-02-25 (주)플러스텍 질화물 반도체 발광소자 및 제조방법
KR101047718B1 (ko) * 2008-11-26 2011-07-08 엘지이노텍 주식회사 발광 소자
JP2010161354A (ja) 2008-12-08 2010-07-22 Showa Denko Kk 半導体発光素子用テンプレート基板、半導体発光素子用テンプレート基板の製造方法、半導体発光素子の製造方法及び半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5853960A (en) * 1998-03-18 1998-12-29 Trw Inc. Method for producing a micro optical semiconductor lens
US20030062530A1 (en) * 1998-12-24 2003-04-03 Kabushiki Kaisha Toshiba. Semiconductor light emitting device and its manufacturing method
US20070018182A1 (en) * 2005-07-20 2007-01-25 Goldeneye, Inc. Light emitting diodes with improved light extraction and reflectivity
US20070252164A1 (en) * 2006-02-17 2007-11-01 Hong Zhong METHOD FOR GROWTH OF SEMIPOLAR (Al,In,Ga,B)N OPTOELECTRONIC DEVICES

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105098014A (zh) * 2015-06-04 2015-11-25 京东方科技集团股份有限公司 发光二极管及其制造方法
US10249796B2 (en) 2015-06-04 2019-04-02 Boe Technology Group Co., Ltd. Light emitting diode and method of manufacturing thereof

Also Published As

Publication number Publication date
US8912022B2 (en) 2014-12-16
TWI578562B (zh) 2017-04-11
CN103367562B (zh) 2016-08-03
US20130260493A1 (en) 2013-10-03
TW201340377A (zh) 2013-10-01

Similar Documents

Publication Publication Date Title
US8492185B1 (en) Large area nonpolar or semipolar gallium and nitrogen containing substrate and resulting devices
CN102760802B (zh) 发光二极管
CN103137812B (zh) 发光二极管
CN103378238A (zh) 发光二极管
CN103137798B (zh) 发光二极管的制备方法
CN103378234A (zh) 发光二极管
CN103035785B (zh) 发光二极管的制备方法
CN103035799B (zh) 发光二极管
CN102760806B (zh) 发光二极管
CN103137796B (zh) 发光二极管的制备方法
CN103137816B (zh) 发光二极管
CN103035800B (zh) 发光二极管
CN102760804B (zh) 发光二极管
CN102760800B (zh) 发光二极管的制备方法
CN103137797B (zh) 发光二极管的制备方法
CN103137811B (zh) 发光二极管
CN103367562B (zh) 发光二极管及光学元件的制备方法
CN103367560B (zh) 发光二极管的制备方法
CN103367583B (zh) 发光二极管
CN103367584A (zh) 发光二极管及光学元件
CN103035784B (zh) 发光二极管的制备方法
CN103367561A (zh) 发光二极管的制备方法
CN103474524B (zh) 发光二极管的制备方法
CN103367585B (zh) 发光二极管
CN103474533A (zh) 发光二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant