CN103035784B - 发光二极管的制备方法 - Google Patents

发光二极管的制备方法 Download PDF

Info

Publication number
CN103035784B
CN103035784B CN201110293092.3A CN201110293092A CN103035784B CN 103035784 B CN103035784 B CN 103035784B CN 201110293092 A CN201110293092 A CN 201110293092A CN 103035784 B CN103035784 B CN 103035784B
Authority
CN
China
Prior art keywords
substrate
semiconductor layer
mask layer
layer
nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110293092.3A
Other languages
English (en)
Other versions
CN103035784A (zh
Inventor
朱振东
李群庆
范守善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN201110293092.3A priority Critical patent/CN103035784B/zh
Priority to TW100137242A priority patent/TWI501422B/zh
Priority to US13/340,653 priority patent/US8377728B1/en
Publication of CN103035784A publication Critical patent/CN103035784A/zh
Application granted granted Critical
Publication of CN103035784B publication Critical patent/CN103035784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管的制备方法,包括以下步骤:提供一基底,所述基底具有一外延生长面;在所述外延生长面设置一掩模层,其形成有多个沿同一方向延伸的凹槽及多个条形凸起结构;刻蚀所述基底,在此过程中相邻的多个条形凸起结构依次两两闭合,形成多个三维纳米结构预制体;去除所述掩模层,在所述外延生长面形成一M形三维纳米结构阵列;在所述三维纳米结构阵列表面依次生长一第一半导体层、一活性层及第二半导体层;设置一第一电极与所述第一半导体层电连接;以及设置一第二电极与所述第二半导体层电连接。

Description

发光二极管的制备方法
技术领域
本发明涉及一种发光二极管的制备方法,尤其涉及一种具有三维纳米结构阵列的发光二极管的制备方法。
背景技术
由氮化镓半导体材料制成的高效蓝光、绿光和白光发光二极管具有寿命长、节能、绿色环保等显著特点,已被广泛应用于大屏幕彩色显示、汽车照明、交通信号、多媒体显示和光通讯等领域,特别是在照明领域具有广阔的发展潜力。
传统的发光二极管通常包括N型半导体层、P型半导体层、设置在N型半导体层与P型半导体层之间的活性层、设置在P型半导体层上的P型电极(通常为透明电极)以及设置在N型半导体层上的N型电极。发光二极管处于工作状态时,在P型半导体层与N型半导体层上分别施加正、负电压,这样,存在于P型半导体层中的空穴与存在于N型半导体层中的电子在活性层中发生复合而产生光子,且光子从发光二极管中射出。
现有的发光二极管的光取出效率(光取出效率通常指活性层中所产生的光从发光二极管内部释放出的效率)较低,其主要原因是由于半导体(通常为氮化镓)的折射率大于空气的折射率,来自活性层的大角度光在半导体与空气的界面处发生全反射,从而大部分大角度光被限制在发光二极管的内部,直至以热等方式耗散。为了解决上述问题,人们通过各种手段来提高发光二极管的光取出效率,例如,使出光表面粗糙化以减少反射。然而,通过现有技术制备的发光二极管,对所述发光二极管的光取出效率的提高能力有限,进而限制了发光二极管的应用。
发明内容
有鉴于此,确有必要提供一种能够进一步提高发光二极管的光取出效率的发光二极管制备方法。
一种发光二极管的制备方法,包括以下步骤:提供一基底;在所述基底的至少一表面设置一图案化的掩模层,所述图案化的掩模层包括沿同一方向延伸的多个条形凸起结构,相邻的条形凸起结构之间形成一凹槽,所述基底表面通过该凹槽暴露出来;刻蚀所述基底,使掩模层中相邻的多个条形凸起结构依次两两闭合,形成多个三维纳米结构预制体;去除所述掩模层,在所述基底至少一表面形成多个M形三维纳米结构;在所述三维纳米结构阵列一表面依次生长一第一半导体层、一活性层及第二半导体层;设置一第一电极与所述第一半导体层电连接;以及设置一第二电极覆盖所述第二半导体层远离基底的表面。
一种发光二极管的制备方法,包括以下步骤:提供一基底,所述基底具有相对的一第一表面及一第二表面;在所述基底的第一表面依次生长一第一半导体层、一活性层及第二半导体层;设置一第一电极与所述第一半导体层电连接;设置一第二电极覆盖所述第二半导体层远离基底的表面;在所述基底的第二表面形成一介质层;在所述介质层远离基底的表面设置一图案化的掩模层,所述图案化的掩模层包括沿同一方向延伸的多个条形凸起结构,相邻的条形凸起结构之间形成一凹槽,所述介质层表面通过该凹槽暴露出来;刻蚀所述介质层,使掩模层中相邻的多个条形凸起结构依次两两闭合,形成多个三维纳米结构预制体;去除所述掩模层,在所述介质层表面形成多个M形三维纳米结构。
与现有技术相比较,本发明所述发光二极管的制备方法中,通过在所述基底表面利用掩模层及刻蚀的方法形成多个M形三维纳米结构,并以阵列形式设置形成一三维纳米结构阵列,制备工艺简单,效率高,并且有利于制备大面积的三维纳米结构阵列,进而可方便且批量的制备高效率的发光二极管。同时,在基底表面设置所述三维纳米结构阵列有利于降低后续生长的半导体层中的位错密度,提高其质量,进而有利于提高发光二极管的性能。
附图说明
图1为本发明第一实施例提供的发光二极管的结构示意图。
图2为图1所示的发光二极管中三维纳米结构阵列的结构示意图。
图3为图2所示的三维纳米结构阵列的扫描电镜照片。
图4为图2所示的三维纳米结构阵列沿IV-IV线的剖视图。
图5为本发明第一实施例提供的发光二极管的制备方法的流程图。
图6为图5所示的发光二极管的制备方法中三维纳米结构阵列的制备方法的流程图。
图7为本发明第二实施例提供的发光二极管的结构示意图。
图8为本发明第二实施例提供的发光二极管的制备方法的流程图。
图9为本发明第三实施例提供的发光二极管的结构示意图。
图10为本发明第三实施例提供的发光二极管的制备方法的流程图。
主要元件符号说明
发光二极管10,20
基底100
衬底1001
外延生长面101
掩模层103
凸起结构1031
第一掩模层1032
沟槽1033
第二掩模层1034
第一半导体层110
第一电极112
活性层120
第二半导体层130
第二电极132
三维纳米结构阵列140
第一三维纳米结构阵列140a
第二三维纳米结构阵列140b
三维纳米结构142
第一三维纳米结构142a
第二三维纳米结构142b
三维纳米结构预制体1421
第一凸棱1422
第二凸棱1424
第一凹槽1426
第二凹槽1428
第一棱面1422a,1424a
第二棱面1422b,1424b
模板200
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了对本发明作更进一步的说明,举以下具体实施例并配合附图进行详细描述。
请参阅图1,本发明第一实施例提供一种发光二极管10,其包括:一基底100、一第一半导体层110、一活性层120、一第二半导体层130、一第一电极112、一第二电极132以及一三维纳米结构阵列140。所述基底100具有相对的第一表面(未标示)及第二表面(未标识),所述第一半导体层110、活性层120以及第二半导体层130依次层叠设置于基底100的第一表面一侧,且所述第一半导体层110靠近所述基底100设置,所述三维纳米结构阵列140设置于所述基底100与第一半导体层110相邻的表面,所述基底100远离第一半导体层110的表面即第二表面作为所述发光二极管10的出光面。所述活性层120设置于第一半导体层110与第二半导体层130之间。所述第一电极112与所述第一半导体层110电连接。所述第二电极132与所述第二半导体层130电连接。
具体的,所述基底100具有支撑的作用,所述基底100的厚度为300至500微米,所述基底100的材料可以为SOI(silicononinsulator,绝缘基底上的硅)、LiGaO2、LiAlO2、Al2O3、Si、GaAs、GaN、GaSb、InN、InP、InAs、InSb、AlP、AlAs、AlSb、AlN、GaP、SiC、SiGe、GaMnAs、GaAlAs、GaInAs、GaAlN、GaInN、AlInN、GaAsP、InGaN、AlGaInN、AlGaInP、GaP:Zn或GaP:N等。
所述三维纳米结构142的材料可以与基底100的材料相同或不相同,当所述三维纳米结构142的材料与基底100的材料相同时,所述三维纳米结构142与基底100可以为一体结构体。请一并参阅图1及图2,本实施例中,所述三维纳米结构142与所述基底100形成一体结构,所述三维纳米结构阵列140形成于所述基底100的表面,所述三维纳米结构阵列140表面作为支持外延生长的外延生长面101。此时,所述基底100的材料可根据所述需要生长的半导体层的材料进行选择,所述基底100的材料与所述半导体层的材料具有较小的晶格失配及相近的热膨胀系数,从而可以减少生长的半导体层中的晶格缺陷,提高其质量。优选的,所述基底100的厚度为400微米,其材料为蓝宝石。
所述多个三维纳米结构142在基底100表面以一维阵列形式设置。所述阵列形式设置指所述多个三维纳米结构142可以按照等间距行列式排布、同心圆环排布、同心回形排布等方式排列。所述相邻的两个三维纳米结构142之间的距离相等,为10纳米~1000纳米,优选为10纳米~30纳米。本实施例中,所述多个三维纳米结构142以等间距行列式排列,且相邻两个三维纳米结构142之间的距离约为10纳米。
所述多个三维纳米结构142可在基底100表面以直线、折线或曲线的形式并排延伸,延伸方向平行于所述基底100表面。所述“并排”是指所述相邻的两个三维纳米结构142在延伸方向的任一相对位置具有相同的间距,该间距范围为0纳米~200纳米。所述多个三维纳米结构142的延伸方向可以是固定的,也可以是变化的。当所述延伸方向固定时,所述多个三维纳米结构142以直线的形式并排延伸,在垂直于该延伸方向上,所述多个三维纳米结构142的横截面均为形状、面积一致的M形;当所述延伸方向变化时,所述多个三维纳米结构142可以折线或曲线的形式并排延伸,在所述延伸方向上的任意一点位置处,所述多个三维纳米结构142在该点的横截面均为形状、面积一致的M形。如图3所示,在本实施例中,所述三维纳米结构142为一条形凸起结构,所述凸起结构为从所述基底100的表面向远离所述基底100的方向突出的凸起实体,所述条形凸起结构以直线的形式并排延伸。所述多个三维纳米结构142在基底100表面以一维阵列形式分布,即所述多个条形凸起结构基本并排延伸且彼此平行设置于所述基底100表面,形成所述三维纳米结构阵列140。定义该多个条形凸起结构的延伸方向为X方向,垂直于所述凸起结构的延伸方向为Y方向。则在X方向上,所述条形凸起结构的两端延伸至所述基底100相对的两边缘,在Y方向上,所述三维纳米结构142为一双峰凸棱结构,所述多个条形凸起并排排列,且所述条形凸起的横截面的形状为M形,即所述三维纳米结构142为一M形三维纳米结构。换个角度说,所述多个三维纳米结构142为形成于基底100表面的多个条形凸起结构,该多个条形凸起结构并排延伸,在沿所述延伸方向的横截面为M形。
请一并参阅图4,所述M形三维纳米结构142包括一第一凸棱1422及一第二凸棱1424,所述第一凸棱1422与第二凸棱1424的延伸方向相同且均沿X方向并排延伸。所述第一凸棱1422具有相交的两棱面,即一第一棱面1422a及一第二棱面1422b,所述第一棱面1422a与第二棱面1422b相交形成所述第一凸棱1422的棱角。所述第一棱面1422a及第二棱面1422b可分别为平面,曲面或折面。本实施例中,所述第一棱面1422a及第二棱面1422b分别为平面。所述第一棱面1422a与所述基底100的表面形成一定角度α,所述α大于0度小于等于90度。所述第一棱面1422a具有相对的两端,一端与所述基底100的表面相交接;另一端以α角向远离基底100的方向延伸,并与所述第二棱面1422b相交。所述第二棱面1422b与所述基底100表面所形成的角度β大于0度小于90度,可与α相同或不同。所述第二棱面1422b具有相对的两端,一端与所述第二凸棱1424相交,另一端向远离基底100的方向延伸并与所述第一棱面1422a相交,形成所述第一凸棱1422的棱角θ。所述棱角θ大于零度小于180度,优选的,所述棱角θ大于等于30度小于等于60度。
同样,所述第二凸棱1424的结构与第一凸棱1422基本相同,包括一第一棱面1424a与第二棱面1424b,所述第一棱面1424a与第二棱面1424b分别向远离基底100的方向延伸,并相交形成所述第二凸棱1424的棱角。所述第二凸棱1424的所述第一棱面1424a一端与所述基底100的表面相交接,另一端以角度α向远离基底100的方向延伸。所述第二棱面1424b具有相对的两端,一端与所述第一凸棱1422中第二棱面1422b的一端在靠近基底100的表面相交,从而形成三维纳米结构142的第一凹槽1426,另一端与所述第一棱面1424a相交于第二凸棱1424的棱角。所述多个三维纳米结构142在基底100的表面并排排列,相邻的三维纳米结构142之间形成一第二凹槽1428,故一个三维纳米结构142中的第二凸棱1424的第二棱面1424b和与其相邻的另一个三维纳米结构142的第一凸棱1422的第一棱面1422a在所述基底100的表面相交接形成所述第二凹槽1428。
所述第一凸棱1422与第二凸棱1424从基底100表面向远离该基底100的方向突出的高度不限,所述高度是指从基底100的表面至所述第一凸棱1422或所述第二凸棱1424的最高点之间的距离,所述第一凸棱1422与第二凸棱1424的高度可以相等或不相等,所述第一凸棱1422与第二凸棱1424的高度可为150纳米~200纳米。所述第一凸棱1422或所述第二凸棱1424的最高点的集合体可为直线形或非直线形线,如折线或曲线等,也即所述第一凸棱1422中所述第一棱面1422a与第二棱面1422b相交形成的线可为直线、折线或曲线等,同样所述第二凸棱1424的所述第一棱面1424a与第二棱面1424b相交形成的线也可为直线、折线或曲线等。同一个三维纳米结构142中,第一凸棱1422的最高点与所述第二凸棱1424最高点之间的距离可为20纳米~100纳米。本实施例中,所述第一凸棱1422与第二凸棱1424的高度相同,均为180纳米,且最高点的集合形成一直线。所述第一凸棱1422及第二凸棱1424沿X方向延伸,在Y方向上,所述第一凸棱1422及第二凸棱1424横截面的形状可为梯形或锥形。本实施例中,所述第一凸棱1422及第二凸棱1424的横截面为锥形。所述第一凸棱1422及第二凸棱1424的横截面组合呈M形,即所述三维纳米结构142的横截面为M形。所述第一凸棱1422与第二凸棱1424形成一双峰凸棱结构。所述第一凸棱1422、第二凸棱1424及基底100为一一体成型结构,即所述第一凸棱1422与所述第二凸棱1424之间无间隙或间隔,且与所述基底100无间隙的结合。可以理解,由于工艺的限制及其他因素的影响,所述第一凸棱1422的第一棱面1422a与1422b并非绝对的平面,可存在一定的误差,因此第一棱面1422a与第二棱面1422b相交形成的棱角θ也并非一绝对的尖角,可能为一弧形角等其他形式,但所述棱角的具体形状并不影响所述第一凸棱1422的整体结构,属于本发明的保护范围。同理,所述第二凸棱1024的棱角亦是如此。
同一个M形三维纳米结构142中,所述第一凸棱1422与第二凸棱1424之间,形成所述第一凹槽1426,所述第一凸棱1422中第二棱面1422b与所述第二凸棱1424中的第二棱面1424b作为第一凹槽1426的两个侧面,两个侧面相交处形成所述第一凹槽1426的底部。所述第一凹槽1426的延伸方向与所述第一凸棱1422或第二凸棱1424的延伸方向相同。所述第一凹槽1426横截面形状为V形,且所述多个第一凹槽1426深度h1均相等。所述第一凹槽1426的深度h1是指所述第一凸棱1422或第二凸棱1424的最高点与所述第一凹槽1426之间的距离。在基底100表面,所述多个三维纳米结构142彼此平行且等间距排列,相邻的M形三维纳米结构142之间形成的所述第二凹槽1428,所述第二凹槽1428的延伸方向与所述三维纳米结构142的延伸方向相同。所述第二凹槽1428的横截面为V形或倒梯形,在X方向上,所述横截面的形状及大小均基本相同。可以理解,由于工艺的限制或其他外界因素的影响,所述第一凹槽1426及第二凹槽1428横截面的形状、大小、深度并非绝对的相同,可存在一定的误差,但该误差并不影响所述横截面的整体形状及总体趋势。所述第二凹槽1428的深度h2均相等,所述第二凹槽1428的深度h2是指所述第一凸棱1422或第二凸棱1424的最高点与基底100表面之间的最小距离。所述第二凹槽1428的深度h2与第一凹槽1426的深度h1不同,可根据实际需要进行选择。所述第二凹槽1428的深度h2大于所述第一凹槽1426的深度h1,进一步的,所述第一凹槽1426的深度h1与第二凹槽1428的深度h2的比值满足:1:1.2≤h1:h2≤1:3。所述第一凹槽1426的深度h1可为30纳米~120纳米,所述第二凹槽1428的深度h2可为100纳米~200纳米。本实施例中,所述第一凹槽1426的深度h1为80纳米,所述第二凹槽1428的深度h2为180纳米。
所述M形三维纳米结构142的宽度λ可为100纳米~300纳米。所述三维纳米结构142的“宽度”是指所述M形三维纳米结构142在Y方向上延伸的最大长度。本实施例中,所述三维纳米结构142宽度是指在Y方向上,所述每一三维纳米结构142在基底100表面扩展的长度。并且在远离基底100的方向上,该长度逐渐减小,也即每一三维纳米结构中,第一凸棱1422与第二凸棱1424的最高点之间的距离,小于该三维纳米结构142的宽度。所述多个三维纳米结构142可间隔分布,任意两个相邻的三维纳米结构142之间的间距λ0可相等或不等。所述间隔即形成所述第二凹槽1428,且所述第二凹槽1428为一倒梯形结构。本实施例中,相邻两个三维纳米结构142之间的间距λ0相等。进一步的,所述间距λ0可随所述第一凸棱1422或第二凸棱1424高度的增加而增加,随其高度的减小而减小。在Y方向上,所述间距λ0也可逐渐变化,如逐渐变大或逐渐变小或周期性变化。相邻两三维纳米结构142之间的间距λ0可为0纳米~200纳米。当所述λ0为0时,所述第二凹槽1428横截面的形状为V形;当λ0大于0时,所述第二凹槽1428横截面的形状为倒梯形。在Y方向上,所述多个三维纳米结构142彼此平行设置于所述基底100的表面,并且呈周期性分布。所述三维纳米结构142的周期P可为100纳米~500纳米。进一步的,所述周期P、三维纳米结构142的宽度λ以及相邻两三维纳米结构142之间的的间距λ0满足如下关系:
P=λ+λ0
所述周期P、三维纳米结构142的宽度λ以及相邻两三维纳米结构142之间的的间距λ0的单位均为纳米。所述周期P可为一固定值,此时当所述λ0增加时,则λ相应减小;当λ0减小时,所述λ相应增加。进一步的,所述多个三维纳米结构142可以多个周期形成于所述基底100表面,即部分三维纳米结构142以周期P排列,另一部分以周期P′(P′≠P)分布。所述三维纳米结构142以多周期分布时,可进一步扩展其应用前景。在本实施例中,所述P约为200纳米,所述λ约为190纳米,所述λ0约为10纳米。本实施例中,所述三维纳米结构142与所述基底100为一体成型结构,因此该三维纳米结构阵列140具有更加优良的性能。
具体的,所述第一半导体层110设置于所述三维纳米结构阵列140的表面。所述第一半导体层110的为一图案化的表面,该图案化的表面形成有多个凸起及凹槽,所述凸起与三维纳米结构142中的凹槽相啮合,所述凹槽与三维纳米结构142中的凸起相啮合。所述第一半导体层110远离基底100的表面由其功能可区分为一第一区域(未标示)及第二区域(未标示),其中所述第一区域设置所述活性层120及所述第二半导体层130,所述第二区域设置所述第一电极112。
所述第一半导体层110、第二半导体层130分别为N型半导体层和P型半导体层两种类型中的一种。具体地,当该第一半导体层110为N型半导体层时,第二半导体层130为P型半导体层;当该第一半导体层110为P型半导体层时,第二半导体层130为N型半导体层。所述N型半导体层起到提供电子的作用,所述P型半导体层起到提供空穴的作用。N型半导体层的材料包括N型氮化镓、N型砷化镓及N型磷化铜等材料中的一种或几种。P型半导体层的材料包括P型氮化镓、P型砷化镓及P型磷化铜等材料中的一种或几种。所述第一半导体层110的厚度为1微米至5微米。本实施例中,第一半导体层110的材料为N型氮化镓。
可选择地,一缓冲层(图未示)可以设置于基底100和第一半导体层110之间,并与基底100和第一半导体层110分别接触,此时第一半导体层110与缓冲层接触。具体的,所述缓冲层设置于所述三维纳米结构142的表面,所述缓冲层有利于提高所述第一半导体层110形成过程中的外延生长质量,减少晶格缺陷。所述缓冲层的厚度为10纳米至300纳米,其材料可以为氮化镓或氮化铝等。
可以理解,当所述三维纳米结构142的材料与基底100不同时,所述三维纳米结构142以一维阵列的形式形成于所述基底100表面,形成所述三维纳米结构阵列140。所述三维纳米结构142的材料可以为SOI(silicononinsulator,绝缘基底上的硅)、LiGaO2、LiAlO2、Al2O3、Si、GaAs、GaN、GaSb、InN、InP、InAs、InSb、AlP、AlAs、AlSb、AlN、GaP、SiC、SiGe、GaMnAs、GaAlAs、GaInAs、GaAlN、GaInN、AlInN、GaAsP、InGaN、AlGaInN、AlGaInP、GaP:Zn或GaP:N等。所述三维纳米结构阵列140与第一半导体层110接触的表面为支持外延生长的外延生长面。此时,所述三维纳米结构阵列140的材料可根据所述需要生长的半导体层的材料进行选择,所述三维纳米结构阵列140的材料与所述半导体层的材料具有较小的晶格失配及相近的热膨胀系数,从而可以减少生长的半导体层中的晶格缺陷,提高其质量。
所述活性层120和第二半导体层130依次层叠设置于第二表面的第一区域。优选地,所述活性层120和第一半导体层110的接触面积与第一区域的面积相等。即所述活性层完全覆盖所述第一半导体层110的第一区域。所述第一电极112设置于所述第一半导体层110的第二区域。所述活性层120为包含一层或多层量子阱层的量子阱结构(QuantumWell)。所述活性层120用于提供光子。所述活性层120的材料为氮化镓、氮化铟镓、氮化铟镓铝、砷化稼、砷化铝稼、磷化铟镓、磷化铟砷或砷化铟镓中的一种或几种,其厚度为0.01微米至0.6微米。本实施例中,所述活性层120为两层结构,包括一氮化铟镓层及一氮化镓层,其厚度为0.03微米。
所述第二半导体层130设置于所述活性层120远离基底100的表面,具体的,所述第二半导体层130覆盖所述活性层120远离基底100的整个表面。所述第二半导体层130的厚度为0.1微米~3微米。所述第二半导体层130可为N型半导体层或P型半导体层两种类型,并且所述第二半导体层130与第一半导体层110分属两种不同类型的半导体层。所述第二半导体层130远离基底100的表面作为发光二极管10的出光面。本实施例中,所述第二半导体层130为镁(Mg)掺杂的P型氮化镓,其厚度为0.3微米。
所述第一电极112与所述第一半导体层110电连接。本实施例中,所述第一电极112设置于所述第一半导体层110的第二区域,并覆盖该第二区域的部分表面。所述第一电极112与所述活性层120间隔设置。所述第一电极112可以为N型电极或P型电极,其与第一半导体层110的类型相同。所述第一电极112至少为一层的整体结构,其材料为钛、银、铝、镍、金或其任意组合。本实施例中,所述第一电极112为两层结构,一层为厚度15纳米的钛,另一层为厚度200纳米的金。
所述第二电极132类型可以为N型电极或P型电极,其与第二半导体层130的类型相同。所述第二电极132的形状不限,可根据实际需要进行选择。所述第二电极132设置于第二半导体层130远离活性层120的表面,并与该表面接触。具体的,所述第二电极132覆盖所述第二半导体层130远离活性层120的表面。所述第二电极132至少为一层结构,其材料为钛、银、铝、镍、金或其任意组合,也可为ITO或碳纳米管膜。本实施例中,所述第二电极132为P型电极。所述第二电极132为两层结构,一层为厚度为15纳米的钛,另一层为厚度为100纳米的金,形成一钛/金电极。所述第二电极132可同时作为所述发光二极管10的反射层,用于光子反射使之从出光面出射。所述第二电极132可覆盖所述第二半导体层130的整个表面,从而与所述第二半导体层130整体接触,进而可分散所述发光二极管中的传导电流,减少内部热量的产生。
进一步的,当所述第二电极132为一透明电极时,在所述第二半导体层130远离活性层120的表面设置一反射层(图未示),所述反射层的材料可为钛、银、铝、镍、金或其任意组合。当活性层中产生的光子到达该反射层后,所述反射层可将光子反射,从而使之从所述发光二极管10的出光面射出,进而可进一步提高所述发光二极管10的出光效率。
当由活性层120发出的大角度光在出射过程中遇到三维纳米结构阵列140,会经三维纳米结构阵列140衍射而改变光子的出射方向,从而实现了发光二极管10的大角度光的取出,提高了发光二极管10的光取出效率。由于本发明的三维纳米结构阵列140的三维纳米结构142为M形三维纳米结构,相当于包括至少两层三维纳米结构或两层光子晶体结构,可以更有效的改变光的传播方向,进而更加有效的提高发光二极管10的光取出效率。
请参阅图5,本发明进一步提供一种所述发光二极管10的制备方法,具体包括以下步骤:
步骤S11,提供一衬底1001;
步骤S12,刻蚀所述衬底1001,形成一基底100以及设置于该基底100表面的一三维纳米结构阵列140;
步骤S13,在所述三维纳米结构阵列140表面依次生长一第一半导体层110、一活性层120及一第二半导体层130;
步骤S14,设置一第一电极112,使其与所述第一半导体层110电连接;
步骤S15,设置一第二电极132,使其与所述第二半导体层130电连接。
在步骤S11中,所述衬底1001可以为单层或多层结构。当所述衬底1001为单层结构时,该衬底1001可以为一单晶结构体。当所述衬底1001为多层结构时,其需要包括至少一层所述单晶结构体。所述衬底1001的材料可以根据所要生长的第一半导体层110来选择,优选地,使所述衬底1001与第一半导体层110具有相近的晶格常数以及热膨胀系数。所述衬底1001的厚度、大小和形状不限,可以根据实际需要选择。所述衬底1001不限于所述列举的材料。
请一并参阅图6,在步骤S12中,在所述衬底1001表面形成所述三维纳米结构阵列140具体包括以下步骤:
步骤S121,在所述衬底1001表面设置一掩模层103;
步骤S122,纳米压印并刻蚀所述掩模层103,使所述掩模层103图案化;
步骤S123,刻蚀所述衬底1001,使所述衬底1001的表面图案化,形成多个三维纳米结构预制体1421;
步骤S124,去除所述掩模层103,形成所述三维纳米结构阵列140。
在步骤121中,所述掩模层103可为一单层结构或复合层结构。所述掩模层103可为一单层结构或复合层结构。所述掩模的厚度可根据实际需要进行选择,如需要刻蚀的深度、刻蚀的气体等,以保证后续在掩模层103中形成纳米图形的精度。当所述掩模层103为一单层结构时,所述单层掩模层的材料可以为ZEP520A、HSQ(hydrogensilsesquioxane)或其他材料,所述单层掩模层用于保护其覆盖位置处的衬底1001。所述单层掩模层的厚度可根据实际需要进行选择,如需要刻蚀的深度等。本实施例中,所述掩模层103为一复合层结构,所述复合层结构包括一第一掩模层1032及一第二掩模层1034,所述第一掩模层1032及第二掩模层1034依次层叠设置于所述衬底1001表面,所述第二掩模层1034覆盖所述第一掩模层1032。所述第一掩模层1032及一第二掩模层1034的材料不限,可以根据实际需要及刻蚀所需要的气氛进行选择。本实施例中,所述第一掩模层1032的材料为ZEP520A,第二掩模层1034的材料为HSQ(hydrogensilsesquioxane)。所述第一掩模层1032及第二掩模层1034可通过在衬底1001表面沉积然后烘干的方式形成。所述第一掩模层1032及第二掩模层1034可以采用丝网印刷法或旋涂法沉积于所述衬底1001表面。所述复合掩模层可进一步提高后续对衬底1001刻蚀的精度,保证刻蚀形成的纳米图形的精确。
具体的,所述掩模层103的制备包括以下步骤:
步骤S121a,形成所述第一掩模层1032。本实施例中,所述第一掩模层1032的制备方法包括以下步骤:首先,清洗所述衬底1001表面;其次,在衬底1001表面旋涂ZEP520,旋涂转速为500转/分钟~6000转/分钟,时间为0.5分钟~1.5分钟;其次,在140℃~180℃温度下烘烤3~5分钟,从而在所述衬底1001表面形成该第一掩模层1032。该第一掩模层1032的厚度为100纳米~500纳米。
步骤S121b,形成所述第二掩模层1034,所述第二掩模层1034的制备方法包括以下步骤:首先,在所述第一掩模层1032的表面旋涂所述抗蚀剂HSQ,旋涂转速为2500转/分钟~7000转/分钟,旋涂时间为0.5分钟~2分钟,该抗蚀剂HSQ的旋涂在高压下进行。该第二掩模层1034的厚度为100纳米~500纳米,优选的为100纳米~300纳米。其次,固化所述抗蚀剂HSQ形成所述第二掩模层1034。该第二掩模层1034具有可在室温下压印、结构稳定性较佳、以及压印分辨率可达到10nm以下之高分辨率等特性。
进一步的,在步骤S121a与步骤S121b之间进包括一在所述第一掩模层1032的表面形成一过渡层(图未示)的步骤,所述过渡层可通过溅射法或沉积法形成,所述过渡层的材料不限,可根据实际需要进行选择,本实施例中,所述过渡层为二氧化硅。所述过渡层用于在刻蚀第二掩模层1034时,保护第一掩模层1032的完整性。
进一步,在步骤S121之前,可以对该衬底1001表面进行亲水处理。对该衬底1001表面进行亲水处理的方法包括以下步骤:首先,清洗衬底1001表面,清洗时采用超净间标准工艺清洗。然后,采用微波等离子体处理上述衬底1001表面。具体地,可将所述衬底1001表面放置于微波等离子体系统中,该微波等离子体系统的一感应功率源可产生氧等离子体、氯等离子体或氩等离子体。等离子体以较低的离子能量从产生区域扩散并漂移至所述衬底1001表面,进而改善衬底1001表面的亲水性。
在步骤S122中,通过纳米压印及刻蚀使所述掩模层103图案化的方法具体包括以下步骤:
步骤(a),提供一表面具有纳米图形的模板200。
该模板200的材料可为硬性材料,如镍、硅或者二氧化硅。该模板200的材料也可为柔性材料,如PET、PMMA、PS、PDMS等。该模板200的表面形成有纳米图形,所述纳米图形包括多个并排延伸的凸部,相邻的凸部之间具有一凹槽。所述多个并排延伸的凸部可形成一阵列,或同心圆环形凸起结构,或同心回形凸起结构,不管是任何形状的凸起结构其相邻的凸部之间均形成一凹槽。所述条形凸起结构沿同一方向贯穿所述模板200,在垂直于该延伸方向上,所述条形凸起结构的宽度不限,可根据需要进行选择。本实施例中,该模板200的材料为二氧化硅,所述条形凸起结构及所述凹槽的宽度可相等或不相等,且均为50纳米~200纳米。
步骤(b),将模板200具有纳米图形的表面与所述第二掩模层1034贴合,并在常温下挤压所述模板200与衬底1001后,脱模。
在常温下,可以通过模板200向衬底1001施加压力,使得所述模板200上的纳米图形转移到第二掩模层1034。具体地,使模板200形成有纳米图形的表面与衬底1001表面上的第二掩模层1034贴合,并在真空度为1×10-1mbar~1×10-5mbar,施加压力为2磅/平方英尺~100磅/平方英尺(Psi)的压印条件下,保持2~30分钟,最后将模板200与衬底1001分离,从而该模板200表面的纳米图形复制到所述第二掩模层1034。在所述第二掩模层1034形成的纳米图形包括多个凹槽和凸部,且所述第二掩模层1034中凹槽的大小及形状与模板200中的凸部相对应,所述第二掩模层1034中凸部的大小及形状与模板200中的凹槽相对应。在施加压力的过程中,与模板200对应位置处的第二掩模层1034被所述模板200的凸部压缩而变薄,在第二掩模层1034中形成一凹槽。凹槽底部位置处的第二掩模层1034形成一薄层,贴附于第一掩模层1032表面。
步骤(c),通过刻蚀去除所述凹槽底部的第二掩模层1034,露出第一掩模层1032。
所述凹槽底部残留的第二掩模层1034可以通过等离子体刻蚀的方法去除。本实施例中,所述凹槽底部残留第二掩模层1034可以采用碳氟(CF4)反应性等离子体刻蚀去除,以露出第一掩模层1032。具体地,可将上述形成有纳米图形的衬底1001放置于一反应性等离子体刻蚀系统中,该反应性等离子体刻蚀系统的一感应功率源产生CF4等离子体,CF4等离子体以较低的离子能量从产生区域扩散并漂移至所述衬底1001表面的第二掩模层1034,此时该凹槽底部的第二掩模层1034被所述CF4等离子体刻蚀。CF4等离子体系统的功率可为10瓦~150瓦,所述CF4等离子体的通入速率可为2~100标况毫升每分(standard-statecubiccentimeterperminute,sccm),形成的气压可为1~15帕,采用CF4等离子体刻蚀时间可为2秒~4分钟。本实施例中,所述等离子体刻蚀的条件为:等离子体系统的功率为40W,等离子体的通入速率为26sccm,气压为2Pa,刻蚀时间为10秒。通过上述方法,凹槽底部的第二掩模层1034被刻蚀掉,露出第一掩模层1032,且所述第二掩模层1034的凸部也同时被刻蚀变薄。在此过程中,所述第二掩模层1034纳米图形的形态依然保持完整。
步骤(d),去除与所述第二掩模层1034的凹槽对应位置处的部分第一掩模层1032,露出衬底1001表面,形成图案化的所述掩模层103。
凹槽底部的第一掩模层1032可以在一氧等离子体系统中采用氧等离子体去除。所述氧等离子体系统的功率可为10瓦~150瓦,氧等离子体的通入速率可为2~100sccm,形成的气压可为0.5帕~15帕,采用氧等离子体刻蚀时间可为5秒~5分钟。本实施例中,所述等离子系统的功率为40W,等离子体的通入速率为40sccm,气压为2Pa,刻蚀时间为120秒。通过上述方法,凹槽底部的第一掩模层1032被去除,露出衬底1001表面。采用氧等离子体刻蚀第一掩模层1032过程中,与凹槽对应的第一掩模层1032被氧化而刻蚀掉,由抗蚀剂HSQ构成的所述第二掩模层1034在氧等离子体的作用下发生交联,对所述第一掩模层1032中与凹槽对应部分以外的区域起到良好的掩模层作用,进而刻蚀过程中有效保持第一掩模层1032的分辨率。通过刻蚀将所述第二掩模层1034中的纳米图形复制到第一掩模层1032中,从而使所述整个掩模层103图案化。所述“图案化”是指所述掩模层103在衬底1001的表面形成多个并排排列的条形凸起结构1031,相邻的条形凸起结构1031之间形成一沟槽1033,与沟槽1033对应区域的衬底1001表面暴露出来,所述条形凸起结构1031覆盖此区域之外衬底1001表面。通过控制所述刻蚀气体的总的流动速率及刻蚀方向,可使刻蚀结束后形成条形凸起结构1031的侧壁陡直,进而可保证后续刻蚀所述衬底1001的过程中,形成的三维纳米结构预制体1421的形状的一致性及均匀性。在刻蚀第一掩模层1032的过程中,所述第二掩模层1034中凸部也会被少量刻蚀,但其刻蚀速率远小于所述气体对第一掩模层1032的刻蚀速率,所述第二掩模层1034基本保持其图案的完整性。
在步骤S123中,刻蚀衬底1001,使所述衬底1001表面图案化,并形成多个三维纳米结构预制体1421。
所述刻蚀方法可通过将上述衬底1001放置在一感应耦合等离子体系统中,利用刻蚀气体对所述衬底1001进行刻蚀。所述气体可根据所述衬底1001以及所述掩模层103的材料进行选择,以保证所述刻蚀气体对所述刻蚀对象具有较高的刻蚀速率。在刻蚀的过程中,与掩模层103中沟槽1033对应的部分衬底1001表面被气体所刻蚀去除,从而在衬底1001表面形成一凹槽。
本实施例中,所述衬底1001的刻蚀主要包括以下几个过程:
第一过程,所述刻蚀气体对未被掩模层103覆盖的衬底1001表面进行刻蚀,在刻蚀的过程中,所述气体会与衬底1001反应,从而在刻蚀表面形成一保护层,阻碍气体的进一步刻蚀,使得刻蚀面逐渐减小,即形成所述凹槽的宽度沿刻蚀方向逐渐减小。同时,所述刻蚀气体对所述掩模层103中所述条形凸起结构1031的顶端(即远离衬底1001的一端)进行刻蚀。并且,由于所述掩模层103远离衬底1001的部分侧面被刻蚀,从而使得所述条形凸起结构1031顶端的宽度逐渐变窄。
第二过程,在气体刻蚀的过程中,由于所述气体的轰击作用,相邻的条形凸起结构1031之间依次两两闭合,即相邻的两个条形凸起结构1031的顶端逐渐两两靠在一起。
第三过程,由于相邻的两个条形凸起结构1031逐渐闭合,所述刻蚀气体对该闭合位置内所述衬底1001的刻蚀速率逐渐减小,即在该位置处形成凹槽的宽度沿刻蚀深度进一步减小,进而形成一V形结构的凹槽,且该V形凹槽的深度较浅。而未闭合的条形凸起结构1031之间,由于所述刻蚀气体可继续以近似相同的刻蚀速率对该位置处的衬底1001进行刻蚀,因此该位置处相对于闭合位置处形成的凹槽的深度较深。
第四过程,所述条形凸起结构1031两两闭合后,使所述刻蚀气体无法再对该闭合位置处的衬底1001进行刻蚀,从而在衬底1001表面形成所述第一凹槽1426。同时,在未发生闭合的两个条形凸起结构1031之间,所述刻蚀气体可以继续对所述衬底1001进行刻蚀,进而形成第二凹槽1428,并且该位置处第二凹槽1428的深度,大于所述第一凹槽1426的深度,从而形成所述三维纳米结构预制体1421。
所述刻蚀气体可根据需要进行选择,可以为单一气体,也可以为混合气体,只要保证在刻蚀的过程中,使所述掩模层103中的条形凸起结构1031两两闭合即可。本实施例中,所述刻蚀气体为混合气体,所述混合气体包括Cl2、BCl3、O2及Ar气体。所述等离子体系统的功率可10瓦~150瓦,所述混合气体的通入速率可为8~150sccm,形成的气压可为0.5帕~15帕,刻蚀时间可为5秒~5分钟。其中,所述Cl2的通入速率可为2~60sccm,所述BCl3的通入速率可为2~30sccm,所述O2的通入速率可为3~40sccm,所述Ar的通入速率为1~20sccm。本实施例中,所述等离子系统的功率为70W,所述等离子体的通入速率为40sccm,气压为2Pa,刻蚀时间为120秒,其中,所述Cl2的通入速率为26sccm,所述BCl3的通入速率为16sccm,所述O2的通入速率为20sccm,所述Ar的通入速率为10sccm。所述气体的通入速率、气压、刻蚀时间等可根据需要形成的三维纳米结构142的大小、尺寸等进行选择。
在步骤S124中,所述掩模层103可通过有机溶剂如四氢呋喃(THF)、丙酮、丁酮、环己烷、正己烷、甲醇或无水乙醇等无毒或低毒环保容剂作为剥离剂,溶解所述掩模层等方法去除,从而形成所述多个三维纳米结构142。本实施例中,所述有机溶剂为丁酮,所述掩模层103溶解在所述丁酮中,从而与衬底1001脱离。
去除所述掩模层103后,形成前述之基底100以及设置于基底100表面的三维纳米结构阵列140。所述三维纳米结构阵列140提供了生长第一半导体层110的外延生长面101。所述三维纳米结构142的材料与基底100的材料相同,即所述三维纳米结构142与基底100可以为一体结构体。本实施例中,所述三维纳米结构142与所述基底100形成一体结构,所述三维纳米结构阵列140形成于所述基底100的表面,所述三维纳米结构阵列140表面形成一支持外延生长的外延生长面101。
可以理解的是,三维纳米结构阵列140也可以通过在所述基底100表面设置一层其他的半导体材料,然后对该半导体材料层进行如上所述方法处理形成。
进一步的,本实施例中所述纳米压印并刻蚀所述掩模层103形成多个条形凸起结构及凹槽的方法仅为一具体实施例,所述掩模层103的处理并不限于以上制备方法,只要保证所述图案化的掩模层103包括多个条形凸起结构,相邻的凸起结构之间形成凹槽,设置于基底100表面后,所述基底100表面通过该凹槽暴露出来即可。如也可以通过先在其他介质或基底表面形成所述图案化的掩模层,然后再转移到该基底100表面的方法形成。
在步骤S13中,所述第一半导体层110、活性层120以及第二半导体层130的生长方法可以分别通过分子束外延法(MBE)、化学束外延法(CBE)、减压外延法、低温外延法、选择外延法、液相沉积外延法(LPE)、金属有机气相外延法(MOVPE)、超真空化学气相沉积法(UHVCVD)、氢化物气相外延法(HVPE)、以及金属有机化学气相沉积法(MOCVD)等中的一种或多种实现。
本实施例中,所述第一半导体层110为Si掺杂的N型氮化镓。本实施例采用MOCVD工艺制备所述第一半导体层110,所述第一半导体层110的生长为异质外延生长。其中,采用高纯氨气(NH3)作为氮的源气,采用氢气(H2)作载气,采用三甲基镓(TMGa)或三乙基镓(TEGa)作为Ga源,采用硅烷(SiH4)作为Si源。所述第一半导体层110的生长具体包括以下步骤:
步骤S131,将蓝宝石基底100置入反应室,加热到1100℃~1200℃,并通入H2、N2或其混合气体作为载气,高温烘烤200秒~1000秒。
步骤S132,继续同入载气,并降温到500℃~650℃,通入三甲基镓或三乙基镓,并同时通入氨气,低温生长GaN层,所述低温GaN层作为继续生长第一半导体层110的缓冲层。由于第一半导体层110与蓝宝石基底100之间具有不同的晶格常数,因此所述缓冲层用于减少第一半导体层110生长过程中的晶格失配,降低生长的第一半导体层110的位错密度。
步骤S133,停止通入三甲基镓或三乙基镓,继续通入氨气和载气,同时将温度升高到1100℃~1200℃,并恒温保持30秒~300秒。
步骤S134,将基底100的温度保持在1000℃~1100℃,同时重新通入三甲基镓及硅烷,或三乙基镓及硅烷,在高温下生长出高质量的第一半导体层110。
进一步的,在步骤S133之后,可将基底100的温度保持在1000℃~1100℃,重新通入三甲基镓或三乙基镓一定时间,生长一未掺杂的半导体层,然后再通入硅烷,继续生长第一半导体层110。该未掺杂的半导体层可进一步减小生长所述第一半导体层110的晶格缺陷。由于所述外延生长面101形成有多个三维纳米结构142,因此所述第一半导体层110部分沉积于所述三维纳米结构142中的凹槽内。同时,由于所述多个三维纳米结构142的存在,可进一步减小第一半导体层110生长过程中的位错密度,提高其质量。
所述活性层120的生长方法与第一半导体层110基本相同。具体的,在生长完第一半导体层110之后,采用三甲基铟作为铟源,所述活性层120的生长包括以下步骤:
步骤(a1),停止通入硅烷,将反应室的温度保持在700℃~900℃,使反应室压强保持在50托~500托;
步骤(a2),向反应室通入三甲基铟,生长InGaN/GaN多量子阱层,形成所述活性层120。
本实施例中,所述第二半导体层130为镁(Mg)掺杂的P型氮化镓,其厚度为0.3微米。所述第二半导体层130的生长方法与第一半导体层110基本相同,具体的,在生长完活性层120之后,采用二茂镁作(Cp2Mg)为镁源,所述第二半导体层130的生长包括以下步骤:
步骤(b1),停止通入三甲基铟,将反应室的温度保持在1000℃~1100℃,使反应室压强保持在76托~200托;
步骤(b2),向反应室通入二茂镁,生长Mg掺杂的P型GaN层,形成所述第二半导体层130。
在步骤S14中,所述第一电极112的设置方法具体包括一下步骤:
步骤S141,刻蚀所述第二半导体层130及所述活性层120,暴露出所述第一半导体层110的部分表面;
步骤S142,在暴露出来的第一半导体层110的表面设置一第一电极112。
在步骤S141中,所述第二半导体层130及所述活性层120可通过光刻蚀、电子刻蚀、等离子刻蚀以及化学腐蚀等方法进行刻蚀,从而暴露所述第一半导体层110的部分表面。
在步骤S142中,所述第一电极112可通过电子束蒸发法、真空蒸镀法及离子溅射法等方法制备。进一步的,可将一导电基板通过导电胶等方式贴附于所述第一半导体层110暴露的部分表面形成所述第一电极112。本实施例中,所述第一电极112设置于所述第一半导体层110的第二区域,并且与所述活性层120及第二半导体层130间隔设置。
在步骤S15中,所述第二电极132的制备方法与第一电极112相同。本实施例中,采用电子束蒸发法制备所述第二电极132。所述第二电极132设置于所述第二半导体层130远离活性层120的表面。在形成所述第二电极132的过程中,所述第二电极132形成一连续的层状结构覆盖所述第二半导体层130的表面。
可以理解,所述三维纳米结构阵列140也可通过在所述基底100表面生长一半导体层,然后再刻蚀的方法形成。所述在半导体层中形成三维纳米结构阵列140的制备方法与上述方法基本相同。
进一步的,在步骤S15之前,可进一步包括一在所述第二半导体层130远离活性层120的表面设置一反射层(图未示)的步骤,所述反射层的制备方法可为电子束蒸发法、真空蒸镀法及离子溅射法等方法制备,可根据实际需要进行选择。所述反射层可同时具有良好的导电能力,从而使所述第二电极132可设置于所述反射层的表面,进而通过所述反射层实现与第二半导体层130的电连接。
与现有技术相比较,本发明所述发光二极管的制备方法具有以下优点:其一,本发明通过纳米压印及刻蚀的方法在所述基底上设置三维纳米结构阵列,其可在室温下进行压印,且模板无须预先处理,使得该方法工艺简单,成本低。其二,对所述第二半导体层进行刻蚀并使所述掩模层中的凸起结构两两闭合,可方便的制备大面积周期性的M形三维纳米结构,形成一大面积的三维纳米结构阵列,从而提高了所述发光二极管的产率。其三,通过在所述基底表面设置多个三维纳米结构形成所述三维纳米结构阵列,可进一步减小后续第一半导体层在生长过程中的位错密度,提高其质量,进而提高所述发光二极管的发光效率。
请参阅图7,本发明第二实施例提供一种发光二极管20,其包括:一基底100、一第一半导体层110、一活性层120、一第二半导体层130、一第一电极112、一第二电极132以及一三维纳米结构阵列140。所述基底100具有相对的第一表面(未标示)及第二表面(未标识),所述第一半导体层110、活性层120以及第二半导体层130依次层叠设置于基底100的第一表面,所述三维纳米结构阵列140形成于所述基底100的第二表面,即所述三维纳米结构阵列140设置于所述发光二极管20的出光面。所述第一电极112与所述第一半导体层110电连接。所述第二电极132与所述第二半导体层130电连接。本发明第二实施例提供的发光二极管20与第一实施例中的发光二极管10基本相同,其不同在于,所述三维纳米结构阵列140设置于所述发光二极管20的出光面。
具体的,所述三维纳米结构阵列140的材料可与所述基底100相同或不同。当所述三维纳米结构阵列140材料与所述基底100相同时,所述三维纳米结构阵列140可与所述基底100形成一体结构。当所述三维纳米结构阵列140与基底100不同时,可进一步包括一介质层(图未示)设置于所述基底100的第二表面,所述三维纳米结构阵列140设置于所述介质层远离第一半导体层110的表面,所述三维纳米结构阵列140至少覆盖所述介质层远离基底100的部分表面,优选的,所述三维纳米结构阵列140覆盖所述介质层远离基底100的整个表面,以提高其出光效率。
请参阅图8,本发明第二实施例进一步提供一种发光二极管20的制备方法,主要包括以下步骤:
步骤S11,提供一基底100,所述基底100具有相对的第一表面及第二表面;
步骤S12,在所述基底100的第一表面依次生长一第一半导体层110、一活性层120及一第二半导体层130;
步骤S13,设置一第一电极112,使其与所述第一半导体层110电连接;
步骤S14,设置一第二电极132,使其与所述第二半导体层130电连接;
步骤S15,在所述基底100的第二表面设置一三维纳米结构阵列140。
本发明第二实施例提供的发光二极管20的制备方法与第一实施例中发光二极管10的制备方法基本相同,其不同在于,所述三维纳米结构阵列140通过在基底100的第二表面设置一掩模层,然后形成所述三维纳米结构阵列140,即所述三维纳米结构阵列140设置于所述发光二极管20的出光面。
进一步的,在步骤S14之后,可进一步在所述基底100的表面设置一介质层(图未示)的步骤,然后再在该介质层远离基底100的表面设置一三维纳米结构阵列140。所述介质层的材料不限,可与所述基底100的材料相同或不同,优选的,所述介质层具有较高的透光率,以减少其对所述发光二极管20出光效率的影响。
请参阅图9,本发明第三实施例提供一种发光二极管30,其包括:一基底100、一第一半导体层110、一活性层120、一第二半导体层130、一第一电极112、一第二电极132、一第一三维纳米结构阵列140a及一第二三维纳米结构阵列140b。所述第一半导体层110、活性层120以及所述第二半导体层130依次层叠设置于所述基底100的同一侧,所述活性层120设置于所述第一半导体层110与第二半导体层130之间。所述第一电极112与第一半导体层110电连接,所述第二电极132与第二半导体层130电连接。
所述第一三维纳米结构阵列140a设置于所述基底100的与第一半导体层110相邻的表面,所述第二三维纳米结构阵列140b设置于所述基底100远离第一半导体层110的表面,即所述第二三维纳米结构阵列140b设置于所述发光二极管30的出光面。本发明第三实施例中的发光二极管30的结构同第一实施例中的发光二极管10的结构相似,其区别在于,所述基底100远离第一半导体层110的表面进一步包括一第二三维纳米结构阵列140b。
所述第一三维纳米结构阵列140a、第二三维纳米结构阵列140b与第一实施例中所述三维纳米结构阵列140的结构分别相同。本实施例中,所述第一三维纳米结构阵列140a包括多个第一三维纳米结构142a,所述第二三维纳米结构阵列140b包括多个第二三维纳米结构142b。所述第一三维纳米结构142a与第二三维纳米结构142b分别为条形结构,所述条形结构趋向于沿一个方向延伸。所述第一三维纳米结构142a的延伸方向与第二三维纳米结构142b的延伸方向可平行或者相交。本实施例中,所述第一三维纳米结构142a的延伸方向垂直于所述第二三维纳米结构142b的延伸方向,进而可更有效的改变所述大角度光的出光方向,提高光取出效率。所述第二电极132可设置于所述第二三维纳米结构142b的表面,并与第二半导体层130电连接。所述第二电极132的设置基本不影响所述发光二极管30的光取出效率。
可以理解,所述发光二极管30也可仅包括一三维纳米结构阵列设置于所述基底100的第二表面,即设置于所述发光二极管30的出光面上,进而通过所述三维纳米结构阵列改变所述大角度光子的出射方向,提高所述发光二极管30的光取出效率。
进一步的,所述发光二极管30可进一步包括一反射层(图未示)设置于所述第二电极132与第二半导体层130之间。所述反射层可具有良好的导电能力,从而分别与所述第二半导体层130与第二电极132实现电连接。所述反射层用于将所述活性层120中产生的光子发射,从而使之从所述出光面射出,进而提高所述发光二极管30的出光效率。
请参阅图10,本发明第三实施例进一步的提供一种发光二极管30的制备方法,具体包括一下步骤:
步骤S21,提供一基底100;
步骤S22,在所述基底100一表面形成一第一三维纳米结构阵列140a;
步骤S23,在所述第一三维纳米结构阵列140a表面依次生长第一半导体层110、一活性层120及一第二半导体层130;
步骤S24,在基底100远离第一半导体层110的表面设置一第二三维纳米结构阵列140b;
步骤S25,设置一第一电极112与所述第一半导体层110电连接;
步骤S26,设置一第二电极132与所述第二半导体层130电连接。
本发明第三实施例提供的发光二极管30的制备方法与第一实施例中发光二极管10的制备方法基本相同,其不同在于,本发明第三实施例中进一步包括一所述基底100远离第一半导体层110的表面设置一第二三维纳米结构阵列140b的步骤,即在所述发光二极管30的出光面上进一步设置一第二三维纳米结构阵列140b。所述设置第二三维纳米结构阵列140b的步骤与第一实施例中所述三维纳米结构阵列140的设置方法相同。
所述第二三维纳米结构阵列140b可设置在所述出光面的部分表面,也可设置于所述出光面的整个表面。当从活性层120产生的大角度光入射到该出光面时,经过所述第二三维纳米结构阵列140b的折射,可改变其出射方向,而从发光二极管30中出射,进而提高了所述发光二极管30的光取出效率。同时,当从第一三维纳米结构阵列140a透过的光以大角度入射到该出光面时,所述第二三维纳米结构阵列140b可进一步改变其出射方向而使之从出光面出射。
本发明提供的发光二极管及其制备方法具有以下优点:其一,由于本发明的发光二极管中所述三维纳米结构为M形结构,相当于包括至少两层或两组阵列状设置的三维纳米结构,从而使得发光二极管中大角度的光经过折射后,从出射面出射,进而提高了其光取出率;其二,本发明提供的纳米压印方法,其可在室温下进行压印,且模板无须预先处理,使得该方法工艺简单,成本低;其三,利用掩模层对所述发光二极管进行刻蚀并使所述掩模层中的凸起结构两两闭合,可方便的制备大面积周期性的M形三维纳米结构,提高了所述高效率发光二极管的产率;其四,通过在所述基底表面设置所述三维纳米结构阵列,可减少所述发光二极管制备过程中形成的半导体层的位错密度,进而提高了所述发光二极管的性能。
另外,本领域技术人员还可在本发明精神内做其他变化,当然,这些依据本发明精神所做的变化,都应包含在本发明所要求保护的范围之内。

Claims (14)

1.一种发光二极管的制备方法,包括以下步骤:
提供一衬底;
在所述衬底的一第一表面设置一图案化的掩模层,所述图案化的掩模层包括多个并排延伸的条形凸起结构,相邻的条形凸起结构间隔设置形成一沟槽,所述衬底的第一表面通过该沟槽暴露出来;
刻蚀所述衬底,使掩模层中相邻的多个条形凸起结构依次逐渐两两闭合,闭合位置内所述衬底的刻蚀速率逐渐减小,形成多个三维纳米结构预制体;
去除所述掩模层,在所述衬底的第一表面形成多个M形三维纳米结构;
在所述三维纳米结构阵列表面依次生长一第一半导体层、一活性层及第二半导体层;
设置一第一电极与所述第一半导体层电连接;以及
设置一第二电极与所述第二半导体层电连接。
2.如权利要求1所述的发光二极管的制备方法,其特征在于,所述刻蚀所述衬底的过程中,相邻两个条形凸起结构的顶端逐渐靠在一起,使所述多个条形凸起结构两两闭合,在所述相邻两个条形凸起结构闭合的过程中,对应闭合位置处的衬底被刻蚀的速度小于未闭合位置处衬底被刻蚀的速度。
3.如权利要求2所述的发光二极管的制备方法,其特征在于,在刻蚀所述衬底过程中,在所述闭合的两个条形凸起结构之间的衬底的第一表面形成一第一凹槽,未闭合的相邻的两个条形凸起结构之间的衬底的第一表面形成一第二凹槽,且所述第一凹槽的深度小于第二凹槽的深度,形成M形三维纳米结构。
4.如权利要求1所述的发光二极管的制备方法,其特征在于,所述第一半导体层的刻蚀方法为在一感应耦合等离子体系统中通过等离子刻蚀的方法。
5.如权利要求4所述的发光二极管的制备方法,其特征在于,所述衬底的刻蚀过程包括以下步骤:
对未被掩模层覆盖的衬底的第一表面进行刻蚀,使衬底的第一表面形成多个凹槽,所述凹槽的深度相同;
在所述等离子体的轰击作用下,所述掩模层中相邻的两个条形凸起结构逐渐相向倾倒,使所述两个条形凸起结构的顶端逐渐两两靠在一起而闭合,所述等离子体对该闭合位置内所述衬底的刻蚀速率逐渐减小,从而在衬底的第一表面形成第一凹槽,在未发生闭合的两个条形凸起结构之间,形成第二凹槽,所述第二凹槽的深度大于所述第一凹槽的深度。
6.如权利要求4所述的发光二极管的制备方法,其特征在于,所述等离子体刻蚀中的刻蚀气体包括Cl2、BCl3、O2及Ar气体。
7.如权利要求6所述的发光二极管的制备方法,其特征在于,所述刻蚀气体的通入速率为8sccm~150sccm,形成的气压为0.5帕~15帕,刻蚀时间为5秒~5分钟。
8.如权利要求7所述的发光二极管的制备方法,其特征在于,所述Cl2的通入速率为2sccm~60sccm,所述BCl3的通入速率为2sccm~30sccm,所述O2的通入速率为3sccm~40sccm,所述Ar的通入速率为1sccm~20sccm。
9.如权利要求1所述的发光二极管的制备方法,其特征在于,所述掩模层包括一第一掩模层及第二掩模层依次层叠设置于所述衬底的第一表面。
10.如权利要求9所述的发光二极管的制备方法,其特征在于,所述图案化掩模层的方法包括以下步骤:
提供一表面具有纳米图形的模板;
将模板形成有纳米图形的表面与所述第二掩模层贴合;
在常温下挤压所述模板与第二掩模层后并脱模,在第二掩模层中形成多个凹槽;
通过刻蚀去除所述凹槽底部的部分第二掩模层,露出第一掩模层;
刻蚀凹槽底部的第一掩模层,露出凹槽底部的衬底的第一表面,形成一图案化的掩模层。
11.如权利要求1所述的发光二极管的制备方法,其特征在于,形成的所述多个三维纳米结构在衬底的第一表面按照等间距排布、同心圆环排布或同心回形排布。
12.如权利要求1所述的发光二极管的制备方法,其特征在于,形成的所述多个三维纳米结构按同一周期或多个周期在衬底的第一表面排布形成所述三维纳米结构阵列。
13.一种发光二极管的制备方法,包括以下步骤:
提供一衬底,所述衬底具有相对的一第一表面及一第二表面;
在所述衬底的第一表面依次生长一第一半导体层、一活性层及第二半导体层;
设置一第一电极与所述第一半导体层电连接;
设置一第二电极与所述第二半导体层电连接;
在所述衬底的第二表面设置一图案化的掩模层,所述图案化的掩模层包括多个并排延伸的条形凸起结构,相邻的条形凸起结构之间形成一沟槽,所述衬底的第二表面通过该沟槽暴露出来;
刻蚀所述衬底,使掩模层中相邻的多个条形凸起结构依次逐渐两两闭合,闭合位置内所述衬底的刻蚀速率逐渐减小,形成多个三维纳米结构预制体;
去除所述掩模层,在所述衬底第二表面形成多个M形三维纳米结构。
14.一种发光二极管的制备方法,包括以下步骤:
提供一衬底,所述衬底具有相对的一第一表面及一第二表面;
在所述衬底的第一表面依次生长一第一半导体层、一活性层及第二半导体层;
设置一第一电极与所述第一半导体层电连接;
设置一第二电极与所述第二半导体层电连接;
在所述衬底的第二表面形成一介质层;
在所述介质层远离衬底的表面设置一图案化的掩模层,所述图案化的掩模层包括多个并排延伸的条形凸起结构,相邻的条形凸起结构之间形成一沟槽,所述介质层表面通过该沟槽暴露出来;
刻蚀所述介质层,使掩模层中相邻的多个条形凸起结构依次逐渐两两闭合,闭合位置内所述介质层的刻蚀速率逐渐减小,形成多个三维纳米结构预制体;
去除所述掩模层,在所述介质层表面形成多个M形三维纳米结构。
CN201110293092.3A 2011-10-07 2011-10-07 发光二极管的制备方法 Active CN103035784B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110293092.3A CN103035784B (zh) 2011-10-07 2011-10-07 发光二极管的制备方法
TW100137242A TWI501422B (zh) 2011-10-07 2011-10-14 發光二極體的製備方法
US13/340,653 US8377728B1 (en) 2011-10-07 2011-12-29 Method for making light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110293092.3A CN103035784B (zh) 2011-10-07 2011-10-07 发光二极管的制备方法

Publications (2)

Publication Number Publication Date
CN103035784A CN103035784A (zh) 2013-04-10
CN103035784B true CN103035784B (zh) 2016-06-08

Family

ID=47682780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110293092.3A Active CN103035784B (zh) 2011-10-07 2011-10-07 发光二极管的制备方法

Country Status (3)

Country Link
US (1) US8377728B1 (zh)
CN (1) CN103035784B (zh)
TW (1) TWI501422B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470829B (zh) * 2011-04-27 2015-01-21 Sino American Silicon Prod Inc 磊晶基板的製作方法、發光二極體,及其製作方法
CN113174584A (zh) * 2021-01-16 2021-07-27 黄辉 一种多孔氮化物电极及其制备方法和应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157640A (zh) * 2011-03-17 2011-08-17 中国科学院半导体研究所 具有p-GaN层表面粗化的GaN基LED芯片的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313397B1 (en) * 1998-08-31 2001-11-06 Sharp Kabushiki Kaisha Solar battery cell
JP2003069061A (ja) * 2001-08-24 2003-03-07 Sharp Corp 積層型光電変換素子
US8035113B2 (en) * 2004-04-15 2011-10-11 The Trustees Of Boston University Optical devices featuring textured semiconductor layers
JP2007214500A (ja) * 2006-02-13 2007-08-23 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
US8035028B2 (en) * 2006-10-09 2011-10-11 Solexel, Inc. Pyramidal three-dimensional thin-film solar cells
TWI334654B (en) * 2006-12-18 2010-12-11 Huga Optotech Inc Solid-state light-emitting device and method for producing the same
WO2008082097A1 (en) * 2006-12-28 2008-07-10 Seoul Opto Device Co., Ltd. Light emitting device and fabrication method thereof
TW200913311A (en) * 2007-09-14 2009-03-16 Tekcore Co Ltd A structure of LED and its manufacturing method
CN101527327B (zh) * 2008-03-07 2012-09-19 清华大学 太阳能电池
US8247312B2 (en) * 2008-04-24 2012-08-21 Innovalight, Inc. Methods for printing an ink on a textured wafer surface
US8288195B2 (en) * 2008-11-13 2012-10-16 Solexel, Inc. Method for fabricating a three-dimensional thin-film semiconductor substrate from a template
WO2011034141A1 (ja) * 2009-09-18 2011-03-24 三洋電機株式会社 太陽電池、太陽電池モジュールおよび太陽電池システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157640A (zh) * 2011-03-17 2011-08-17 中国科学院半导体研究所 具有p-GaN层表面粗化的GaN基LED芯片的制作方法

Also Published As

Publication number Publication date
CN103035784A (zh) 2013-04-10
TWI501422B (zh) 2015-09-21
US8377728B1 (en) 2013-02-19
TW201316549A (zh) 2013-04-16

Similar Documents

Publication Publication Date Title
CN103137812B (zh) 发光二极管
CN103137798B (zh) 发光二极管的制备方法
CN103035785B (zh) 发光二极管的制备方法
CN103035799B (zh) 发光二极管
CN103035786B (zh) 发光二极管的制备方法
CN103137796B (zh) 发光二极管的制备方法
CN103035800B (zh) 发光二极管
CN103137816B (zh) 发光二极管
CN103035798B (zh) 发光二极管
CN103137797B (zh) 发光二极管的制备方法
CN103137811B (zh) 发光二极管
CN103035784B (zh) 发光二极管的制备方法
CN103367560B (zh) 发光二极管的制备方法
CN103367562B (zh) 发光二极管及光学元件的制备方法
CN103367583B (zh) 发光二极管
CN103474524B (zh) 发光二极管的制备方法
CN103367584B (zh) 发光二极管及光学元件
CN103367561A (zh) 发光二极管的制备方法
CN103367585A (zh) 发光二极管
CN103474533A (zh) 发光二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant