CN103367174B - 制造半导体器件的方法以及半导体器件 - Google Patents

制造半导体器件的方法以及半导体器件 Download PDF

Info

Publication number
CN103367174B
CN103367174B CN201310105445.1A CN201310105445A CN103367174B CN 103367174 B CN103367174 B CN 103367174B CN 201310105445 A CN201310105445 A CN 201310105445A CN 103367174 B CN103367174 B CN 103367174B
Authority
CN
China
Prior art keywords
fiber
semiconductor chip
encapsulating material
carrier
fiber reinforcement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310105445.1A
Other languages
English (en)
Other versions
CN103367174A (zh
Inventor
迈克尔·鲍尔
丹尼尔·波尔沃尔
乌尔里希·瓦赫特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103367174A publication Critical patent/CN103367174A/zh
Application granted granted Critical
Publication of CN103367174B publication Critical patent/CN103367174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了制造半导体器件的方法和半导体器件，其中，提供了载体和至少一个半导体芯片。所述方法包括：提供载体；提供半导体芯片；将所述半导体芯片放置到所述载体上；以及在所述半导体芯片上施加纤维增强封装材料。

Description

制造半导体器件的方法以及半导体器件
技术领域
本发明涉及制造半导体器件的方法，并涉及半导体器件。
背景技术
可通过用封装材料覆盖半导体芯片的主面和相邻的侧面制造半导体器件。接触焊盘布置在半导体芯片的其它主面上，且可通过再分配层连接至半导体器件的外部接触焊盘。由封装材料对半导体芯片的封装可以通过例如所谓的延伸晶片级封装而在晶片级实现，其中，多个半导体芯片布置在载体上，且封装材料在模制设备中在半导体芯片上成型。如此产生的面板（panel）也称为重构晶片。
实践表明，目前所用的模制工艺和材料可导致重构晶片的形式和外形的不稳定性。根据工艺条件，特别是温度，可发生不确定和不可控的重构晶片的翘曲。鉴于此，为减小或避免翘曲，模制工艺在较低温度下进行。在多个模制重构晶片不符合要求的情况下，为纠正或调整翘曲，必须执行额外的温度工艺。这种额外翘曲调整温度工艺增加了整体制造成本，而且，该工艺可能将机械应力引入重构晶片。然后，这种机械应力可以不可控方式在后续工艺步骤中消减。另一方面，当利用降低的模制温度时，可导致不能稳定地固化或硬化重构晶片。
发明内容
根据本发明的一个方面，提供了一种用于制造半导体器件的方法。所述方法包括：提供载体；提供半导体芯片；将所述半导体芯片放置到所述载体上；以及在所述半导体芯片上施加纤维增强封装材料。
根据本发明的另一个方面，提供了一种用于制造半导体器件的方法，所述方法包括：提供载体；提供半导体芯片；将所述半导体芯片放置到所述载体上；以及在所述半导体芯片上施加封装材料，所述封装材料包括嵌入其中的多根纤维。
根据本发明的另一个方面，提供了一种半导体器件，包括：半导体芯片；以及纤维增强封装层，至少部分地覆盖所述半导体芯片。
根据本发明的另一个方面，提供了一种半导体器件，包括：半导体芯片；以及封装层，至少部分地覆盖所述半导体芯片，其中，所述封装层包括嵌入其中的多根纤维。
附图说明
附图包括在这里以提供对实施例的进一步理解，且结合进来构成本说明书的部分。附图示出实施例并与说明一起对实施例原理进行解释。将容易意识到其它实施例以及实施例的许多预期优点，参考以下具体描述，对其更好地理解。附图的元件彼此间不一定成比例。相同的标记表示相应的类似部分。
图1是流程图，其示出根据本公开第一方面制造半导体器件的示例性方法。
图2A、2B示出根据本公开的在模制前布置在载体上的多个半导体芯片的示意性顶视图（图2A）和横截面侧视图（图2B）。
图3A、3B示出根据本公开的在模制前布置在载体上的多个半导体芯片的示意性顶视图（图3A）和横截面侧视图（图3B）。
图4A、4B示出根据本公开的第二方面的示例性半导体器件的示意性横截面侧视图（图4A）和顶视图（图4B）。
具体实施方式
现在参考附图对各个方面和实施例进行描述，其中，相同的标记通常用于始终表示相同元件。在以下描述中，为解释目的，阐述了许多具体细节，从而提供对本公开的一个或多个方面的充分理解。然而，对本领域技术人员可为明显的是，可运用更低程度的具体细节实践实施例的一个或多个方面。在其它情况中，为有利于描述本公开的一个或多个方面，已知结构和元件以示意图的形式示出。应当理解的是，可利用其它实施例且可作出结构或逻辑变化，而不偏离本公开的保护范围。应当进一步注意，附图不成比例或无需成比例。
另外，当任何给定或具体应用需要或对其有利时，公开的特征或方面可结合其它实施例的一个或多个特征或方面。术语“耦接”和“连接”，及衍生词可被使用。应当理解，这些术语可用于表示彼此合作或相互作用的两个元件，不管它们是否直接物理或电接触，或它们彼此不直接接触。因此，以下具体描述不应被认为具有限制意义，且本发明的保护范围由所附权利要求限定。
制造半导体器件的方法的实例和半导体器件的实例可利用各种类型的半导体芯片或包含在半导体芯片中的电路，其中包括逻辑集成电路、模拟集成电路、混合信号集成电路、传感器电路、MEMS（微电子机械系统）、功率集成电路、具有集成无源电路的芯片等。实施例也可利用半导体芯片，其包括MOS晶体管结构或垂直晶体管结构等，例如，IGBT（绝缘栅双极型晶体管）结构，或通常，其中至少有一个电接触焊盘布置在半导体芯片的第一主面和至少一个其它电接触焊盘布置在半导体芯片的与半导体芯片第一主面相反的第二主面的晶体管结构。
在一些实例中，层或层堆栈彼此施用，或材料施加或沉积在层上面。应当理解，任何这种术语“施用（施加）”或“沉积”意在涵盖将层施加于彼此的几乎所有种类和技术。具体地，其意在涵盖层立即整体地施加的技术，例如，层压技术和使层以连续方式等沉积的技术，例如，溅射、电镀、模制、CVD等。
半导体芯片可包括位于其一个或多个外表面上的接触元件或接触焊盘，其中，接触元件用于电接触半导体芯片。接触元件可具有任何所需的形式或形状。例如，其可具有连接盘（land）的形式，也就是，半导体封装的外表面上的平面接触层。接触元件或接触焊盘可由任何导电材料制成，例如，金属，诸如，铝、金、或铜，例如，或金属合金，或导电有机材料，或导电半导体材料。
半导体芯片可变为覆盖有封装剂或封装材料。封装材料可为任何电绝缘材料，例如，任何种类的模制材料，任何种类的环氧材料，或者任何种类的树脂材料。在特殊情况下，利用导电封装材料可为有利的。在用封装材料覆盖半导体芯片或晶圆的工艺中，可制造扇出嵌入（fan-out embedded）晶圆。扇出嵌入晶圆可布置成阵列，例如具有晶片形式，且因此在下面称为“重构晶片”。然而，应当理解，扇出嵌入晶圆阵列不限于晶片的形式和形状，而是可具有嵌入其中的半导体芯片的任何大小、形状和任何合适的阵列。
图1是流程图，其示出根据本公开的第一方面制造半导体器件的示例性方法。方法100包括，提供载体101，提供至少一个半导体芯片102，放置半导体芯片到载体103上，和在半导体芯片104上施加纤维增强封装材料。
执行该方法的方式可以是，施加纤维增强封装材料，这提供了嵌入多纤维的封装层。纤维可以多种方式嵌入在封装层中。根据实例，至少部分纤维或每个纤维可从纤维增强封装层的一个表面延伸至纤维增强封装层的另一表面，特别是纤维增强封装层的与所述一个表面相反的表面。根据另一个实例，至少部分纤维或每个纤维可全部嵌入纤维增强封装层中，使其不延伸至纤维增强封装层的任一表面。
原则上，纤维可由任何材料制成。具体地，纤维可包括有机纤维、无机纤维、玻璃纤维、碳纤维、塑料纤维、黑陶器纤维、天然纤维、陶瓷纤维和金属纤维的一种或多种。其可仅由一种或相同的材料制成，但也可利用不同材料制成。
纤维可以相互连接，以形成任何形式的网格（network）。特别地，纤维可以垫、网状物、织造材料、编织物和穗带的一种或多种形式互相连接。纤维也可以这种方式布置，使得其不互相连接，但形成为不互相连接且可以单向纤维片材形式布置的独立纤维而形成。
纤维增强封装材料可通过模制而施加，具体地，通过转移（传递transfer）模制或压缩模制。具体地，具有半导体芯片的载体可放置在传统模制设备中，可具有纤维垫或网状物形式的纤维层可施加在半导体芯片上和载体的上表面上。之后，封装材料在半导体芯片上成型，接着是固化或硬化成型的封装材料的步骤，以产生封装的半导体器件。
根据随后将更具体示出的实例，在晶片级制造工艺中，通过提供多个半导体芯片，放置半导体芯片在载体上，通过在多个半导体芯片上施加纤维增强封装材料而制造面板，可制造多个半导体器件。最终，面板被分离（单个化），以获得多个半导体器件。
待使用封装材料可为任何种类的塑料材料，具体地，硬塑或热塑性材料，具体地，任何种类的树脂材料，例如，环氧树脂材料。
纤维可占封装层总体积的20%到70%之间的百分比。
通常，一些或所有的材料参数（例如，封装材料或纤维的材料类型，纤维的厚度，纤维的长度，纤维相对于封装层总体积的体积百分比）可以被选择，使得可获得特定所需的材料特性。这些材料特性中的一种是封装层的机械稳定性或硬度，其可根据弹性模量测量。例如，可选择如上面列出的材料参数，使得封装层的弹性模量大于1Gpa，更具体地大于3Gpa，更具体地大于5Gpa，更具体地大于10Gpa。封装层的另一材料特性为热膨胀系数（CTE）。可选择如上面列出的材料参数，使得CTE小于10-5K-1，更具体地小于5×10-6K-1。可替换地，获得CTE特定绝对值可以不是不重要的，但获得类似于或近似于半导体芯片材料的CET值是重要的，多数情况下该材料为硅。例如，可选择如上面列出的材料参数，使得制造的封装层的CTE高于硅的CET不超过x%，其中x可为，例如，10%、20%、30%。
图2A/2B示出在模制前布置在载体上的多个半导体芯片的示意性顶视图（图2A）和横截面侧视图（图2B）。半导体芯片210以彼此具有规则距离而放置在附接至载体200的粘合箔220上。载体200可为圆形等（例如，晶片的形状）或其也可为像方形的矩形。在任何情况下，载体200具有尺寸便于插在模制设备的上部工具和下部工具之一。半导体芯片210在半导体晶片上预制，且从半导体晶片上切片，使得它们可自由便携且可通过例如拾放机放置在粘合箔220上。之后，纤维230的垫或网等（例如，玻璃纤维）被施加在多个半导体芯片210上。纤维230以网眼状或格子状的网络形式相互连接，其中，纤维230中的一半朝向一个方向而纤维230中的另一半朝向相对于所述方向具有直角的另一方向，其中，各个方向中的每个彼此等距间隔。纤维垫可简易地铺在多个半导体芯片210上，且可用粘合剂固定在粘合箔的侧边缘。在图2A、2B的实例中，纤维在半导体芯片210的旁侧和中间及在半导体芯片上方侧向延伸。如图2B所示的布置将插在模制设备的下部工具上，且封装材料将在半导体芯片210上成型。之后，封装层固化或硬化，且载体200被移出模制设备且成型的半导体芯片可得到进一步处理。
图3A、3B示出根据另一个实例的布置在载体上的多个半导体芯片的示意性顶视图（图3A）和横截面侧视图（图3B）。这个实例类似于图2A、2B的实例，其利用了同样的标记。然而，在图3A、3B的实例中，相比图2A、2B的实例，纤维250以不同形式布置。纤维250也以网眼状或格子状的形式相互连接，但它们只在半导体芯片210旁侧和中间侧向延伸，而不是在半导体芯片210的上面延伸。在图3A的顶视图中，可看出，纤维250的纤维垫可首先以与制造图2A、2B的纤维230的纤维垫相同的方式制造，但之后，某些区域从纤维垫中切除，其中半导体芯片210的区域应该暴露。这样保证了，纤维250将只在半导体芯片210旁侧和中间侧向延伸，而不是在半导体芯片210的上面侧向延伸。
应当理解，图2A、2B和3A、3B的实例可形成有或混合有结合图1的方法所描述的任一特征和实施例。
图4A、4B示出根据第二方面的半导体器件的示意性横截面侧视图（图4A）和顶视图（图4B）。半导体器件300包括半导体芯片310和至少部分覆盖半导体芯片310的纤维增强封装层320。
半导体芯片310可包括第一主面311和设置在第一主面311上的电接触元件312。半导体芯片310可进一步包括与第一主面311相反的第二主面313以及连接第一和第二主面311和313的侧面314。半导体芯片310可为矩形，特别地是方形，如图4B的顶视图所示。
封装层320包括嵌入其中的纤维330，其方式使得每个纤维330从封装层320的一个表面延伸至封装层320的另一对面的表面。纤维330可例如为玻璃纤维，其以网眼状或格子状的网格形式相互连接。半导体器件300是例如如图2A的实例所示，在单个化成型的半导体芯片面板后获得的。根据这个实例，纤维330也可在半导体芯片310上面延伸。然而，纤维只在半导体芯片310的侧面314旁侧侧向延伸也是可能的。
半导体器件300可进一步包括再分配层340，其设置在半导体芯片310的第一主面311和封装层320的第一下部表面上。再分配层340用于将半导体芯片310的电接触元件312连接至外部电接触元件，具体地，连接至电焊料凸点350。再分配层340可包括第一介电层或绝缘层341和阻焊层343。通过介电层341中形成的电贯通连接，电接触元件312与设置在介电层341下部表面上的电接触区域344电连接。阻焊层343在电接触区域344和介电层341上形成，并包括开口，电焊料凸点350沉积到其中。
应当注意，通过再分配层340将半导体芯片310的电接触元件312连接至焊料凸点350的方法只是示例性的，也可寻求其它用于连接电接触元件312至外部接触元件的方法。
应当进一步注意，半导体器件300可具有或提供有与以上参照图1描述的制造半导体器件的方法中的任一特征和实施例。
尽管参照一个或多个实施例对本发明进行说明和描述，但在不偏离所附权利要求的精神和保护范围的前提下，可做出更改和/或修改。具体地，在上述部件或结构（组件、装置、电路、系统等）所执行的各种功能方面，用于描述这些部件的术语（包括提及的“方式”）应该对应执行所述部件（例如，功能上相同的）的具体功能的任何部件或结构，除非另有明确指示，即使与执行在这里说明的本发明示例性实施例的功能的公开结构在结构上不相同。

Claims (22)

1.一种用于制造半导体器件的方法，所述方法包括：
提供载体；
提供半导体芯片；
将所述半导体芯片放置到所述载体上；以及
在所述半导体芯片上施加纤维增强封装材料，其中，施加所述纤维增强封装材料包括，以使所述纤维只在所述半导体芯片旁侧侧向延伸的方式来施加所述纤维增强封装材料。
2.根据权利要求1所述的方法，其中，所述纤维包括有机纤维和无机纤维中的一种或多种。
3.根据权利要求2所述的方法，其中，所述纤维包括玻璃纤维、碳纤维、塑料纤维、黑陶器纤维、天然纤维、陶瓷纤维和金属纤维中的一种或多种。
4.根据权利要求1所述的方法，其中，所述纤维以垫、网状物、织造材料、编织物、穗带和单向纤维片材中的一种或多种形式互相连接。
5.根据权利要求1所述的方法，其中，施加所述纤维增强封装材料包括转移模制或压缩模制。
6.根据权利要求1所述的方法，其中，施加所述纤维增强封装材料包括：
将具有所述半导体芯片的所述载体放置到模制设备中；
将纤维层施加到所述半导体芯片上；
在所述半导体芯片和所述纤维层上模制封装材料；以及
固化所述封装材料。
7.根据权利要求1所述的方法，
其中，提供所述半导体芯片包括，提供多个半导体芯片；
其中，放置所述半导体芯片包括，将所述半导体芯片放置到所述载体上；
其中，施加所述纤维增强封装材料包括，通过将所述纤维增强封装材料施加在所述多个半导体芯片上而制造面板；以及
其中，所述方法进一步包括，单个化所述面板，以获得多个半导体器件。
8.根据权利要求1所述的方法，其中，施加所述纤维增强封装材料包括，以使纤维只在所述半导体芯片上延伸的方式来施加所述纤维增强封装材料。
9.根据权利要求1所述的方法，其中，施加所述纤维增强封装材料包括，以使纤维在所述半导体芯片之上延伸和在所述半导体芯片旁侧侧向延伸的方式来施加所述纤维增强封装材料。
10.根据权利要求1所述的方法，其中，所述纤维增强封装材料包括纤维增强塑料材料。
11.根据权利要求1所述的方法，其中，所述纤维增强封装材料包括纤维增强硬塑材料。
12.根据权利要求11所述的方法，其中，所述纤维增强封装材料包括纤维增强树脂材料或纤维增强环氧树脂材料。
13.一种用于制造半导体器件的方法，所述方法包括：
提供载体；
提供半导体芯片；
将所述半导体芯片放置到所述载体上；以及
在所述半导体芯片上施加封装材料，所述封装材料包括嵌入其中的多根纤维，其中，施加所述多根纤维包括，以使所述多根纤维只在所述半导体芯片旁侧侧向延伸的方式来施加所述多根纤维。
14.根据权利要求13所述的方法，其中，所述纤维包括有机纤维和无机纤维中的一种或多种。
15.根据权利要求14所述的方法，其中，所述纤维包括玻璃纤维、碳纤维、塑料纤维、黑陶器纤维、天然纤维、陶瓷纤维和金属纤维中的一种或多种。
16.根据权利要求13所述的方法，其中，所述纤维以垫、网状物、织造材料、编织物、穗带和单向纤维片材中的一种或多种形式互相连接。
17.根据权利要求13所述的方法，其中，施加所述封装材料包括转移模制或压缩模制。
18.一种半导体器件，包括：
半导体芯片；以及
封装层，至少部分地覆盖所述半导体芯片，其中，所述封装层包括嵌入其中的多根纤维，其中，所述多根纤维被施加为只在所述半导体芯片旁侧侧向延伸。
19.根据权利要求18所述的半导体器件，其中，所述纤维包括有机纤维和/或无机纤维。
20.根据权利要求19所述的半导体器件，其中，所述纤维包括玻璃纤维、碳纤维、塑料纤维、黑陶器纤维、天然纤维、陶瓷纤维和/或金属纤维。
21.根据权利要求18所述的半导体器件，其中，所述纤维以垫、网状物、织造材料、编织物、穗带和单向纤维片材中的一种或多种形式互相连接。
22.根据权利要求18所述的半导体器件，其中，所述纤维中的每根从所述封装层的一个表面延伸至所述封装层的另一表面。
CN201310105445.1A 2012-03-28 2013-03-28 制造半导体器件的方法以及半导体器件 Active CN103367174B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/432,633 US8906749B2 (en) 2012-03-28 2012-03-28 Method for fabricating a semiconductor device
US13/432,633 2012-03-28

Publications (2)

Publication Number Publication Date
CN103367174A CN103367174A (zh) 2013-10-23
CN103367174B true CN103367174B (zh) 2016-08-10

Family

ID=49233824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310105445.1A Active CN103367174B (zh) 2012-03-28 2013-03-28 制造半导体器件的方法以及半导体器件

Country Status (3)

Country Link
US (1) US8906749B2 (zh)
CN (1) CN103367174B (zh)
DE (1) DE102013102908A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766853B (zh) * 2015-04-15 2017-11-07 苏州聚达晟芯微电子有限公司 一种耐撞击的半导体芯片封装结构
JP7070373B2 (ja) * 2018-11-28 2022-05-18 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置
US10943843B2 (en) * 2019-01-07 2021-03-09 Advanced Semiconductor Engineering, Inc. Semiconductor package structure
DE102020205686A1 (de) 2020-05-06 2021-11-11 Robert Bosch Gesellschaft mit beschränkter Haftung Elektronikvorrichtung
EP4057334A1 (en) 2021-03-09 2022-09-14 Hitachi Energy Switzerland AG Semiconductor power module and method for manufacturing a semiconductor power module for a semiconductor device and semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE42972E1 (en) * 1994-12-20 2011-11-29 Renesas Electronics Corporation Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4211455C1 (de) * 1992-04-06 1993-12-16 Schael Wilfried Verfahren und Vorrichtung zur Bereitung von Dialysierflüssigkeit für die Hämodialyse
US20040217472A1 (en) * 2001-02-16 2004-11-04 Integral Technologies, Inc. Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
US20020167804A1 (en) * 2001-05-14 2002-11-14 Intel Corporation Polymeric encapsulation material with fibrous filler for use in microelectronic circuit packaging
DE102005044216A1 (de) * 2005-09-15 2007-03-29 Smartrac Technology Ltd. Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
DE102005045767B4 (de) * 2005-09-23 2012-03-29 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse
EP3501774B1 (en) * 2007-02-02 2021-09-15 Toray Industries, Inc. Prepreg base material, laminated base material and fibre reinforced plastic
WO2009031482A1 (en) 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8633600B2 (en) 2010-09-21 2014-01-21 Infineon Technologies Ag Device and method for manufacturing a device
KR101679657B1 (ko) * 2010-09-29 2016-11-25 삼성전자주식회사 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조
US8502367B2 (en) * 2010-09-29 2013-08-06 Stmicroelectronics Pte Ltd. Wafer-level packaging method using composite material as a base

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE42972E1 (en) * 1994-12-20 2011-11-29 Renesas Electronics Corporation Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof

Also Published As

Publication number Publication date
DE102013102908A1 (de) 2013-10-31
CN103367174A (zh) 2013-10-23
US8906749B2 (en) 2014-12-09
US20130256922A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
CN103943553B (zh) 半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法
US11158595B2 (en) Embedded die package multichip module
CN103918074B (zh) 微型表面安装装置封装
CN103367169B (zh) 超薄包埋模模块及其制造方法
CN104377171B (zh) 具有中介层的封装件及其形成方法
CN103811430B (zh) 层叠封装结构及其形成方法
CN103620762B (zh) 半导体装置
KR101594375B1 (ko) 칩 패키지-인-패키지 및 그 방법
CN103367174B (zh) 制造半导体器件的方法以及半导体器件
CN101409266B (zh) 封装结构
CN103077933B (zh) 三维的芯片到晶圆级集成
CN109637934B (zh) 电子器件及制造电子器件的方法
CN103779235A (zh) 扇出晶圆级封装结构
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN104576517A (zh) 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法
TW201227913A (en) Three-dimensional system-in-package package-on-package structure
CN110010553A (zh) 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
CN105870076A (zh) 半导体封装结构及半导体制造工艺
CN106340497A (zh) 密封管芯、包含该密封管芯的微电子封装以及制造所述微电子封装的方法
US20130234330A1 (en) Semiconductor Packages and Methods of Formation Thereof
CN108962871A (zh) 半导体装置封装
CN106653709A (zh) 封装件及其制造方法
CN109923650B (zh) 具有提高的导热性的耐应变管芯附着和制造方法
CN106449611A (zh) 半导体装置
CN105659379B (zh) 具有嵌入式管芯的模制引线框架封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant