CN103367162B - 鳍形场效应晶体管制造方法 - Google Patents

鳍形场效应晶体管制造方法 Download PDF

Info

Publication number
CN103367162B
CN103367162B CN201210106806.XA CN201210106806A CN103367162B CN 103367162 B CN103367162 B CN 103367162B CN 201210106806 A CN201210106806 A CN 201210106806A CN 103367162 B CN103367162 B CN 103367162B
Authority
CN
China
Prior art keywords
fin
substrate
fin structure
grid
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210106806.XA
Other languages
English (en)
Other versions
CN103367162A (zh
Inventor
殷华湘
何卫
钟汇才
赵超
陈大鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210106806.XA priority Critical patent/CN103367162B/zh
Priority to PCT/CN2012/000779 priority patent/WO2013152461A1/zh
Priority to US13/577,252 priority patent/US20130267073A1/en
Publication of CN103367162A publication Critical patent/CN103367162A/zh
Application granted granted Critical
Publication of CN103367162B publication Critical patent/CN103367162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种鳍形场效应晶体管制造方法,包括步骤:在衬底上形成多个第一鳍形结构,沿平行于衬底的第一方向延伸的;在衬底上形成多个第二鳍形结构,沿平行于衬底的第二方向延伸的,其中第二方向与第一方向相交;选择性去除第二鳍形结构的一部分,形成多个栅极线条;选择性去除第一鳍形结构的一部分,形成多个衬底线条。依照本发明的鳍形场效应晶体管制造方法,利用极限光刻图形化技术制作均匀硅翅线与栅翅线后再集中切割对应的特定区域的方法,同时形成栅极线条和衬底线条,提高均匀度,减低工艺难度与成本。

Description

鳍形场效应晶体管制造方法
技术领域
本发明涉及一种鳍形场效应晶体管制造方法,特别是涉及一种同时形成硅衬底和栅极鳍形结构的鳍形场效应晶体管制造方法。
背景技术
光刻与相关纳米线条图形化技术是实现主流CMOS技术持续尺寸缩小的关键与基础。随着关键线条尺寸缩减到亚32纳米以下,传统光刻与图形化技术面临重大挑战。
现有的投影曝光/光刻系统中,两个像点能够被分辨的最小间隔(分辨率)δy=k1*λ/NA,其中k1为比例因子,λ为曝光波长,NA为数值孔径。因此现有的提高光刻分辨率的基本方法有,(1)减少曝光波长λ,即从193纳米波长DUV转到更小波长的EUV;(2)提高数值孔径NA,改进光路,浸润式曝光等;(3)减少k1值,采用相移掩膜(PSM)、离轴照明(OAI)、光学邻近校正(OPC)等技术。
然而,光刻线条逐渐变细后,非规整图形例如拐角线常常产生断条、集聚现象,所以现在45纳米以下关键尺寸曝光采用两次曝光技术(DoublePatterningLithography,DPL),同时需要可制造性设计(DesignforManufacturability,DFM)配合,即要求电路采用规整设计。具体地,例如在衬底上的硬掩膜层上涂覆第一光刻胶并曝光显影形成方向和长度相同的第一光刻胶图形,并刻蚀硬掩膜层将图形转移到硬掩膜层上形成第一硬掩膜层图形,由于方向和长度都相同,因此可以提高极限分辨率。然后涂覆第二光刻胶并曝光显影形成第二光刻胶图形,仅露出部分的第一硬掩膜层图形,刻蚀露出的第一硬掩膜层图形以去除不需要连接的部分,形成第二硬掩膜层图形,并且最终以第二硬掩膜层图形为掩膜刻蚀衬底或下层结构,形成最终的精细线条。该技术图形少、通常为负版并且极限分辨率要求不高,因此DPL可以曝光出更高分辨率的线条。
另一方面,在纳米尺寸鳍形场效应晶体管(FinFET)中除了栅极(Gate)是关键尺寸,硅Fin同样是关键尺寸,需要分别做DPL实现各自纳米图形,也即利用DPL技术形成栅极之后,还要额外再利用一次DPL技术形成硅Fin,需要至少两次硬掩膜光刻/刻蚀,以及相应的至少四次光刻胶曝光、显影,因此带来较多的工艺成本。同时首先形成的硅Fin图形的不均匀布局导致随后的Gate在利用DPL光刻图形化的复杂度增加,出现极端复杂情况。
发明内容
由上所述,本发明的目的在于利用一次集中DPL的切割线(cutline)实现FinFET硅Fin与Gate的同时形成,提高均匀度,减低工艺难度与成本。
为此,本发明提供了一种鳍形场效应晶体管制造方法,包括步骤:在衬底上形成多个第一鳍形结构,沿平行于衬底的第一方向延伸;在衬底上形成多个第二鳍形结构,沿平行于衬底的第二方向延伸,其中第二方向与第一方向相交;选择性去除第二鳍形结构的一部分,形成多个栅极线条;选择性去除第一鳍形结构的一部分,形成多个衬底线条。
其中,在衬底上形成多个第一鳍形结构的步骤进一步包括:提供衬底并形成有源区;在有源区上形成沿第一方向延伸的多个光刻胶图形;以光刻胶图形为掩膜,刻蚀有源区,形成突起的多个第一鳍形结构、以及第一鳍形结构之间的下凹部分;沉积氧化物,填充下凹部分,形成浅沟槽隔离。
其中,在衬底上形成多个第二鳍形结构的步骤进一步包括:在整个衬底上覆盖栅极材料和硬掩膜;在硬掩膜上形成沿第二方向延伸的多个光刻胶图形;以光刻胶图形为掩膜,刻蚀去除暴露的硬掩膜,暴露出下方的栅极材料;继续刻蚀暴露的栅极材料,直至露出第一鳍形结构;去除光刻胶图形,得到沿第二方向延伸的第二鳍形结构。
其中,形成栅极线条的步骤进一步包括:在整个衬底上形成光刻胶并且曝光显影,暴露出的多个矩形窗口区域内包含了部分的第二鳍形结构、第二鳍形结构下方的部分第一鳍形结构;选择性刻蚀,去除部分第二鳍形结构,在暴露的矩形窗口区域内留下第一鳍形结构;去除光刻胶,留下栅极线条,用作器件的栅极。
其中,形成衬底线条的步骤进一步包括:在整个衬底上形成光刻胶并曝光显影,暴露出的多个矩形窗口区域内包含了部分的第一鳍形结构;选择性刻蚀,去除部分第一鳍形结构;去除光刻胶,留下衬底线条,用作器件的源漏区、沟道区。
其中,衬底线条包括Si。
其中,栅极线条包括多晶硅、非晶硅、微晶硅。
其中,栅极线条包括金属、金属合金、金属氮化物。
其中,形成衬底线条之后,还包括:选择性去除栅极线条,形成栅极沟槽;在栅极沟槽中依次填充界面材料、高k的栅极绝缘层、金属或金属合金或金属氮化物的栅极导电层、以及金属的栅极填充层,形成栅极堆叠结构;然后在整个衬底上沉积层间介质层并平坦化,直至露出栅极堆叠结构;在层间介质层中形成源漏接触孔并填充金属形成源漏接触塞。
其中,多个第一鳍形结构之间长度与宽度相等,多个第二鳍形结构之间长度与宽度相等,多个栅极线条长度不等、宽度相等,多个衬底线条长度不等、宽度相等。
依照本发明的鳍形场效应晶体管制造方法,利用极限光刻图形化技术制作均匀硅翅线与栅翅线后再集中切割对应的特定区域的方法,同时形成栅极线条和衬底线条,提高均匀度,减低工艺难度与成本。
附图说明
以下参照附图来详细说明本发明的技术方案,其中:
图1至图17为依照本发明的鳍形场效应晶体管制造方法各步骤的顶视图;以及
图18为依照本发明的鳍形场效应晶体管制造方法的示意性流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果,公开了利用一次集中DPL的切割线实现FinFET硅Fin与Gate的同时形成以提高均匀度、减低工艺难度与成本的鳍形场效应晶体管制造方法。需要指出的是,类似的附图标记表示类似的结构,本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
以下将结合图18的流程图并且参照图1至图17的顶视图来详细说明依照本发明的鳍形场效应晶体管制造方法各步骤。
参照图18以及图1至图4,在衬底上形成沿平行于衬底的第一方向延伸的多个第一鳍形结构。
参照图1,提供衬底并形成有源区1。衬底依照器件用途需要而合理选择,可包括单晶体硅(Si)、绝缘体上硅(SOI)、单晶体锗(Ge)、绝缘体上锗(GeOI)、应变硅(StrainedSi)、锗硅(SiGe),或是化合物半导体材料,例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb),以及碳基半导体例如石墨烯、SiC、碳纳管等等。优选地,衬底为体Si或SOI。衬底中将要形成器件的区域构成有源区1。
参照图2,在有源区1上形成沿平行于衬底表面的第一方向延伸的多个定义线F1。其中,F1例如是旋涂的光刻胶,具有第一宽度W1,用于定义未来用作源漏区、沟道区的Si鳍形结构,也即硅翅(鳍)线条。
参照图3,以F1为掩膜,刻蚀衬底有源区1,形成突起的鳍形结构部分1A、以及下凹的衬底有源区剩余部分1B,其中1A也具有宽度W1。
参照图4,沉积例如为氧化硅的氧化物,填充下凹的1B部分,形成浅沟槽隔离(STI)2。由图3、图4可见,由衬底有源区1材料构成的多个鳍形结构1A沿平行于衬底表面的第一方向延伸,长度相等,宽度相同,间距不同。其中,STI2的表面高于下凹部分1B的表面,但是低于突起的鳍形结构1A的表面。
参照图18以及图5至图9,在衬底上形成沿平行于衬底的第二方向延伸的第二鳍形结构,其中第二方向与第一方向相交并优选地垂直。
参照图5,在整个衬底上覆盖栅极材料3和硬掩膜4。其中,虚线所示的矩形代表埋在栅极材料3和硬掩膜4下方的鳍形结构1A。以下同理地,所有虚线部分代表埋设在上层结构下方的下层结构。1A之间的下凹部分为STI2。当采用前栅工艺时,栅极材料3为掺杂多晶硅、金属、金属合金、金属氮化物及其组合。当采用后栅工艺时,栅极材料3为多晶硅、非晶硅、微晶硅。硬掩膜4材料例如为氧化硅、氮化硅及其组合。优选地,栅极材料3下层还有垫氧化层(未示出)以在后栅工艺中保护衬底表面,或者在前栅工艺中具有栅极绝缘层(未示出),栅极绝缘层可包括氧化硅或高k材料。
参照图6,在硬掩膜4上形成沿平行于衬底表面的第二方向延伸的多个定义线P1。P1例如是旋涂后曝光、显影得到的光刻胶图形,具有第二宽度W2,用于定义未来用作栅极的鳍形结构,也即栅极线条。
参照图7,以P1为掩膜,刻蚀去除暴露的硬掩膜4,暴露出下方的栅极材料3。
参照图8,继续刻蚀暴露的栅极材料3,直至露出第一鳍形结构1A以及STI2。
参照图9,去除P1,得到在衬底上形成沿平行于衬底的第二方向延伸的第二鳍形结构3A,其中第二方向与第一方向相交并优选地垂直。由图8、图9可见,由栅极材料3构成的多个第二鳍形结构3A沿平行于衬底表面的第二方向延伸,长度相等,宽度相同为W2,间距不同。第二鳍形结构3A横跨在第一鳍形结构1A上方。优选地,在各个第二鳍形结构3A两侧形成材质为氧化硅、氮化硅的侧墙结构(未示出)。
参照图18以及图10至图12,选择性去除第二鳍形结构的一部分,形成栅极线条。
参照图10,在整个有源区上形成光刻胶P2并且曝光显影,所暴露出的多个矩形窗口区域内包含了部分的第二鳍形结构3A、3A下方的部分第一鳍形结构1A、以及部分的STI2。
参照图11,选择性刻蚀,去除栅极材料3构成的部分第二鳍形结构3A,在暴露的矩形窗口区域内仅留下第一鳍形结构1A以及STI2。对于多晶硅、非晶硅、微晶硅材质的第二鳍形结构3A而言,由于其与衬底1的材料硅性质近似,采用等离子体刻蚀来干法移除,通过控制工艺条件和刻蚀时间来控制刻蚀终点。对于金属或绝缘体材质的第二鳍形结构3A而言,则可以采用湿法腐蚀液来去除,但是优选地采用那些刻蚀选择比高的溶液,使得氧化硅的STI2以及硅的第一鳍形结构1A基本不被刻蚀或者腐蚀速率很低。
参照图12,去除光刻胶,留下用作MOSFET栅极(浮栅、控制栅、擦除栅等等)的栅极线条。其中,栅极线条由第二鳍形结构3A构成,包括多个相互平行的沿第二方向延伸的线条,线条之间长度不等、但是宽度相等为W2,线条间距依照布局布图需要而设定。
参照图18以及图13至图16,选择性去除第一鳍形结构的一部分,形成衬底线条。
参照图13,在整个有源区上形成光刻胶F2并曝光显影,所暴露出的多个矩形窗口区域内包含了部分的第一鳍形结构1A、以及部分的STI2。
参照图14,选择性刻蚀,去除由衬底材料构成的部分第一鳍形结构1A以及部分STI2,在暴露的矩形窗口区域内仅留下底层Si衬底1,留下的底层衬底1的表面低于周围的鳍形结构1A、STI2、以及光刻胶的表面,而平行于原本的下凹部分1B的表面,因此而形成Si沟槽。类似地,可以采用干法或者湿法刻蚀。第一鳍形结构1A在该矩形窗口内被切断,由此控制了器件源漏区的形状、大小。
参照图15,去除光刻胶,留下衬底线条,用作器件的源漏区、沟道区。其中,衬底线条由第一鳍形结构1A构成,包括多个相互平行的沿第一方向延伸的线条,线条之间长度不等、但是宽度相等为W1,线条间距依照布局布图需要而设定。优选地,在衬底线条与栅极线条交叉的区域内,在栅极线条两侧的衬底线条中形成源漏区,栅极线条下方的衬底线条的重叠部分构成沟道区。
参照图16,在图14中的沟槽内填充氧化硅,使得在整个有源区内STI2的表面齐平。
最后,参照图17,完成后续工艺。例如,在后栅工艺中,选择性去除栅极线条,形成栅极沟槽,在栅极沟槽中依次填充界面材料、高k的栅极绝缘层、金属或金属合金或金属氮化物的栅极导电层、以及金属的栅极填充层,形成栅极堆叠结构5。然后在整个有源区上沉积层间介质层6并CMP平坦化,直至露出栅极堆叠结构。其中,高k材料包括但不限于包括选自HfO2、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx的铪基材料(其中,各材料依照多元金属组分配比以及化学价不同,氧原子含量x可合理调整,例如可为1~6且不限于整数),或是包括选自ZrO2、La2O3、LaAlO3、TiO2、Y2O3的稀土基高K介质材料,或是包括Al2O3,以其上述材料的复合层。栅极导电层可为多晶硅、多晶锗硅、或金属,其中金属可包括Co、Ni、Cu、A1、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属单质、或这些金属的合金以及这些金属的氮化物,其中还可掺杂有C、F、N、O、B、P、As等元素以调节功函数。栅极导电层与栅极绝缘层之间还优选通过PVD、CVD、ALD等常规方法形成氮化物的阻挡层(未示出),阻挡层材质为MxNy、MxSiyNz、MxAlyNz、MaA1xSiyNz,其中M为Ta、Ti、Hf、Zr、Mo、W或其它元素。优选地,还可以在层间介质层6中形成源漏接触孔并填充金属形成源漏接触塞(未示出)。
依照本发明的鳍形场效应晶体管制造方法,利用极限光刻图形化技术制作均匀硅翅线与栅翅线后再集中切割对应的特定区域的方法,同时形成栅极线条和衬底线条,提高均匀度,减低工艺难度与成本。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (9)

1.一种鳍形场效应晶体管制造方法,包括步骤:
在衬底上形成多个第一鳍形结构,沿平行于衬底的第一方向延伸;
在衬底上形成多个第二鳍形结构,沿平行于衬底的第二方向延伸,其中第二方向与第一方向相交;
选择性去除第二鳍形结构的一部分,形成多个栅极线条;
选择性去除第一鳍形结构的一部分,形成多个衬底线条,
其中,多个第一鳍形结构之间长度与宽度相等,多个第二鳍形结构之间长度与宽度相等,多个栅极线条长度不等、宽度相等,多个衬底线条长度不等、宽度相等。
2.如权利要求1的鳍形场效应晶体管制造方法,其中,在衬底上形成多个第一鳍形结构的步骤进一步包括:
提供衬底并形成有源区;
在有源区上形成沿第一方向延伸的多个光刻胶图形;
以光刻胶图形为掩膜,刻蚀有源区,形成突起的多个第一鳍形结构、以及第一鳍形结构之间的下凹部分;
沉积氧化物,填充下凹部分,形成浅沟槽隔离。
3.如权利要求1的鳍形场效应晶体管制造方法,其中,在衬底上形成多个第二鳍形结构的步骤进一步包括:
在整个衬底上覆盖栅极材料和硬掩膜;
在硬掩膜上形成沿第二方向延伸的多个光刻胶图形;
以光刻胶图形为掩膜,刻蚀去除暴露的硬掩膜,暴露出下方的栅极材料;
继续刻蚀暴露的栅极材料,直至露出第一鳍形结构;
去除光刻胶图形,得到沿第二方向延伸的第二鳍形结构。
4.如权利要求1的鳍形场效应晶体管制造方法,其中,形成栅极线条的步骤进一步包括:
在整个衬底上形成光刻胶并且曝光显影,暴露出的多个矩形窗口区域内包含了部分的第二鳍形结构、第二鳍形结构下方的部分第一鳍形结构;
选择性刻蚀,去除部分第二鳍形结构,在暴露的矩形窗口区域内留下第一鳍形结构;
去除光刻胶,留下栅极线条,用作器件的栅极。
5.如权利要求1的鳍形场效应晶体管制造方法,其中,形成衬底线条的步骤进一步包括:
在整个衬底上形成光刻胶并曝光显影,暴露出的多个矩形窗口区域内包含了部分的第一鳍形结构;
选择性刻蚀,去除部分第一鳍形结构;
去除光刻胶,留下衬底线条,用作器件的源漏区、沟道区。
6.如权利要求1的鳍形场效应晶体管制造方法,其中,衬底线条包括Si。
7.如权利要求1的鳍形场效应晶体管制造方法,其中,栅极线条包括多晶硅、非晶硅。
8.如权利要求1的鳍形场效应晶体管制造方法,其中,栅极线条包括金属单质、金属合金、金属氮化物、微晶硅。
9.如权利要求1的鳍形场效应晶体管制造方法,其中,形成衬底线条之后,还包括:
选择性去除栅极线条,形成栅极沟槽;
在栅极沟槽中依次填充界面材料、高k的栅极绝缘层、金属单质或金属合金或金属氮化物的栅极导电层、以及金属的栅极填充层,形成栅极堆叠结构;
然后在整个衬底上沉积层间介质层并平坦化,直至露出栅极堆叠结构;
在层间介质层中形成源漏接触孔并填充金属形成源漏接触塞。
CN201210106806.XA 2012-04-08 2012-04-08 鳍形场效应晶体管制造方法 Active CN103367162B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210106806.XA CN103367162B (zh) 2012-04-08 2012-04-08 鳍形场效应晶体管制造方法
PCT/CN2012/000779 WO2013152461A1 (zh) 2012-04-08 2012-06-07 鳍形场效应晶体管制造方法
US13/577,252 US20130267073A1 (en) 2012-04-08 2012-06-07 Method of Manufacturing Fin Field Effect Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210106806.XA CN103367162B (zh) 2012-04-08 2012-04-08 鳍形场效应晶体管制造方法

Publications (2)

Publication Number Publication Date
CN103367162A CN103367162A (zh) 2013-10-23
CN103367162B true CN103367162B (zh) 2016-05-18

Family

ID=49326984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210106806.XA Active CN103367162B (zh) 2012-04-08 2012-04-08 鳍形场效应晶体管制造方法

Country Status (2)

Country Link
CN (1) CN103367162B (zh)
WO (1) WO2013152461A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
CN101490822A (zh) * 2006-07-11 2009-07-22 Nxp股份有限公司 半导体器件及其制造方法
CN101711426A (zh) * 2007-03-14 2010-05-19 Nxp股份有限公司 具有两个独立栅极的鳍片场效应管以及制造它的方法
CN102315224A (zh) * 2010-07-07 2012-01-11 中国科学院微电子研究所 使用FinFET的非易失性存储器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070235763A1 (en) * 2006-03-29 2007-10-11 Doyle Brian S Substrate band gap engineered multi-gate pMOS devices
CN100536092C (zh) * 2007-09-21 2009-09-02 北京大学 一种利用外延工艺制备鳍形场效应晶体管的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
CN101490822A (zh) * 2006-07-11 2009-07-22 Nxp股份有限公司 半导体器件及其制造方法
CN101711426A (zh) * 2007-03-14 2010-05-19 Nxp股份有限公司 具有两个独立栅极的鳍片场效应管以及制造它的方法
CN102315224A (zh) * 2010-07-07 2012-01-11 中国科学院微电子研究所 使用FinFET的非易失性存储器件及其制造方法

Also Published As

Publication number Publication date
CN103367162A (zh) 2013-10-23
WO2013152461A1 (zh) 2013-10-17

Similar Documents

Publication Publication Date Title
US9704974B2 (en) Process of manufacturing Fin-FET device
US11929286B2 (en) Two dimension material fin sidewall
KR102099195B1 (ko) 다층형 순응성 기판들을 갖는 비-평면형 반도체 디바이스들
CN105431945B (zh) 具有带有顶部阻挡层的自对准鳍的非平面半导体器件
TWI511292B (zh) 形成具有替代通道材料之鰭式場效電晶體設備的方法
TWI634594B (zh) 半導體裝置與其形成方法
CN103579007B (zh) 用于鳍式场效应晶体管器件的后栅极隔离区域形成方法
CN108807274B (zh) 在共同衬底上具有不同功函数的非平面i/o和逻辑半导体器件
US20140197410A1 (en) Semiconductor Structure and Method for Manufacturing the Same
US9865508B2 (en) Method and structure to fabricate closely packed hybrid nanowires at scaled pitch
US20190189517A1 (en) Finfet gate cut after dummy gate removal
TW202121550A (zh) 半導體結構之製造方法
US20070140637A1 (en) Method for high topography patterning
US20160086952A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
CN110838470B (zh) 制造半导体装置的方法与半导体装置
CN104425371B (zh) 半导体结构的形成方法
CN103367162B (zh) 鳍形场效应晶体管制造方法
US20130267073A1 (en) Method of Manufacturing Fin Field Effect Transistor
US20160111514A1 (en) Ultra-low resistance gate structure for non-planar device via minimized work function material
CN105470300B (zh) 一种FinFET结构及其制造方法
US20230062379A1 (en) Semiconductor Strutures With Dielectric Fins
EP1727195A2 (en) Method for high topography patterning

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant