CN103366820A - 反熔丝电路 - Google Patents
反熔丝电路 Download PDFInfo
- Publication number
- CN103366820A CN103366820A CN2012103962235A CN201210396223A CN103366820A CN 103366820 A CN103366820 A CN 103366820A CN 2012103962235 A CN2012103962235 A CN 2012103962235A CN 201210396223 A CN201210396223 A CN 201210396223A CN 103366820 A CN103366820 A CN 103366820A
- Authority
- CN
- China
- Prior art keywords
- fuse
- signal
- dummy
- unit
- produce
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000903 blocking effect Effects 0.000 claims abstract description 42
- 230000004044 response Effects 0.000 claims abstract description 32
- 230000009849 deactivation Effects 0.000 claims description 32
- 230000005611 electricity Effects 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 10
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 13
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 230000008439 repair process Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- KPACBFJTZSMBKD-OAQYLSRUSA-N 2-[2-[(4-carbamimidoylphenyl)carbamoyl]-6-methoxypyridin-3-yl]-5-[[(2s)-1-hydroxy-3,3-dimethylbutan-2-yl]carbamoyl]benzoic acid Chemical compound C=1C=C(C(N)=N)C=CC=1NC(=O)C1=NC(OC)=CC=C1C1=CC=C(C(=O)N[C@H](CO)C(C)(C)C)C=C1C(O)=O KPACBFJTZSMBKD-OAQYLSRUSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种反熔丝电路，所述反熔丝电路包括：反熔丝单元，所述反熔丝单元包括能够响应于断裂信号而被编程的反熔丝，并被配置成产生与反熔丝的状态相对应的熔丝信号；虚设熔丝单元，所述虚设熔丝单元包括虚设熔丝，并被配置成产生与虚设熔丝的状态相对应的虚设熔丝信号；以及阻挡单元，所述阻挡单元被配置成响应于虚设熔丝信号的状态，而将熔丝信号输出作为熔丝输出信号。
Description
相关申请的交叉引用
本申请要求2012年4月5日向韩国知识产权局提交的申请号为10-2012-0035391的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明总体而言涉及一种半导体集成电路，更具体而言，涉及一种熔丝电路。
背景技术
当在半导体存储装置的制造工艺期间，在半导体存储装置的多个单位单元之中检测到任何一个失效的单位单元时，半导体存储装置不会起维持记忆的作用，且因而作为有缺陷的产品而被丢弃。然而，即使缺陷仅发生在半导体存储装置的某些单位单元中而丢弃整个半导体存储装置，并标示其为有缺陷的产品是低效的。因此，半导体存储装置可以通过用其中准备的冗余单元替换失效的单位单元来恢复，这样可以改善半导体存储装置的成品率。
在晶片级和封装级可以利用冗余单元执行修复操作。在晶片级，利用熔丝来执行修复操作。例如，利用熔丝的修复操作可以包括借助于通过过电流来切断在与具有失效单元的行或列连接的线中存在的熔丝的方法、利用激光束来烧毁熔丝的方法、利用激光束来连接结的方法、以及经由EPROM对熔丝编程的方法，以便用冗余单元来替换失效单元。
另一方面，在封装级，不能利用熔丝执行修复操作。因此，可以采用反熔丝来执行修复操作。反熔丝是具有与熔丝相反的电学特性的阻性熔丝元件。一般地，反熔丝可以由薄的电介质材料形成，例如将诸如SiO2、氮化硅、氧化钽、或ONO（二氧化硅-氮化硅-二氧化硅）的电介质插在两个导体之间的复合体。反熔丝在正常状态下是电断路的。然而，当施加高电压以破坏导体之间的电介质时，反熔丝短路。即，当要在封装级替换失效单元时，则执行将高电压施加到反熔丝电路的编程操作。在编程操作之后，反熔丝短路以用冗余单元来替换失效单元。
图1是设置在半导体装置中的现有的反熔丝电路。
为了对存储器单元执行修复操作，将激活的断裂信号RUP施加到反熔丝电路，以对与存储器单元相对应的反熔丝编程。反熔丝在正常状态下是电断路的。然而，当施加高电压（即VHIGH）以破坏反熔丝的电介质时，则反熔丝短路。图1说明如下的栅氧化物反熔丝：当经由栅氧化物反熔丝的栅极端子接收高电压时，栅氧化物反熔丝丢失NMOS晶体管的特性并具有导体的特性。然而，此外可以利用不同类型的反熔丝。
现有的反熔丝电路包括熔丝单元10、复位单元40以及输出单元50。
熔丝单元10可以包括反相器IV1、PMOS晶体管P1、传输门PG1、反熔丝AF1，复位单元40可以包括PMOS晶体管P2，且输出单元50可以包括反相器IV2。
复位单元40被配置成在初始加电期间，接收加电信号PWR，并将输出节点ND复位到外部电压电平VDD。因此，在执行编程操作之前，经由输出单元50来产生去激活的熔丝信号FUSE。
另一方面，当施加断裂信号RUP时，熔丝单元10的反熔丝AF1被编程，并且传输门PG1被使能，以将输出节点ND的电压电平降低到接地电压电平VSS。因此，在编程操作之后，经由输出单元50来产生激活的熔丝信号FUSE。
即，现有的反熔丝电路通过对反熔丝编程来产生激活的熔丝信号，由此用冗余单元来替换相应的存储器单元。
然而，在现有的反熔丝电路中，反熔丝灵敏地反应于外部环境。因此，尽管未执行编程操作，也可能会破坏反熔丝。此外，由于在封装级执行编程操作，反熔丝电阻在编程操作之后可能会偏离感测范围。在这种情况下，可能会产生错误的熔丝信号而引起整个半导体装置的故障。
发明内容
在本发明的一个实施例中，一种反熔丝电路包括：反熔丝单元，所述反熔丝单元包括能响应于断裂信号而被编程的反熔丝，并被配置成产生与反熔丝的状态相对应的熔丝信号；虚设熔丝单元，所述虚设熔丝单元包括虚设熔丝，并被配置成产生与虚设熔丝的状态相对应的虚设熔丝信号；以及阻挡单元，所述阻挡单元被配置成响应于虚设熔丝信号的状态，而将熔丝信号输出作为熔丝输出信号。
在本发明的另一个实施例中，一种反熔丝电路包括：第一反熔丝单元，所述第一反熔丝单元包括能够响应于断裂信号而被编程的第一反熔丝，并被配置成产生与第一反熔丝的状态相对应的第一熔丝信号；第二反熔丝单元，所述第二反熔丝单元包括能响应于断裂信号而被编程的第二反熔丝，并被配置成产生与第二反熔丝的状态相对应的第二熔丝信号；第一比较单元，所述第一比较单元被配置成将第一熔丝信号的电压电平与参考电压进行比较，并产生第一比较信号；第二比较单元，所述第二比较单元被配置成将第二熔丝信号的电压电平与参考电压进行比较，并产生第二比较信号；以及输出单元，所述输出单元被配置成产生在第一比较信号和第二比较信号中的任何一个被激活时被激活的熔丝输出信号。
在本发明的另一个实施例中，一种反熔丝电路包括：第一反熔丝单元和第一虚设熔丝单元，所述第一反熔丝单元被配置成产生与第一反熔丝状态相对应的第一熔丝信号，所述第一虚设熔丝单元被配置成产生与第一虚设熔丝状态相对应的第一虚设熔丝信号；第二反熔丝单元和第二虚设熔丝单元，所述第二反熔丝单元被配置成产生与所述第二反熔丝状态相对应的第二熔丝信号，所述第二虚设熔丝单元被配置成产生与第二虚设熔丝状态相对应的第二虚设熔丝信号；第一比较单元，所述第一比较单元被配置成将第一熔丝信号的电压电平与参考电压进行比较并产生第一比较信号；第二比较单元，所述第二比较单元被配置成将第二熔丝信号的电压电平与参考电压进行比较，并产生第二比较信号；第一阻挡单元，所述第一阻挡单元被配置成响应于第一虚设熔丝信号的状态而传送第一比较信号；第二阻挡单元，所述第二阻挡单元被配置成响应于第二虚设熔丝信号的状态而传送第二比较信号；以及输出单元，所述输出单元被配置成产生在第一阻挡单元和第二阻挡单元的输出信号中的任何一个被激活时被激活的熔丝输出信号。
附图说明
结合附图来描述特点、方面和实施例，其中：
图1是设置在半导体装置中的现有的反熔丝电路；
图2是根据本发明的一个实施例的反熔丝电路的一个实例的电路图；
图3是根据本发明的另一个实施例的反熔丝电路的一个实例的电路图；以及
图4是根据本发明的另一个实施例的反熔丝电路的一个实例的电路图。
具体实施方式
在下文中，将通过不同的实施例，参照附图来描述根据本发明的熔丝电路。
提供附图是为了使本领域的技术人员理解本发明的实施例的范围。然而，本发明可以用不同的方式实施，而不应解释为限于本文所提供的实施例。确切地说，提供这些实施例是为了使本说明书充分且完整，并将向本领域技术人员充分传达本发明的范围。
附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例进行了夸大处理。在本说明书中，使用了特定的术语。使用术语是为了描述本发明，而并非用来限定本发明的意义和范围。
在本说明书中，“和/或”表示包括了布置在“和/或”之前和之后的一个或更多个部件。另外，“连接/耦接”表示一个部件直接与另一个部件耦接或经由另一个部件间接耦接。在本说明书中，只要不在句子中特意提及，单数形式可以包括复数形式。另外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加一个或更多个部件、步骤、操作以及元件。
图2是根据本发明的一个实施例的反熔丝电路的电路图。
反熔丝电路可以包括第一反熔丝组100、阻挡单元300、复位单元400以及输出单元500。
第一反熔丝组100可以包括第一反熔丝单元100_1和第一虚设熔丝单元100_2。
第一反熔丝单元100_1可以是现有的反熔丝电路，且可以包括能响应于断裂信号RUP而被编程的反熔丝（未示出），并且可以被配置成产生与反熔丝的状态相对应的第一熔丝信号FUSE1。可以将断裂信号RUP施加到与失效的存储器单元相对应的反熔丝单元，以对失效的存储器单元执行修复操作。反熔丝在正常状态下可以是电断路的。然而，当施加高电压以破坏反熔丝的电介质时，反熔丝会短路。反熔丝可以包括如下的栅氧化物反熔丝：所述栅氧化物反熔丝在经由其栅极端子接收高电压时丢失NMOS晶体管的特性，并具有导体的特性。然而，另外，可以使用不同的其它种类的反熔丝。
第一虚设熔丝单元100_2可以包括与第一反熔丝单元100_1的反熔丝相对应的虚设熔丝（未示出），且可以被配置成产生与虚设熔丝的状态相对应的第一虚设熔丝信号DUM1。
如上所述，反熔丝可以如此敏感，以致于显著地受外部环境影响。因此，即使不执行编程操作，也会破坏在第一反熔丝单元100_1中可包括的反熔丝。此时，由于与第一反熔丝单元100_1相邻的第一虚设熔丝单元100_2的虚设熔丝可以处于同一环境下，所以虚设熔丝也可能以相同的方式被破坏。因此，当第一虚设熔丝单元100_2产生激活的第一虚设熔丝信号DUM1时，这可以确定在第一反熔丝单元100_1中发生了错误。
因而，第一反熔丝单元100_1可以在第一反熔丝单元100_1中包括的反熔丝电断路时，产生去激活的第一熔丝信号FUSE1，且可以在反熔丝短路时，产生激活的第一熔丝信号FUSE1。另外，第一虚设熔丝单元100_2可以在第一虚设熔丝单元100_2中包括的虚设熔丝电断路时，产生去激活的第一虚设信号DUM1，而在虚设熔丝短路时，产生激活的第一虚设熔丝信号DUM1。
阻挡单元300可以被配置成响应于第一虚设熔丝信号DUM1的状态，来控制第一熔丝信号FUSE1的传送。
即，当第一虚设熔丝信号DUM1被去激活时，指示在反熔丝中没有发生基于外部环境的错误。因此，阻挡单元300可以将第一熔丝信号FUSE1传送到输出节点ND。另一方面，当第一虚设熔丝信号DUM1被激活时，指示在反熔丝中发生了错误。因此，阻挡单元300可以阻挡第一熔丝信号FUSE1的传送。
此外，阻挡单元300可以包括反相器IV3和与非门ND1。反相器IV3可以被配置成将第一虚设熔丝信号DUM1反相，并且与非门ND1可以被配置成接收第一熔丝信号FUSE1和反相器IV3的输出信号。
输出单元500可以被配置成缓冲阻挡单元300的输出信号，并将缓冲的信号作为熔丝输出信号FUSE_OUT最终输出。此外，输出单元500可以包括反相器IV4。
复位单元400可以被配置成在初始加电期间，响应于加电信号PWR，而将外部电压VDD施加到输出节点ND。此外，复位单元400可以包括PMOS晶体管P3，所述PMOS晶体管P3被配置成接收加电信号PWR并施加外部电压VDD。
根据本发明的所述实施例的反熔丝电路可以根据复位操作来产生去激活的熔丝输出信号FUSE_OUT，然后可以在施加断裂信号RUP以使相应的反熔丝短路时，产生激活的熔丝输出信号FUSE_OUT。当输出激活的熔丝输出信号FUSE_OUT时，可以用冗余单元来替换相应的失效的存储器单元。
另一方面，当虚设熔丝被破坏时，为了产生激活的第一虚设熔丝信号DUM1，即使反熔丝可能被短路，反熔丝电路也可以产生去激活的熔丝输出信号FUSE_OUT。因此，反熔丝电路可以阻挡对正常存储器单元执行的修复操作。
此时，反熔丝电路可以经由单独的输出线，而将第一虚设熔丝信号DUM1直接输出到焊盘PAD，由此监控在第一反熔丝单元100_1中所包括的反熔丝中是否发生错误。
图3是根据本发明的另一个实施例的反熔丝电路的一个实例的电路图。
反熔丝电路可以包括各个第一反熔丝单元100A_1和第二反熔丝单元100B_1、各个第一比较单元200A和第二比较单元200B、复位单元400以及输出单元600。
第一反熔丝单元100A_1可以包括能响应于断裂信号RUP而被编程的第一反熔丝（未示出），并且可以被配置成产生与第一反熔丝的状态相对应的第一熔丝信号FUSE1。
第二反熔丝单元100B_1可以包括能响应于断裂信号RUP而被编程的第二反熔丝（未示出），并且可以被配置成产生与第二反熔丝的状态相对应的第二熔丝信号FUSE2。
第一比较单元200A可以被配置成将第一熔丝信号FUSE1的电压电平与参考电压VREF进行比较，并产生第一比较信号CMP1。
第二比较单元200B可以被配置成将第二熔丝信号FUSE2的电压电平与参考电压VREF进行比较，并产生第二比较信号CMP2。
输出单元600可以被配置成在第一比较信号CMP1和第二比较信号CMP2中的任何一个被激活时，产生激活的熔丝输出信号FUSE_OUT。
由于在封装级中反熔丝电路可以执行编程操作，所以可能会不精确地对反熔丝执行编程操作。即，在编程操作之后的反熔丝电阻可能偏离感测范围。当对在第一反熔丝单元中所包括的反熔丝正常地编程时，可能会将第一熔丝信号FUSE1的电压电平识别成被激活为高电压电平。另一方面，当没有正常地对反熔丝编程时，可能会将第一熔丝信号FUSE1的电压电平识别成被去激活为低电压电平。在后一情况下，当将第一熔丝信号FUSE1的电压电平作为熔丝输出信号FUSE_OUT最终输出时，整个半导体装置会发生故障，因为未对失效的存储器单元执行修复操作。
在本发明的此实施例中，当从两个反熔丝单元100A_1和100B_1输出的熔丝信号FUSE1和FUSE2中的任何一个等于或高于参考电压VREF时，反熔丝电路可以产生熔丝输出信号FUSE_OUT。
另外，第一比较单元200A可以在第一熔丝信号FUSE1的电压电平比参考电压VREF大时，产生激活的第一比较信号CMP1，并在第一熔丝信号FUSE1的电压电平比参考电压VREF小时，产生去激活的第一比较信号CMP1。
第二比较单元200B可以在第二熔丝信号FUSE2的电压电平比参考电压VREF大时，产生激活的第二比较信号CMP2，并在第二熔丝信号FUSE2的电压电平比参考电压VREF小时，产生去激活的第二比较信号CMP2。
具体地，输出单元600可以包括或非门NR1和反相器IV5。或非门NR1可以被配置成接收第一比较信号CMP1和第二比较信号CMP2，对接收到的信号执行或非操作，以及将操作结果输出到输出节点ND。反相器IV5可以被配置成将或非门NR1的输出信号反相，并将反相的信号输出作为熔丝输出信号FUSE_OUT。因此，在第一比较信号CMP1和第二比较信号CMP2中的任何一个被激活时，可以产生激活的熔丝输出信号FUSE_OUT。
复位单元400可以被配置成在初始加电期间，响应于加电信号PWR，而将外部电压VDD施加到输出节点ND。因此，复位单元400可以包括PMOS晶体管P4，所述PMOS晶体管P4被配置成接收加电信号PWR，并施加外部电压VDD。
根据本发明的本实施例的反熔丝电路可以根据复位操作，来产生去激活的熔丝输出信号FUSE_OUT，然后，可以在第一和第二反熔丝单元100A_1和100B_1中的任何一个响应于断裂信号RUP而被正常地编程时，产生激活的熔丝输出信号FUSE_OUT。
图4是根据本发明的另一个实施例的反熔丝电路的一个实例的电路图。
反熔丝电路可以包括第一反熔丝组100A、第二反熔丝组100B、各个第一比较单元200A和第二比较单元200B、各个第一阻挡单元300A和第二阻挡单元300B、复位单元400以及输出单元600。
第一反熔丝组100A可以包括第一反熔丝单元100A_1和第一虚设熔丝单元100A_2。
第一反熔丝单元100A_1可以包括能响应于断裂信号RUP而被编程的第一反熔丝（未示出），并且可以被配置成产生与第一反熔丝的状态相对应的第一熔丝信号FUSE1。
第一虚设熔丝单元100A_2可以包括与第一反熔丝单元100A_1的第一反熔丝相对应的第一虚设熔丝（未示出），并且可以被配置成产生与第一虚设熔丝的状态相对应的第一虚设熔丝信号DUM1。
另外，第一反熔丝单元100A_1可以在第一反熔丝单元100A_1中所包括的第一反熔丝电断路时，产生去激活的第一熔丝信号FUSE1，并且可以在第一反熔丝短路时，产生激活的第一熔丝信号FUSE1。另外，第一虚设熔丝单元100A_2可以在第一虚设熔丝单元100A_2中包括的第一虚设熔丝电断路时，产生去激活的第一虚设熔丝信号DUM1，并且可以在第一虚设熔丝短路时，产生激活的第一虚设熔丝信号DUM1。
第二反熔丝组100B可以包括第二反熔丝单元100B_1和第二虚设熔丝单元100B_2。
第二反熔丝单元100B_1可以包括能响应于断裂信号RUP而被编程的第二反熔丝（未示出），并且可以被配置成产生与第二反熔丝的状态相对应的第二熔丝信号FUSE2。
第二虚设熔丝单元100B_2可以包括与第二反熔丝单元100B_1的第二反熔丝相对应的第二虚设熔丝（未示出），并且可以被配置成产生与第二虚设熔丝的状态相对应的第二虚设熔丝信号DUM2。
另外，第二反熔丝单元100B_1可以在第二反熔丝单元100B_1中包括的第二反熔丝电断路时，产生去激活的第二熔丝信号FUSE2，并且可以在第二反熔丝短路时，产生激活的第二熔丝信号FUSE2。另外，第二虚设熔丝单元100B_2可以在第二虚设熔丝单元100B_2中包括的第二虚设熔丝电断路时，产生去激活的第二虚设熔丝信号DUM2，并且可以在第二虚设熔丝短路时，产生激活的第二虚设熔丝信号DUM2。
第一比较单元200A可以被配置成将第一熔丝信号FUSE1的电压电平与参考电压VREF进行比较，并产生第一比较信号CMP1。另外，第一比较单元200A可以在第一熔丝信号FUSE1的电压电平比参考电压VREF大时，产生激活的第一比较信号CMP1，并且可以在第一熔丝信号FUSE1的电压电平比参考电压VREF小时，产生去激活的第一比较信号CMP1。
第二比较单元200B可以被配置成将第二熔丝信号FUSE2的电压电平与参考电压VREF进行比较，并产生第二比较信号CMP2。另外，第二比较单元200B可以在第二熔丝信号FUSE2的电压电平比参考电压VREF大时，产生激活的第二比较信号CMP2，并且可以在第二熔丝信号FUSE2的电压电平比参考电压VREF小时，产生去激活的第二比较信号CMP2。
第一阻挡单元300A可以被配置成响应于第一虚设熔丝信号DUM1的状态，而控制第一比较信号CMP1的传送。
即，当第一虚设熔丝信号DUM1被去激活时，指示在第一反熔丝中没有发生基于外部环境的错误。因此，第一阻挡单元300A将第一比较信号CMP1传送到输出单元600。另一方面，当第一虚设熔丝信号DUM1被激活时，指示在第一反熔丝中发生错误。因此，第一阻挡单元300A可以阻挡第一比较信号CMP1的传送。
另外，第一阻挡单元300A可以包括反相器IV6和与门AD1。反相器IV6可以被配置成将第一虚设熔丝信号DUM1反相，并且与门AD1可以被配置成接收和第一比较信号CMP1和反相器IV6的输出信号。
第二阻挡单元300B可以被配置成响应于第二虚设熔丝信号DUM2的状态，而控制第二比较信号CMP2的传送。
即，当第二虚设熔丝信号DUM2被去激活时，指示在第二反熔丝中没有发生基于外部环境的错误。因此，第二阻挡单元300B可以将第二比较信号CMP2传送到输出单元600。另一方面，当第二虚设熔丝信号DUM2被激活时，指示在第二反熔丝中发生错误，因此，第二阻挡单元300B阻挡第二比较信号CMP2的传送。
另外，第二阻挡单元300B可以包括反相器IV7和与门AD2。反相器IV7可以被配置成将第二虚设熔丝信号DUM2反相，并且与门AD2可以被配置成接收第二比较信号CMP2和反相器IV7的输出。
输出单元600可以被配置成在第一阻挡单元300A和第二阻挡单元300B的输出信号中的任何一个被激活时，产生激活的熔丝输出信号FUSE OUT。
另外，输出单元600可以包括或非门NR2和反相器IV8。或非门NR2可以被配置成接收第一阻挡单元300A和第二阻挡单元300B的输出信号，对接收到的信号执行或非操作，以及将操作结果输出到输出节点ND。反相器IV8可以被配置成将或非门NR2的输出信号反相，并将反相的信号输出作为熔丝输出信号FUSE_OUT。因此，当第一阻挡单元300A和第二阻挡单元300B的输出信号中的任何一个被激活时，输出单元600可以产生激活的熔丝输出信号FUSE_OUT。
复位单元400可以被配置成在初始加电期间，响应于加电信号PWR，而将外部电压VDD施加到输出节点ND。另外，复位单元400可以包括PMOS晶体管P5，所述PMOS晶体管P5被配置成接收加电信号PWR，并施加外部电压VDD。
根据本发明的本实施例的反熔丝电路可以根据复位操作，来产生去激活的熔丝输出信号FUSE_OUT，然后，可以在第一反熔丝单元100A_1和第二反熔丝单元100B_1中的任何一个响应于断裂信号RUP而被正常地编程时，产生激活的熔丝输出信号FUSE_OUT。
另一方面，当第一虚设熔丝或第二虚设熔丝被破坏，以产生激活的第一虚设熔丝信号DUM1或第二虚设熔丝信号DUM2时，即使第一反熔丝或第二反熔丝短路，反熔丝电路也可以产生去激活的熔丝输出信号FUSE_OUT。因此，反熔丝电路可以阻挡对正常存储器单元执行的修复操作。
此时，反熔丝电路可以经由分开的输出线，而将第一虚设熔丝信号DUM1或第二虚设熔丝信号DUM2直接输出到焊盘PAD，由此监控在第一反熔丝单元100A_1或第二反熔丝单元100B_1中包括的第一反熔丝或第二反熔丝中是否发生错误。
尽管以上已经描述了某些实施例，但是本领域的技术人员将会理解的是描述的实施例仅仅是示例性的。因此，不应基于所描述的实施例来限定本文描述的反熔丝电路。更确切地说，应当仅根据所附权利要求并结合以上描述和附图来限定本文描述的反熔丝电路。
Claims (23)
1.一种反熔丝电路，包括：
反熔丝单元，所述反熔丝单元包括能够响应于断裂信号而被编程的反熔丝，并被配置成产生与所述反熔丝的状态相对应的熔丝信号；
虚设熔丝单元，所述虚设熔丝单元包括虚设熔丝，并被配置成产生与所述虚设熔丝的状态相对应的虚设熔丝信号；以及
阻挡单元，所述阻挡单元被配置成响应于所述虚设熔丝信号的状态，而将所述熔丝信号输出作为熔丝输出信号。
2.如权利要求1所述的反熔丝电路，其中，所述反熔丝单元被配置成在所述反熔丝电断路时产生去激活的熔丝信号，并在所述反熔丝短路时产生激活的熔丝信号。
3.如权利要求1所述的反熔丝电路，其中，所述虚设熔丝单元被配置成在所述虚设熔丝电断路时产生去激活的虚设熔丝信号，而在所述虚设熔丝短路时产生激活的虚设熔丝信号。
4.如权利要求1所述的反熔丝电路，其中，所述阻挡单元被配置成在所述虚设熔丝信号被去激活时，将所述熔丝信号输出作为所述熔丝输出信号，而在所述虚设熔丝信号被激活时，将所述熔丝输出信号去激活。
5.如权利要求4所述的反熔丝电路，其中，所述阻挡单元包括：
反相器，所述反相器被配置成将所述虚设熔丝信号反相；以及
与非门，所述与非门被配置成接收所述熔丝信号和所述反相器的输出信号。
6.如权利要求1所述的反熔丝电路，还包括复位单元，所述复位单元被配置成响应于加电信号，而将所述熔丝输出信号复位到去激活的状态。
7.如权利要求1所述的反熔丝电路，还包括输出线，所述输出线被配置成将所述虚设熔丝信号输出到焊盘。
8.一种反熔丝电路，包括：
第一反熔丝单元，所述第一反熔丝单元包括能响应于断裂信号而被编程的第一反熔丝，并被配置成产生与所述第一反熔丝的状态相对应的第一熔丝信号；
第二反熔丝单元，所述第二反熔丝单元包括能响应于所述断裂信号而被编程的第二反熔丝，并被配置成产生与所述第二反熔丝的状态相对应的第二熔丝信号；
第一比较单元，所述第一比较单元被配置成将所述第一熔丝信号的电压电平与参考电压进行比较，并产生第一比较信号；
第二比较单元，所述第二比较单元被配置成将所述第二熔丝信号的电压电平与所述参考电压进行比较，并产生第二比较信号；以及
输出单元，所述输出单元被配置成产生在所述第一比较信号和所述第二比较信号中的任何一个被激活时被激活的熔丝输出信号。
9.如权利要求8所述的反熔丝电路，其中，所述第一比较单元被配置成在所述第一熔丝信号的电压电平比所述参考电压大时，产生激活的第一比较信号，而在所述第一熔丝信号的电压电平比所述参考电压小时，产生去激活的第一比较信号。
10.如权利要求8所述的反熔丝电路，其中，所述第二比较单元被配置成在所述第二熔丝信号的电压电平比所述参考电压大时，产生激活的第二比较信号，而在所述第二熔丝信号的电压电平比所述参考电压小时，产生去激活的第二比较信号。
11.如权利要求8所述的反熔丝电路，其中，所述输出单元包括或非门，所述或非门被配置成接收所述第一比较信号和所述第二比较信号。
12.如权利要求8所述的反熔丝电路，还包括复位单元，所述复位单元被配置成响应于加电信号，而将所述熔丝输出信号复位到去激活状态。
13.一种反熔丝电路，包括：
第一反熔丝组，所述第一反熔丝组包括第一反熔丝单元和第一虚设熔丝单元，所述第一反熔丝单元被配置成产生与第一反熔丝状态相对应的第一熔丝信号，所述第一虚设熔丝单元被配置成产生与第一虚设熔丝状态相对应的第一虚设熔丝信号；
第二反熔丝组，所述第二反熔丝组包括第二反熔丝单元和第二虚设熔丝单元，所述第二反熔丝单元被配置成产生与第二反熔丝状态相对应的第二熔丝信号，所述第二虚设熔丝单元被配置成产生与第二虚设熔丝状态相对应的第二虚设熔丝信号；
第一比较单元，所述第一比较单元被配置成将所述第一熔丝信号的电压电平与参考电压进行比较，并产生第一比较信号；
第二比较单元，所述第二比较单元被配置成将所述第二熔丝信号的电压电平与所述参考电压进行比较，并产生第二比较信号；
第一阻挡单元，所述第一阻挡单元被配置成响应于所述第一虚设熔丝信号的状态而传送所述第一比较信号；
第二阻挡单元，所述第二阻挡单元被配置成响应于所述第二虚设熔丝信号的状态而传送所述第二比较信号；以及
输出单元，所述输出单元被配置成产生在所述第一阻挡单元和所述第二阻挡单元的输出信号中的任何一个被激活时被激活的熔丝输出信号。
14.如权利要求13所述的反熔丝电路，其中，所述第一反熔丝单元包括能够响应于断裂信号而被编程的第一反熔丝，当所述第一反熔丝电断路时产生去激活的第一熔丝信号，而当所述第一反熔丝短路时产生激活的第一熔丝信号。
15.如权利要求13所述的反熔丝电路，其中，所述第一虚设熔丝单元包括第一虚设熔丝，能够在所述第一虚设熔丝电断路时产生去激活的第一虚设熔丝信号，而在所述第一虚设熔丝短路时产生激活的第一虚设熔丝信号。
16.如权利要求13所述的反熔丝电路，其中，所述第二反熔丝单元包括能够响应于断裂信号而被编程的第二反熔丝，在所述第二反熔丝电断路时产生去激活的第二熔丝信号，而在所述第二反熔丝短路时产生激活的第二熔丝信号。
17.如权利要求13所述的反熔丝电路，其中，所述第二虚设熔丝单元包括第二虚设熔丝，能够在所述第二虚设熔丝电断路时产生去激活的第二虚设熔丝信号，而在所述第二虚设熔丝短路时产生激活的第二虚设熔丝信号。
18.如权利要求13所示的反熔丝电路，其中，所述第一比较单元被配置成在所述第一熔丝信号的电压电平比所述参考电压大时，产生激活的第一比较信号，而在所述第一熔丝信号的电压电平比所述参考电压小时，产生去激活的第一比较信号。
19.如权利要求13所述的反熔丝电路，其中，所述第二比较单元被配置成在所述第二熔丝信号的电压电平比所述参考电压大时，产生激活的第二比较信号，而在所述第二熔丝信号的电压电平比所述参考电压小时，产生去激活的第二比较信号。
20.如权利要求13所述的反熔丝电路，其中，所述第一阻挡单元被配置成在所述第一虚设熔丝信号被去激活时，将所述第一熔丝信号传送到所述输出单元，而在所述第一虚设熔丝信号被激活时，阻挡所述第一熔丝信号的传送并输出去激活的信号。
21.如权利要求13所述的反熔丝电路，其中，所述第二阻挡单元被配置成在所述第二虚设熔丝信号被去激活时，将所述第二熔丝信号传送到所述输出单元，而在所述第二虚设熔丝信号被激活时，阻挡所述第二熔丝信号的传送并输出去激活的信号。
22.如权利要求13所述的反熔丝电路，还包括复位单元，所述复位单元被配置成响应于加电信号，而将所述熔丝输出信号复位到去激活的状态。
23.如权利要求13所述的反熔丝电路，还包括输出线，所述输出线被配置成将所述第一虚设熔丝信号和所述第二虚设熔丝信号输出到焊盘。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2012-0035391 | 2012-04-05 | ||
| KR1020120035391A KR101869751B1 (ko) | 2012-04-05 | 2012-04-05 | 안티 퓨즈 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103366820A true CN103366820A (zh) | 2013-10-23 |
| CN103366820B CN103366820B (zh) | 2018-07-03 |
Family
ID=49291826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210396223.5A Active CN103366820B (zh) | 2012-04-05 | 2012-10-18 | 反熔丝电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8749298B2 (zh) |
| KR (1) | KR101869751B1 (zh) |
| CN (1) | CN103366820B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107871528A (zh) * | 2016-09-26 | 2018-04-03 | 爱思开海力士有限公司 | 启动控制电路及包括其的半导体装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530674A (en) * | 1994-04-29 | 1996-06-25 | Sgs-Thomson Microelectronics, Inc. | Structure capable of simultaneously testing redundant and non-redundant memory elements during stress testing of an integrated circuit memory device |
| US5828624A (en) * | 1996-12-23 | 1998-10-27 | Cypress Semiconductor Corporation | Decoder circuit and method for disabling a number of columns or rows in a memory |
| US20050122142A1 (en) * | 2003-12-05 | 2005-06-09 | Hynix Semiconductor Inc. | Circuit for controlling internal supply voltage driver |
| CN1822234A (zh) * | 2004-12-17 | 2006-08-23 | 株式会社东芝 | 非易失性半导体存储器 |
| US20090009186A1 (en) * | 2007-07-03 | 2009-01-08 | Masaaki Kaneko | Systems and Methods for Determining the State of a Programmable Fuse in an IC |
| US20090168570A1 (en) * | 2007-12-27 | 2009-07-02 | Hynix Semiconductor, Inc. | Redundancy circuit using column addresses |
| CN101510447A (zh) * | 2005-04-29 | 2009-08-19 | 海力士半导体有限公司 | 半导体存储器装置中的冗余电路 |
| CN101548376A (zh) * | 2006-10-27 | 2009-09-30 | 吉林克斯公司 | 具有多个逻辑元件的一次性可编程逻辑位 |
| CN101888080A (zh) * | 2009-05-13 | 2010-11-17 | 海力士半导体有限公司 | 熔断器电路及其驱动方法 |
| CN101908380A (zh) * | 2009-06-05 | 2010-12-08 | 美格纳半导体有限会社 | 非易失性存储装置的单元及具有单元的非易失性存储装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101132402B1 (ko) | 2005-04-13 | 2012-04-03 | 삼성전자주식회사 | 더미 퓨즈 소자, 이를 구비하는 전자 장치 및 더미 퓨즈소자의 동작 방법 |
| US8253475B2 (en) * | 2010-10-08 | 2012-08-28 | Winbond Electronics Corp. | Fuse detecting apparatus |
-
2012
- 2012-04-05 KR KR1020120035391A patent/KR101869751B1/ko active IP Right Grant
- 2012-08-15 US US13/585,972 patent/US8749298B2/en active Active
- 2012-10-18 CN CN201210396223.5A patent/CN103366820B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530674A (en) * | 1994-04-29 | 1996-06-25 | Sgs-Thomson Microelectronics, Inc. | Structure capable of simultaneously testing redundant and non-redundant memory elements during stress testing of an integrated circuit memory device |
| US5828624A (en) * | 1996-12-23 | 1998-10-27 | Cypress Semiconductor Corporation | Decoder circuit and method for disabling a number of columns or rows in a memory |
| US20050122142A1 (en) * | 2003-12-05 | 2005-06-09 | Hynix Semiconductor Inc. | Circuit for controlling internal supply voltage driver |
| CN1822234A (zh) * | 2004-12-17 | 2006-08-23 | 株式会社东芝 | 非易失性半导体存储器 |
| CN101510447A (zh) * | 2005-04-29 | 2009-08-19 | 海力士半导体有限公司 | 半导体存储器装置中的冗余电路 |
| CN101548376A (zh) * | 2006-10-27 | 2009-09-30 | 吉林克斯公司 | 具有多个逻辑元件的一次性可编程逻辑位 |
| US20090009186A1 (en) * | 2007-07-03 | 2009-01-08 | Masaaki Kaneko | Systems and Methods for Determining the State of a Programmable Fuse in an IC |
| US20090168570A1 (en) * | 2007-12-27 | 2009-07-02 | Hynix Semiconductor, Inc. | Redundancy circuit using column addresses |
| CN101888080A (zh) * | 2009-05-13 | 2010-11-17 | 海力士半导体有限公司 | 熔断器电路及其驱动方法 |
| CN101908380A (zh) * | 2009-06-05 | 2010-12-08 | 美格纳半导体有限会社 | 非易失性存储装置的单元及具有单元的非易失性存储装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107871528A (zh) * | 2016-09-26 | 2018-04-03 | 爱思开海力士有限公司 | 启动控制电路及包括其的半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103366820B (zh) | 2018-07-03 |
| KR101869751B1 (ko) | 2018-06-21 |
| KR20130113086A (ko) | 2013-10-15 |
| US20130265101A1 (en) | 2013-10-10 |
| US8749298B2 (en) | 2014-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106981300B (zh) | 一次编程存储器胞与存储器阵列以及相关随机码产生方法 | |
| US6128241A (en) | Repair circuit of semiconductor memory device using anti-fuse | |
| US8305822B2 (en) | Fuse circuit and semiconductor memory device including the same | |
| KR20120086074A (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
| US8468419B2 (en) | High-reliability memory | |
| US8159894B2 (en) | One time programmable memory | |
| US7539074B2 (en) | Protection circuit with antifuse configured as semiconductor memory redundancy circuitry | |
| US11183257B1 (en) | Programmable memory | |
| US8767490B2 (en) | Electrical fuse rupture circuit | |
| TW201333685A (zh) | 修復積體電路之方法與裝置 | |
| CN103366820A (zh) | 反熔丝电路 | |
| US9576680B1 (en) | Semiconductor devices | |
| US9025406B2 (en) | Semiconductor integrated circuit and method of driving the same | |
| US7940115B2 (en) | Fuse circuit for semiconductor integrated circuit and control method of the same | |
| US8570094B2 (en) | Semiconductor integrated circuit and method for driving the same | |
| US8873313B2 (en) | Semiconductor apparatus | |
| US9052352B2 (en) | Fuse circuit and testing method of the same | |
| US20130169349A1 (en) | Anti-fuse circuit | |
| US8717087B2 (en) | Anti-fuse circuit | |
| US8717834B2 (en) | Programming circuit using antifuse | |
| CN103137206A (zh) | 反熔丝控制电路 | |
| KR20130023611A (ko) | 안티퓨즈 회로 및 이를 포함하는 집적 회로 | |
| KR100562979B1 (ko) | 리페어 어드레스 프로그램 방법 및 장치 | |
| KR20060000882A (ko) | 패키지 레벨에서 효율적으로 결함을 리페어할 수 있는반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240613 Address after: American Texas Patentee after: Mimi IP Co.,Ltd. Country or region after: U.S.A. Address before: Gyeonggi Do, South Korea Patentee before: Sk Hynix Inc. Country or region before: Republic of Korea |