CN103366811A - 多位半导体存储器的编程方法 - Google Patents
多位半导体存储器的编程方法 Download PDFInfo
- Publication number
- CN103366811A CN103366811A CN2012100827161A CN201210082716A CN103366811A CN 103366811 A CN103366811 A CN 103366811A CN 2012100827161 A CN2012100827161 A CN 2012100827161A CN 201210082716 A CN201210082716 A CN 201210082716A CN 103366811 A CN103366811 A CN 103366811A
- Authority
- CN
- China
- Prior art keywords
- threshold voltage
- programmed
- storage unit
- state
- high threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000003860 storage Methods 0.000 claims description 188
- 230000008569 process Effects 0.000 claims description 25
- 230000015654 memory Effects 0.000 abstract description 29
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 38
- 238000009826 distribution Methods 0.000 description 36
- 238000010586 diagram Methods 0.000 description 21
- 239000000758 substrate Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000000452 restraining effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种多位半导体存储器的编程方法，应用于半导体存储器技术领域，本发明提供的编程方法通过优化对多位存储器编程的操作步骤，减小了存储器内部的存储单元，在编程操作时由于字线电压或位线电压导致的轻微编程的干扰，以及相邻存储单元电容耦合带来的编程干扰，提高了编程操作的精确度，同时由于有效减少了编程操作步骤，从而达到了提高编程操作速度的目的。
Description
技术领域
本发明涉及半导体存储器技术领域，尤其涉及一种多位半导体存储器的编程方法。
背景技术
半导体存储器是一种以半导体电路作为存储媒体的存储器，属于大规模集成电路，用来存放指令或数据，通常在微型计算机中作内部存储器使用。目前，存储器技术的发展已成为集成电路设计、制造等水平前进的重要动力，在微电子领域占有非常重要的地位。
如图1所示的堆栈栅非挥发性存储器，作为半导体存储器中非常重要的一类存储器其结构包括：硅衬底P-sub；硅衬底上n型重掺杂的源区S和漏区D；在源漏区之间载流子沟道上覆盖的隧穿介质层1；在隧穿介质层1上覆盖的电荷存储层2；在电荷存储层2上覆盖的阻挡层3；以及在阻挡层3上覆盖的控制栅介质层CG。
采用现有技术中的编程方式对图1所示的堆栈栅非挥发性存储器进行编程操作。在现有技术中主要存在储存型快闪记忆体NAND和编码型快闪记忆体NOR两种主要的非易失闪存技术。如图2a所示为NAND型存储阵列结构示意图，由于同一条位线上的存储单元采用串联的形式，对存储单元的编程操作只能采用FN(Fowler-Nordheim，隧道效应)方式；如图2b所示为NOR型存储阵列的结构示意图，其中每个存储单元之间采用并联的形式，对存储单元的编程操作可以采用CHE(Channel Hot Electron，沟道热电子)方式，也可以采用FN方式。
如图3a所示为对图1所示的半导体存储器件进行CHE编程操作的示意图。在存储器件的控制栅极施加一个相对于衬底电势幅度为VPC的脉冲，在其漏极D施加另一相对于衬底电势幅度为VDC的脉冲，使得源极S附近的电子在横向电场的作用下被加速，其中部分电子达到漏极D附近时发生碰撞，产生新的电子-空穴对，另一部分电子在纵向电场的作用下，穿过隧穿氧化层进入电荷存储层中，从而增加存储器件电荷存储层中的电子，提高存储器件的阈值电压；如图3b为对图1所示的半导体存储器件进行FN编程操作的示意图。在存储器件的控制栅极施加一个相对于衬底电势幅度为VPF的脉冲，使得衬底表面的部分电子发生直接隧穿，穿过隧穿氧化层进入电荷存储层中，从而增加存储器件电荷存储层中的电子，提高存储器件的阈值电压。其中，图3c为编程时存储器内部电子移动状态示意图。
基于上述非易失闪存技术的编程方式，传统方法对2bit(2比特)存储器进行编程操作的过程包括：步骤S101，将所有存储单元的阈值电压复位至最低阈值电压状态(如11态)，其存储器阈值电压分布效果如图4中(a)所示；步骤S102，将所有需要编程至最高阈值电压状态(如00态)、所有需要编程至次高阈值电压状态(如01态)，及所有需要编程至第三高阈值电压状态(如10态)的存储单元的阈值电压编程至第三高阈值电压状态(如10态)，其存储器阈值电压分布效果如图4中(b)所示；步骤S103，将所有需要编程最高阈值电压状态(如00态)，及所有需要编程至次高阈值电压状态(如01态)的存储单元的阈值电压编程至次高阈值电压状态(如01态)，其存储器阈值电压分布效果如图4中的(c)所示；步骤S104，将所有需要编程至最高阈值电压状态(如00态)的存储单元的阈值电压编程至最高阈值电压状态(如00态)，其存储器阈值电压分布效果如图4中的(d)所示。
但在以上编程过程中，在对如图2a～2b所示的存储阵列中某一个存储单元进行编程操作时，与此存储单元处于同一条字线或者同一条位线上的其他存储单元，将因为它们的控制栅极或漏极上被施加了一定的电压而被轻微编程。此外，被轻微编程的存储单元附近的存储单元，会因与所述被轻微编程的存储单元之间的电容耦合作用，同样导致轻微编程，因此，在以上编程操作后所有存储单元的阈值电压分布都将超过预定的阈值电压范围，如图4中的虚线所示。而多位存储器各存储状态状态之间的阈值电压距离本身较小，此影响可能导致存储单元编程后的状态无法被正确读取。
为了解决上述问题，对上述编程方案进行改进后，具体操作过程包括：步骤S201，将所有存储单元的阈值电压复位至最低阈值电压状态(如11态)，其存储器阈值电压分布效果如图5中的(a)所示；步骤S202，将需要编程至次高阈值电压状态及第三高阈值电压状态的存储单元编程至比第三高阈值电压状态略低的阈值电压状态，其存储器阈值电压分布效果如图5中的(b)所示；步骤S203，将需要编程至次高阈值电压状态的存储单元编程至比次高阈值电压状态略低的阈值电压状态，其存储器阈值电压分布效果如图5中的(c)所示；步骤S204，将所有需要编程至最高阈值电压状态的存储单元编程至最高阈值电压状态，其存储器阈值电压分布效果如图5中的(d)所示；步骤S205，将所有需要编程至次高阈值电压状态但在步骤S203中所有已被编程至比次高阈值电压状态略低的阈值电压状态的存储单元编程至次高阈值电压状态，其存储器阈值电压分布效果如图5中的(e)所示；步骤S206，将所有需要编程至第三高阈值电压状态但在步骤S202中所有已被编程至比第三高阈值电压状态略低的阈值电压状态的存储单元编程至第三高阈值电压状态，其存储器阈值电压分布效果如图5中的(f)所示。
但是，上述改进后的方法，虽然减小了存储单元的阈值电压分布在编程操作中受到的干扰，却显著增加了编程操作步骤，降低了编程操作的速度，增加系统的功耗。
发明内容
有鉴于此，本发明的目的在于提供一种多位半导体存储器的编程方法，以解决现有技术中通过复杂的编程操作步骤、降低编程操作速度来减少编程操作中存储单元阈值电压受到干扰的问题。
为了达到上述目的，本发明提供如下技术方案：
一种多位半导体存储器的编程方法，包括：
将存储器内N个存储单元复位至初始状态，其中，N为存储器内存储单元的总个数，N为2的整数倍，且大于等于4；
将所述存储器内预置编程至第一高阈值电压状态的存储单元编程至第一高阈值电压状态；
由高至低，依次将预置第二高至第N-1高阈值电压状态的存储单元编程至对应的阈值电压状态。
优选地，在对第一高阈值电压状态的存储单元编程之后，在依次对预置第二高至第N-1高阈值电压状态的存储单元进行编程之前，还包括：
将已编程至第一高阈值电压状态外的所有存储单元的电压状态都编程至比第N-1高阈值电压状态低的状态。
优选地，在对第一高阈值电压状态的存储单元编程之后，在依次对预置第二至第N-1高阈值电压状态的存储单元进行编程之前，还包括：
将预置第N-1高阈值电压状态的存储单元编程至比第N-1高阈值电压状态低的状态。
优选地，所述存储单元总个数与所述存储器位数具体为：N＝2M；
其中，M为所述存储器的比特位数，且M为大于等于2的整数；N为所述存储单元的总个数。
优选地，当N等于4，存储器为2比特位时，所述存储单元的状态由高至低包括00、01、10、11，具体编程过程包括：
将存储器内4个存储单元复位至初始状态即11状态；
将所述存储器内预置编程至第一高阈值电压状态即00状态的存储单元编程至第一高阈值电压状态，即00状态；
将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元编程至第二高阈值电压状态，即01状态；
将所述存储器内预置编程至第三高阈值电压状态即10状态的存储单元编程至第三高阈值电压状态，即10状态。
优选地，在将所述存储器内预置编程至第一高阈值电压状态即00状态的存储单元编程之后，及在将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元进行编程之前，还包括：
将预置编程至第二高阈值电压状态即01状态，及预置编程至第三高阈值电压状态即10状态的存储单元，编程至比第三高阈值电压状态即10状态低的状态。
优选地，在将所述存储器内预置编程至第一高阈值电压状态即00状态的存储单元编程之后，及在将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元进行编程之前，还包括：
将预置编程至第三高阈值电压状态即10状态的存储单元，编程至比第三高阈值电压状态即10状态低的状态。
一种多位半导体存储器的编程方法，包括：
将存储器内N个存储单元复位至初始状态，其中，N为存储器内存储单元的总个数，N为2的整数倍，且大于等于4；
将所述存储器内预置编程至第一高阈值电压状态的存储单元编程至第一高阈值电压状态；
由高至低，依次将预置第二高至第N-2高阈值电压状态的存储单元编程至比对应的阈值电压状态低的状态；
由低至高，依次将预置第N-1高至第二高阈值电压状态的存储单元编程至对应的阈值电压状态。
优选地，当N等于4，存储器为2比特位时，所述存储单元的状态由高至低包括00、01、10、11，具体编程过程包括：
将存储器内4个存储单元复位至初始状态即11状态；
将所述存储器内预置编程至第一高阈值电压状态即00状态的存储单元编程至第一高阈值电压状态，即00状态；
将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元编程至比第二高阈值电压状态即01状态低的状态；
将所述存储器内预置编程至第三高阈值电压状态即10状态的存储单元编程至第三高阈值电压状态，即10状态。
将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元编程至第二高阈值电压状态，即01状态。
优选地，所述存储单元总个数与所述存储器位数具体为：N＝2M；
其中，M为所述存储器的比特位数，且M为大于等于2的整数；N为所述存储单元的总个数。
通过上述技术方案可知，本发明具有如下有益效果：通过优化对多位存储器的编程步骤，减小了存储单元阈值电压分布在编程操作中所受到的干扰，提高了编程操作的精确度，由于减少了编程操作的步骤，达到了提高编程操作速度的目的。
附图说明
图1是现有技术中堆栈栅非挥发性存储器的结构示意图；
图2a～2b是现有技术中半导体存储器的阵列结构示意图；
图3a～3b是现有技术中半导体存储器编程操作示意图；
图3c是现有技术中半导体存储器编程时其内部电子移动示意图；
图4是现有技术中的编程方案操作后存储器阈值电压的分布效果示意图；
图5是现有技术中改进后的编程方案操作后存储器阈值电压的分布效果示意图；
图6是本发明实施例一公开的一种多位半导体存储器的编程方法的实现流程图；
图7是本发明示例一公开的2位半导体存储器编程方法的流程图；
图8是执行本发明示例一公开的2位半导体存储器编程方法中存储器阈值电压分布效果示意图；
图9是本发明示例二公开的2位半导体存储器编程方法的流程图；
图10是执行本发明示例二公开的2位半导体存储器编程方法中存储器阈值电压分布效果示意图；
图11是本发明示例三公开的2位半导体存储器编程方法的流程图；
图12是执行本发明示例三公开的2位半导体存储器编程方法中存储器阈值电压分布效果示意图；
图13是本发明实施例二公开的又一种多位半导体存储器的编程方法的实现流程图；
图14是本发明示例四公开的2位半导体存储器编程方法的流程图；
图15是执行本发明示例四公开的2位半导体存储器编程方法中存储器阈值电压分布效果示意图。
具体实施方式
本发明为一种多位半导体存储器的编程方法，应用于半导体存储器技术领域，本发明提供的方法通过优化对多位存储器编程的操作步骤，减小了存储器内部的存储单元在编程操作时由于字线电压或位线电压带来的编程干扰，以及相邻存储单元电容耦合带来的编程干扰，提高了编程操作的精确度，同时有效减少了编程操作步骤，提高了编程操作速度。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明中存储器包括多个结构相同的存储单元。如图1所示为每个存储单元的结构，包括：硅衬底P-sub；所述硅衬底上n型重掺杂的源区S和漏区D、在所述源区S与漏区D之间载流子沟道上覆盖的隧穿介质层1、所述隧穿介质层1上覆盖的电荷存储层2、所述电荷存储层2上覆盖的阻挡层3、以及所述阻挡层3上覆盖的控制栅介质层CG。
其中，所述存储器内部存储单元的阵列结构可以为储存型快闪记忆体NAND型，也可以为编码型快闪记忆体NOR型。对于所述NAND型存储单元阵列结构，对其单个存储单元的编程操作为FN编程；对于所述NOR型存储单元阵列结构，对其单个存储单元的编程操作可以CHE编程，也可以为FN编程。
基于上述非易失闪存技术的编程方式，下面结合具体实施例对本发明公开多位半导体存储器的编程方法进行详细说明。
实施例一
如图6所示为本发明实施例一公开的一种多位半导体存储器的编程方法的实现流程图，主要包括以下步骤：
步骤S001：将存储器内N个存储单元复位至初始状态，其中，N为存储器内存储单元的总个数，N为2的整数倍，且大于等于4；
步骤S002：将所述存储器内预置编程至第一高阈值电压状态的存储单元编程至第一高阈值电压状态；
步骤S003：由高至低，依次将预置第二高至第N-1高阈值电压状态的存储单元编程至对应的阈值电压状态。
需要说明的是，为了使编程操作更加精确，对于上述编程方法实施过程中，在完成步骤S002之后，以及在步骤S003进行之前，还可以添加步骤：将已编程至第一高阈值电压状态外的所有存储单元的电压状态都编程至比第N-1高阈值电压状态低的状态。
或者在完成步骤S002之后，以及在步骤S003进行之前，添加步骤：将预置第N-1高阈值电压状态的存储单元编程至比第N-1高阈值电压状态低的状态。
通过上述实施例一公开的方法，采用从高到低，依次对存储器内存储单元的阈值电压状态进行编程，由于先高后低对存储单元编程，施加的阈值电压状态是越来越小的趋势，因此在编程操作后，不会使存储单元的阈值电压分布超过预定的阈值电压范围，从而提高了编程操作的精确度，同时减少了操作步骤，提高了编程的操作速度。
需要说明的是，所述存储单元总个数与所述存储器位数的关系具体为：N＝2M；
其中，M为所述存储器的比特位数，且M为大于等于2的整数；N为所述存储单元的总个数。
下面结合具体的存储器位数对本发明上述实施例进行更加详细说明。
示例一
当N等于4，存储器为2比特位时，则所述存储单元的阈值电压状态由高至低依次包括00、01、10、11。
需要说明的是，从高至低也可以表示为11、10、01、00。在本发明该示例中并不对其进行具体的限定，只要能够利用二进制表示由高至低的状态即可。
如图7所示，为本发明示例一公开的2位半导体存储器编程方法的流程图，具体编程过程包括：
步骤S301：将存储器内4个存储单元复位至初始状态即11状态，此时所述存储单元阈值电压分布效果如图8中(a)所示；
步骤S302：将所述存储器内预置编程至第一高阈值电压状态即00状态的存储单元编程至第一高阈值电压状态，即00状态，此时所述存储单元阈值电压分布效果如图8中(b)所示；
步骤S303：将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元编程至第二高阈值电压状态，即01状态，此时所述存储单元阈值电压分布效果如图8中(c)所示；
步骤S304：将所述存储器内预置编程至第三高阈值电压状态即10状态的存储单元编程至第三高阈值电压状态，即10状态，此时所述存储单元阈值电压分布效果如图8中(d)所示。
需要说明的是，为了提高编程操作的精确性，对于上述编程方法实施过程中，在完成步骤S302之后，以及在步骤S303进行之前，还可以添加步骤：将预置编程至第二高阈值电压状态即01状态，及预置编程至第三高阈值电压状态即10状态的存储单元，编程至比第三高阈值电压状态即10状态低的状态。下面结合具体图9对其操作过程进行详细说明。
示例二
如图9所示，为本发明示例二公开的2位半导体存储器编程方法的流程图，具体编程过程包括：
步骤S601：将存储器内4个存储单元复位至初始状态即11状态，此时所述存储单元阈值电压分布效果如图10中(a)所示；
步骤S602：将所述存储器内预置编程至第一高阈值电压状态即00状态的存储单元编程至第一高阈值电压状态，即00状态，此时所述存储单元阈值电压分布效果如图10中(b)所示；
步骤S603：将预置编程至第二高阈值电压状态即01状态，及预置编程至第三高阈值电压状态即10状态的存储单元，编程至比第三高阈值电压状态即10状态低的状态，此时所述存储单元阈值电压分布效果如图10中(c)所示；
步骤S604：将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元编程至第二高阈值电压状态，即01状态，此时所述存储单元阈值电压分布效果如图10中(d)所示；
步骤S605：将所述存储器内预置编程至第三高阈值电压状态即10状态的存储单元编程至第三高阈值电压状态，即10状态，此时所述存储单元阈值电压分布效果如图10中(e)所示。
另外，为了提高编程操作的精确性，对于示例一中的编程方法，在完成步骤S302之后，以及在步骤S303进行之前，还可以添加步骤：将预置编程至第三高阈值电压状态即10状态的存储单元，编程至比第三高阈值电压状态即10状态低的状态。下面结合具体图11对其操作过程进行详细说明。
示例三
如图11所示，为本发明示例三公开的2位半导体存储器编程方法的流程图，具体编程过程包括：
步骤S501：将存储器内4个存储单元复位至初始状态即11状态，此时所述存储单元阈值电压分布效果如图12中(a)所示；
步骤S502：将所述存储器内预置编程至第一高阈值电压状态即00状态的存储单元编程至第一高阈值电压状态，即00状态，此时所述存储单元阈值电压分布效果如图12中(b)所示；
步骤S503：将预置编程至第三高阈值电压状态即10状态的存储单元，编程至比第三高阈值电压状态即10状态低的状态，此时所述存储单元阈值电压分布效果如图12中(c)所示；
步骤S504：将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元编程至第二高阈值电压状态，即01状态，此时所述存储单元阈值电压分布效果如图12中(d)所示；
步骤S505：将所述存储器内预置编程至第三高阈值电压状态即10状态的存储单元编程至第三高阈值电压状态，即10状态，此时所述存储单元阈值电压分布效果如图12中(e)所示。
上述示例一、二和三都是对2位半导体存储器的编程方法，在编程过程中，从高至低，依次对预置编程至第一高、第二高及第三高的阈值电压状态的存储单元进行编程，减少了存储单元间相互干扰而被轻微编程的问题，提高了编程操作的精确度，通过减少操作步骤，提高了编程的操作速度，需要说明的是，本发明实施例一公开的方法包括但不仅限应用于2位半导体存储器的编程。
实施例二
如图13所示为本发明实施例二公开的又一种多位半导体存储器的编程方法的实现流程图，主要包括以下步骤：
步骤S011：将存储器内N个存储单元复位至初始状态，其中，N为存储器内存储单元的总个数，N为2的整数倍，且大于等于4；
步骤S012：将所述存储器内预置编程至第一高阈值电压状态的存储单元编程至第一高阈值电压状态；
步骤S013：由高至低，依次将预置第二高至第N-2高阈值电压状态的存储单元编程至比对应的阈值电压状态低的状态；
步骤S014：由低至高，依次将预置第N-1高至第二高阈值电压状态的存储单元编程至对应的阈值电压状态。
通过上述实施例二公开的方法，由于先采用从高至低的方式，将预置第二高至第N-2高阈值电压状态的存储单元编程至比对应的阈值电压低的状态，则在进行后续步骤中在依次由低至高对存储器内存储单元的阈值电压状态进行编程时，对前一个已编程的存储单元的阈值电压状态的影响可以忽略，从而不仅提高了编程操作的精确度，同时优化了编程操作的步骤，提高了编程操作的速度。
需要说明的是，所述存储单元总个数与所述存储器位数的关系具体为：N＝2M；
其中，M为所述存储器的比特位数，且M为大于等于2的整数；N为所述存储单元的总个数。
下面结合具体的存储器位数对本发明上述实施例进行更加详细说明。
示例四
当N等于4，存储器为2比特位时，则所述存储单元的阈值电压状态由高至低依次包括00、01、10、11。
如图14所示，为本发明示例四公开的2位半导体存储器编程方法的流程图，具体编程过程包括：
步骤S401：将存储器内4个存储单元复位至初始状态即11状态，此时所述存储单元阈值电压分布效果如图15中(a)所示；
步骤S402：将所述存储器内预置编程至第一高阈值电压状态即00状态的存储单元编程至第一高阈值电压状态，即00状态，此时所述存储单元阈值电压分布效果如图15中(b)所示；
步骤S403：将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元编程至比第二高阈值电压状态即01状态低的状态，此时所述存储单元阈值电压分布效果如图15中(c)所示；
步骤S404：将所述存储器内预置编程至第三高阈值电压状态即10状态的存储单元编程至第三高阈值电压状态，即10状态，此时所述存储单元阈值电压分布效果如图15中(d)所示。
步骤S405：将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元编程至第二高阈值电压状态，即01状态，此时所述存储单元阈值电压分布效果如图15中(e)所示。
上述示例四是对2位半导体存储器应用实施例二的编程方法进行编程，在编程过程中，通过在步骤S403中先将第二高阈值电压状态即01状态的存储单元编程至略低的状态，则在进行步骤S405对第二高阈值电压状态即01状态的存储单元编程至相应状态时，对第三高阈值电压状态即10状态的存储单元的阈值电压的影响降至可忽略，因此，同样实现了以优化操作步骤，提高编程操作速度的目的，需要说明的是，本发明实施例二公开的方法包括但不仅限应用于2位半导体存储器的编程。
通过上述实施例可以看出本发明提供的多位半导体存储器的编程方法，在提高编程操作精确度的情况下，简化了编程步骤，从而提高了编程操作速度。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种多位半导体存储器的编程方法，其特征在于，包括：
将存储器内N个存储单元复位至初始状态，其中，N为存储器内存储单元的总个数，N为2的整数倍，且大于等于4；
将所述存储器内预置编程至第一高阈值电压状态的存储单元编程至第一高阈值电压状态；
由高至低，依次将预置第二高至第N-1高阈值电压状态的存储单元编程至对应的阈值电压状态。
2.根据权利要求1所述的方法，其特征在于，在对第一高阈值电压状态的存储单元编程之后，在依次对预置第二高至第N-1高阈值电压状态的存储单元进行编程之前，还包括：
将已编程至第一高阈值电压状态外的所有存储单元的电压状态都编程至比第N-1高阈值电压状态低的状态。
3.根据权利要求1所述的方法，其特征在于，在对第一高阈值电压状态的存储单元编程之后，在依次对预置第二至第N-1高阈值电压状态的存储单元进行编程之前，还包括：
将预置第N-1高阈值电压状态的存储单元编程至比第N-1高阈值电压状态低的状态。
4.根据权利要求1所述的方法，其特征在于，所述存储单元总个数与所述存储器位数具体为：N＝2M；
其中，M为所述存储器的比特位数，且M为大于等于2的整数；N为所述存储单元的总个数。
5.根据权利要求1所述的方法，其特征在于，当N等于4，存储器为2比特位时，所述存储单元的状态由高至低包括00、01、10、11，具体编程过程包括：
将存储器内4个存储单元复位至初始状态即11状态；
将所述存储器内预置编程至第一高阈值电压状态即00状态的存储单元编程至第一高阈值电压状态，即00状态；
将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元编程至第二高阈值电压状态，即01状态；
将所述存储器内预置编程至第三高阈值电压状态即10状态的存储单元编程至第三高阈值电压状态，即10状态。
6.根据权利要求5所述的方法，其特征在于，在将所述存储器内预置编程至第一高阈值电压状态即00状态的存储单元编程之后，及在将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元进行编程之前，还包括：
将预置编程至第二高阈值电压状态即01状态，及预置编程至第三高阈值电压状态即10状态的存储单元，编程至比第三高阈值电压状态即10状态低的状态。
7.根据权利要求5所述的方法，其特征在于，在将所述存储器内预置编程至第一高阈值电压状态即00状态的存储单元编程之后，及在将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元进行编程之前，还包括：
将预置编程至第三高阈值电压状态即10状态的存储单元，编程至比第三高阈值电压状态即10状态低的状态。
8.一种多位半导体存储器的编程方法，其特征在于，包括：
将存储器内N个存储单元复位至初始状态，其中，N为存储器内存储单元的总个数，N为2的整数倍，且大于等于4；
将所述存储器内预置编程至第一高阈值电压状态的存储单元编程至第一高阈值电压状态；
由高至低，依次将预置第二高至第N-2高阈值电压状态的存储单元编程至比对应的阈值电压状态低的状态；
由低至高，依次将预置第N-1高至第二高阈值电压状态的存储单元编程至对应的阈值电压状态。
9.根据权利要求8所述的方法，其特征在于，当N等于4，存储器为2比特位时，所述存储单元的状态由高至低包括00、01、10、11，具体编程过程包括：
将存储器内4个存储单元复位至初始状态即11状态；
将所述存储器内预置编程至第一高阈值电压状态即00状态的存储单元编程至第一高阈值电压状态，即00状态；
将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元编程至比第二高阈值电压状态即01状态低的状态；
将所述存储器内预置编程至第三高阈值电压状态即10状态的存储单元编程至第三高阈值电压状态，即10状态；
将所述存储器内预置编程至第二高阈值电压状态即01状态的存储单元编程至第二高阈值电压状态，即01状态。
10.根据权利要求8所述的方法，其特征在于，所述存储单元总个数与所述存储器位数具体为：N＝2M；
其中，M为所述存储器的比特位数，且M为大于等于2的整数；N为所述存储单元的总个数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100827161A CN103366811A (zh) | 2012-03-26 | 2012-03-26 | 多位半导体存储器的编程方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100827161A CN103366811A (zh) | 2012-03-26 | 2012-03-26 | 多位半导体存储器的编程方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103366811A true CN103366811A (zh) | 2013-10-23 |
Family
ID=49367977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100827161A Pending CN103366811A (zh) | 2012-03-26 | 2012-03-26 | 多位半导体存储器的编程方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103366811A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356095A (zh) * | 2016-09-13 | 2017-01-25 | 中国科学院微电子研究所 | 一种用于非易失性存储器的读操作方法及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101071635A (zh) * | 2005-11-17 | 2007-11-14 | 旺宏电子股份有限公司 | 非易失性存储器的多电平单元编程方法 |
| US20090003055A1 (en) * | 2007-06-26 | 2009-01-01 | Hynix Semiconductor Inc. | Method for programming multi-level cell flash memory device |
| US20090175076A1 (en) * | 2008-01-08 | 2009-07-09 | Samsung Electronics Co., Ltd. | Memory device and method for estimating characteristics of multi-bit cell |
| CN102157204A (zh) * | 2010-02-11 | 2011-08-17 | 三星电子株式会社 | 使用自适应编程验证方案的闪速存储器件和相关操作方法 |
-
2012
- 2012-03-26 CN CN2012100827161A patent/CN103366811A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101071635A (zh) * | 2005-11-17 | 2007-11-14 | 旺宏电子股份有限公司 | 非易失性存储器的多电平单元编程方法 |
| US20090003055A1 (en) * | 2007-06-26 | 2009-01-01 | Hynix Semiconductor Inc. | Method for programming multi-level cell flash memory device |
| US20090175076A1 (en) * | 2008-01-08 | 2009-07-09 | Samsung Electronics Co., Ltd. | Memory device and method for estimating characteristics of multi-bit cell |
| CN102157204A (zh) * | 2010-02-11 | 2011-08-17 | 三星电子株式会社 | 使用自适应编程验证方案的闪速存储器件和相关操作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356095A (zh) * | 2016-09-13 | 2017-01-25 | 中国科学院微电子研究所 | 一种用于非易失性存储器的读操作方法及装置 |
| CN106356095B (zh) * | 2016-09-13 | 2019-11-15 | 中国科学院微电子研究所 | 一种用于非易失性存储器的读操作方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Compagnoni et al. | Reviewing the evolution of the NAND flash technology | |
| CN102163456B (zh) | 非易失性存储器件、其操作方法以及包括其的存储系统 | |
| US20190279722A1 (en) | Shielded vertically stacked data line architecture for memory | |
| US9721664B2 (en) | Memory devices and methods of operating the memory devices by programming normal cells after programming a first dummy cell | |
| US8441855B2 (en) | Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same | |
| CN107039451A (zh) | 数据储存装置及其驱动方法 | |
| US20010053092A1 (en) | Memory system and programming method thereof | |
| US9177649B2 (en) | Flash memory circuit | |
| CN103794250A (zh) | 一种存储单元的操作方法及具有该存储单元的集成电路 | |
| US9653470B2 (en) | Individually read-accessible twin memory cells | |
| US9406685B2 (en) | Flash memory unit and memory array, and programming, erasing and reading method thereof | |
| US9786677B1 (en) | Memory device having memory cells connected in parallel to common source and drain and method of fabrication | |
| US11678482B2 (en) | Memory array structures for capacitive sense NAND memory | |
| CN103151356A (zh) | 一种eeprom存储阵列结构及其制造方法 | |
| US10535408B2 (en) | Erasing memory cells | |
| US11011236B2 (en) | Erasing memory | |
| CN103366811A (zh) | 多位半导体存储器的编程方法 | |
| US7843722B2 (en) | Nonvolatile semiconductor memory device and programming method thereof | |
| CN105321872A (zh) | 尺寸减小的半导体装置及其制造方法与操作方法 | |
| CN103646666B (zh) | Nor型内容可寻址存储器 | |
| CN114613407A (zh) | 电容式感测nand存储器中的存取操作 | |
| KR100666230B1 (ko) | 다중 플로팅 게이트를 사용한 다중준위 플래시 메모리 소자및 그 제조 방법 | |
| US11670379B2 (en) | Sense line structures in capacitive sense NAND memory | |
| CN102280140B (zh) | 双分离栅快闪存储阵列的编程方法 | |
| US9240417B1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131023 |
|
| RJ01 | Rejection of invention patent application after publication |