CN103353585A - 开关锁定型霍尔混合集成电路 - Google Patents

开关锁定型霍尔混合集成电路 Download PDF

Info

Publication number
CN103353585A
CN103353585A CN2013102360774A CN201310236077A CN103353585A CN 103353585 A CN103353585 A CN 103353585A CN 2013102360774 A CN2013102360774 A CN 2013102360774A CN 201310236077 A CN201310236077 A CN 201310236077A CN 103353585 A CN103353585 A CN 103353585A
Authority
CN
China
Prior art keywords
circuit
hall
hall element
integrated circuit
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102360774A
Other languages
English (en)
Other versions
CN103353585B (zh
Inventor
汪建军
李萍
储建飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NanJing ZhongXu Electronics Science and Technology Co Ltd
Original Assignee
NanJing ZhongXu Electronics Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NanJing ZhongXu Electronics Science and Technology Co Ltd filed Critical NanJing ZhongXu Electronics Science and Technology Co Ltd
Priority to CN201310236077.4A priority Critical patent/CN103353585B/zh
Publication of CN103353585A publication Critical patent/CN103353585A/zh
Application granted granted Critical
Publication of CN103353585B publication Critical patent/CN103353585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Abstract

本发明提供一种开关锁定型霍尔混合集成电路，包括霍尔元件和与之连接的调理电路。调理电路包括双差分放大电路、史密特触发电路、输出电路，霍尔元件感应外界磁场并输出电压信号，双差分放大电路输入霍尔电压并将放大后的电压信号输出至史密特触发电路，史密特触发电路将输入的电压信号由正弦信号转换为数字方波脉冲信号，并将转换后的数字方波脉冲信号通过输出电路输出，其中霍尔元件由砷化镓单晶材料、溅射工艺制造而成，双差分放大电路、史密特触发电路、输出电路均由釆用硅单晶材料、0.5μmCMOS扩散工艺制备的MOS管设计而成。本发明锁定型霍尔混合集成电路，满足高可靠霍尔集成电路的电磁参数和环境试验要求，又具有高抗辐射能力。

Description

开关锁定型霍尔混合集成电路
技术领域
本发明涉及属于磁敏传感器领域，其特别是有关于一种开关锁定型霍尔混合集成电路。
背景技术
霍尔集成电路是一种磁敏传感器，以霍尔效应原理为其工作基础的，用它们可以检测磁场及其变化，可在各种与磁场有关的场合中使用，将霍尔元件和调理电路芯片封装到同一只集成电路管壳中就可成为霍尔混合集成电路，它具有许多优点，它们的结构牢固，体积小，重量轻，寿命长，安装方便，功耗小，频率高（可达100KHZ），抗辐射，耐震动，不怕灰尘、油污、水汽及盐雾等的污染或腐蚀。通过霍尔集成电路将许多非电、非磁的物理量例如力、力矩、压力、应力、位置、位移、速度、加速度、角度、角速度、转数、转速等，转变成电量来进行检测和控制；同样也可以对电流、电压、功率等电量进行全隔离的测量和控制，主要用于我国的航空、航天器上，核爆环境的控制设备、高辐射环境中的控制装置上，这些领域对霍尔集成电路的稳定性、可靠性、长寿命和高抗辐射能力的要求非常高。
现有的霍尔开关集成电路基本能够满足各个领域的应用，但是在抗辐射方面特别是同时能够抗中子辐射和抗钴60γ射线源电离辐射总剂量作用方面（在医疗、农业、食品保鲜、材料消毒方面的应用极广），在剂量比较高的情况下（比如在以下辐射试验剂量：抗辐射总剂量：100Krad(si)；剂量率：1×1011rad(si)/s；抗中子辐射：1×1014n/cm2），还没有一种霍尔开关集成电路能够达到试验要求。
发明内容
本发明目的在于提供一种开关锁定型霍尔混合集成电路，既能满足高可靠霍尔集成电路的电磁参数和环境试验要求，又具有高度抗辐射能力。
为达成上述目的，本发明提出一种开关锁定型霍尔混合集成电路，包括霍尔元件和与之连接的调理电路。所述调理电路包括双差分放大电路、史密特触发电路、输出电路，所述霍尔元件感应外界磁场并输出电压信号，双差分放大电路输入上述霍尔电压并将放大后的电压信号输出至史密特触发电路，所述史密特触发电路将输入的电压信号由正弦信号转换为数字方波脉冲信号，并将转换后的所述数字方波脉冲信号通过输出电路输出，其中所述的霍尔元件由砷化镓单晶材料、溅射工艺制造而成，所述的双差分放大电路、史密特触发电路、输出电路均由釆用硅单晶材料、0.5μmCMOS扩散工艺制备的MOS管设计而成。
进一步，其中所述双差分放大电路第一、第二差分放大电路，霍尔元件的输出分别连接第一、第二差分放大电路的输入，所述第一、第二差分放大电路的输出均连接史密特触发电路的输入。
进一步，设有一具有安装槽的陶瓷外壳、封装于所述安装槽内的霍尔元件和CMOS调理电路、以及盖在所述安装槽的外边缘并用于气密性封装所述安装槽的镀金盖板，其中所述霍尔元件通过一金丝与陶瓷外壳连接，所述调理电路通过硅铝丝与陶瓷外売连接,所述陶瓷外売内部布设有印刷导线连接霍尔元件、CMOS调理电路和多个伸出陶瓷外壳之外的管脚。所述霍尔元件和CMOS调理电路均以芯片形式封装在安装槽内。
进一步，所述霍尔元件、CMOS调理电路还连接有多个压焊点，压焊点还与陶瓷売内部的印刷导线和所述伸出陶瓷外壳之外的管脚连接。所述三端伸出陶瓷外壳之外的管脚的厚度H和宽度D分别为0.15mm和0.5mm，相邻管脚中心之间的距离为1.27mm。
本发明的开关锁定型霍尔混合集成电路中霍尔元件釆用砷化镓单晶材料、溅射工艺，霍尔调理电路釆用硅单晶材料、0.5μmCMOS扩散工艺制备的MOS管设计而成，既能满足高可靠霍尔集成电路的电磁参数和环境试验要求，又具有高度抗辐射能力[抗辐射总剂量：100Krad(si)；剂量率：1×1011rad(si)/s；抗中子辐射：1×1014n/cm2]。从而及时完成开关锁定功能，应用完全达到上述要求的霍尔混合集成电路。
附图说明
图1为本发明实施例开关锁定型霍尔混合集成电路的功能框图。
图2为图1中开关锁定型霍尔混合集成电路的具体电子线路图。
图3为图1中开关锁定型霍尔混合集成电路进行仿真试验的波形图。
图4为开关锁定型霍尔混合集成电路的封装结构的示意图。
图5为图4中封装结构在另一方向的结构示意图。
图6为图4中封装结构侧面a、正面b的装配尺寸图，单位为mm。
图7为图4中封装结构的内部印刷导线连接示意图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
图1为本发明实施例开关锁定型霍尔混合集成电路的功能框图。开关锁定型霍尔混合集成电路包括霍尔元件和与之连接的调理电路。如图1所示，调理电路包括双差分放大电路、史密特触发电路、输出电路，霍尔元件感应外界磁场并输出电压信号，双差分放大电路输入上述霍尔电压并将放大后的电压信号输出至史密特触发电路，所述史密特触发电路将输入的电压信号由正弦信号转换为数字方波脉冲信号，并将转换后的所述数字方波脉冲信号通过输出电路输出，其中所述的霍尔元件由砷化镓单晶材料、溅射工艺制造而成，所述的双差分放大电路、史密特触发电路、输出电路均由釆用硅单晶材料、0.5μmCMOS扩散工艺制备的MOS管设计而成。
进一步，本实施例中，其中所述双差分放大电路第一、第二差分放大电路，霍尔元件的输出分别连接第一、第二差分放大电路的输入，所述第一、第二差分放大电路的输出均连接史密特触发电路的输入。
如图2所示的电子线路图中，x1为霍尔元件将磁场通过霍尔效应产生霍尔电压VH，再由MOS三极管Q1～Q8、Q9～Q16组成的双差分放大电路将电压信号VH放大，然后由电阻R3～R8以及Q17、Q18、Q20、Q21、Q23、Q24组成的史密特触发电路将正弦信号转換为数字方波脉冲信号，再经过Q19、Q22组成的输出电路输出信号。电子线路图连接完成后，进行仿真试验，仿真试验的波形图如图3所示。
该电路通过大量的产品试验，执行《Q/ZXK20122-2012GHS701高抗辐射霍尔效应锁定电路详细规范》进行了可靠性环境试验，试验合格。证明了本发明的开关锁定型霍尔混合集成电路满足高可靠霍尔集成电路的电磁参数和环境试验要求。
特别是对抗辐射能力的对比试验，具有高度抗辐射能力[抗辐射总剂量：100Krad(si)；剂量率：1×1011rad(si)/s；抗中子辐射：1×1014n/cm2]。抗辐射能力的对比试验情况见下表1:
表1：抗中子辐射和抗总剂量辐射试验对比表
Figure BDA00003342813900031
Figure BDA00003342813900041
由表1的实验数据可以看出，本发明的霍尔混合集成电路是合格的。
进一步，如图4-6所示，根据本发明的较优实施例，霍尔混合集成电路的封装结构包括一具有安装槽的陶瓷外壳1、封装于安装槽内霍尔元件3和调理电路4、以及盖在所述安装槽的外边缘并用于封闭所述安装槽的金属盖板6，霍尔元件3和CMOS调理电路4连接，本实施例中，霍尔元件3和调理电路4均为芯片形式封装在安装槽内。霍尔元件芯片3优选为砷化镓单晶材料的霍尔元件芯片并釆用金丝2超声压焊工艺完成芯片和陶瓷外売的连接，调理电路4优选为硅单晶材料的CMOS调理电路芯片，并釆用硅铝丝5超声压焊工艺完成芯片和陶瓷外売的连接。所述陶瓷外売内部布设有印刷导线8用于连接霍尔元件、CMOS调理电路和多个伸出陶瓷外壳之外的管脚（a、b、c）。这种内部导线连接的设计既滿足了两只芯片的相互连接的需要，又使外売体积小、结构紧凑。图7中的工艺引出线9的设计保证了内部印刷导线和压焊点的镀金工艺的要求。
参考图6，管脚的另一端伸出陶瓷外壳1之外。管脚的厚度h和宽度d分别为0.15mm和0.5mm。相邻管脚中心之间的距离为1.27mm。
本实施例中，砷化镓单晶材料的霍尔元件3和硅单晶材料的CMOS调理电路4均以芯片形式封装在安装槽内：先用银浆分配器将进口导电胶点滴在安装槽底座上，分别用真空吸头将两种芯片安装在相应位置上，再采用预固化（100℃±5℃、0.5h、N2）和后固化（200℃±5℃、2h、N2）工艺进行固化。
所述镀金盖板6通过金锡焊料7固定在所述安装槽的外边缘上进行气密性封装。
参考图6,陶瓷外壳1的长度为5.4mm，宽度为3.8mm，厚度为1.4mm，所述安装槽内为两级阶梯式结构，其中临近金属盖板6的那一级的高度H1为0.5mm，另一级的高度H2为0.4mm。安装槽内的最大长度尺寸为2.8mm，最大宽度尺寸为2.2mm。
如图7所示，霍尔元件3、CMOS调理电路4还与多个压焊点10连接，压焊点10还与陶瓷売内部的印刷导线8和所述伸出陶瓷外壳之外的管脚连接。图中11为外売装芯片的陶瓷底层，12为外売压焊点陶瓷层，13为引出端管脚焊接点。
综上所述，本发明提供的霍尔混合集成电路的封装结构的结构紧凑，体积小（3.8mm×5.4mm×1.7mm）且较传统的气密性封装外売（4.5mm×6mm×1.7mm）的体积有了大幅的减小，保证了霍尔混合集成电路气密性封装的实现。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (5)

1.一种开关锁定型霍尔混合集成电路，其特征在于，包括：
霍尔元件和与之连接的调理电路，所述调理电路包括双差分放大电路、史密特触发电路、输出电路，所述霍尔元件感应外界磁场并输出电压信号，双差分放大电路输入上述霍尔电压并将放大后的电压信号输出至史密特触发电路，所述史密特触发电路将输入的电压信号由正弦信号转换为数字方波脉冲信号，并将转换后的所述数字方波脉冲信号通过输出电路输出。
其中所述双差分放大电路第一、第二差分放大电路，霍尔元件的输出分别连接第一、第二差分放大电路的输入，所述第一、第二差分放大电路的输出均连接史密特触发电路的输入。
其中所述的霍尔元件由砷化镓单晶材料、溅射工艺制造而成，所述的双差分放大电路、史密特触发电路、输出电路均由釆用硅单晶材料、0.5μmCMOS扩散工艺制备的MOS管设计而成。
2.根据权利要求1所述的开关锁定型霍尔混合集成电路，其特征在于，设有一具有安装槽的陶瓷外壳、封装于所述安装槽内的霍尔元件和CMOS调理电路、以及盖在所述安装槽的外边缘并用于气密性封装所述安装槽的镀金盖板，其中所述霍尔元件通过一金丝与陶瓷外壳连接，所述调理电路通过硅铝丝与陶瓷外売连接,所述陶瓷外売内部布设有印刷导线连接霍尔元件、CMOS调理电路和多个伸出陶瓷外壳之外的管脚。
3.根据权利要求2所述的霍尔混合集成电路的封装结构，其特征在于，所述霍尔元件和CMOS调理电路均以芯片形式封装在安装槽内。
4.根据权利要求2所述的霍尔混合集成电路的封装结构，其特征在于，所述霍尔元件、CMOS调理电路还连接有多个压焊点，压焊点还与陶瓷売内部的印刷导线和所述伸出陶瓷外壳之外的管脚连接。
5.根据权利要求4所述的霍尔混合集成电路的封装结构，其特征在于，所述三端伸出陶瓷外壳之外的管脚的厚度H和宽度D分别为0.15mm和0.5mm，相邻管脚中心之间的距离为1.27mm。
CN201310236077.4A 2013-06-14 2013-06-14 开关锁定型霍尔混合集成电路 Active CN103353585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310236077.4A CN103353585B (zh) 2013-06-14 2013-06-14 开关锁定型霍尔混合集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310236077.4A CN103353585B (zh) 2013-06-14 2013-06-14 开关锁定型霍尔混合集成电路

Publications (2)

Publication Number Publication Date
CN103353585A true CN103353585A (zh) 2013-10-16
CN103353585B CN103353585B (zh) 2015-09-23

Family

ID=49309972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310236077.4A Active CN103353585B (zh) 2013-06-14 2013-06-14 开关锁定型霍尔混合集成电路

Country Status (1)

Country Link
CN (1) CN103353585B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705964A (en) * 1986-09-29 1987-11-10 Sprague Electric Company Integrated circuit hall switch with adjustable operate point
JP2006098171A (ja) * 2004-09-29 2006-04-13 Renesas Technology Corp 磁気検出用半導体集積回路およびそれを搭載した電子部品
CN201450001U (zh) * 2009-06-25 2010-05-05 南京中旭电子科技有限公司 高可靠霍尔集成电路无磁性陶瓷气密封装外売结构
CN201628764U (zh) * 2010-01-30 2010-11-10 大连恒森微波电子有限公司 一种霍尔效应集成传感器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705964A (en) * 1986-09-29 1987-11-10 Sprague Electric Company Integrated circuit hall switch with adjustable operate point
JP2006098171A (ja) * 2004-09-29 2006-04-13 Renesas Technology Corp 磁気検出用半導体集積回路およびそれを搭載した電子部品
CN201450001U (zh) * 2009-06-25 2010-05-05 南京中旭电子科技有限公司 高可靠霍尔集成电路无磁性陶瓷气密封装外売结构
CN201628764U (zh) * 2010-01-30 2010-11-10 大连恒森微波电子有限公司 一种霍尔效应集成传感器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
俞一中: "霍尔开关集成电路在顺序控制器中的应用", 《电子技术应用》, no. 5, 31 December 1985 (1985-12-31), pages 46 - 47 *

Also Published As

Publication number Publication date
CN103353585B (zh) 2015-09-23

Similar Documents

Publication Publication Date Title
US10636285B2 (en) Sensor integrated circuits and methods for safety critical applications
CN106744644A (zh) 一种mems传感器低应力封装管壳及封装系统
EP2682771A1 (en) Push-pull bridge magnetoresistance sensor
CN101813479B (zh) Tmr电子罗盘
WO2007017757A3 (en) Chip scale package for a micro component
CN104868872A (zh) 声表面波滤波器封装结构
CN105450251A (zh) 小型化双收双发通用终端系统级封装方法
US9606141B2 (en) Micromechanical sensor device
CN203553167U (zh) 一种霍尔混合集成电路的气密性封装结构
EP3444627A1 (en) Magneto-resistance sensor with encapsulation of initialization coil
US20220260437A1 (en) Electric Circuitry for Strain Measurement
CN108827347A (zh) 一种磁电式传感器
CN204007944U (zh) 微机电传感器
CN204714514U (zh) 三维堆叠mems封装结构
CN209417074U (zh) 一种压电速度传感器
Chen et al. A dual sensing modes capacitive tactile sensor for proximity and tri-axial forces detection
CN202586720U (zh) 一种新型igbt模块
CN103353585A (zh) 开关锁定型霍尔混合集成电路
US11852698B2 (en) Magnetic sensor packaging structure with hysteresis coil
EP3315921B1 (en) Sensor package with double-sided capacitor attach on same leads and method of fabrication
CN206945201U (zh) 一种集成式mems充油压力传感器
CN104316039A (zh) 一种内置集成电荷放大器的石英音叉陀螺
CN209623914U (zh) 一种压力传感器高精度高环境适应性封装结构
CN106595812A (zh) 一种基于密闭容器空腔谐振声音频率的液位传感器
CN104406613B (zh) 一种频率资源利用率高的声表面波传感器及其识别方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant