CN103348303A - 提供电力管理的集成电路器件、电力管理模块以及方法 - Google Patents
提供电力管理的集成电路器件、电力管理模块以及方法 Download PDFInfo
- Publication number
- CN103348303A CN103348303A CN201180067127XA CN201180067127A CN103348303A CN 103348303 A CN103348303 A CN 103348303A CN 201180067127X A CN201180067127X A CN 201180067127XA CN 201180067127 A CN201180067127 A CN 201180067127A CN 103348303 A CN103348303 A CN 103348303A
- Authority
- CN
- China
- Prior art keywords
- submodule
- electrical management
- module
- management module
- storer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3225—Monitoring of peripheral devices of memory devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种集成电路器件(100),包括:至少一个存储器模块(120),至少一个存储器模块(120)包括多个存储器子模块(320、420、520、525);以及至少一个电力管理模块(170),至少一个电力管理模块(170)被布置成给所述至少一个存储器模块(120)提供电力管理。所述至少一个电力管理模块(170)被布置成确定至少一个存储器子模块(320、420、520、525)的内容何时是冗余的,以及一旦确定所述至少一个存储器子模块(320、420、520、525)的内容是冗余的,则将所述至少一个存储器子模块(320、420、520、525)置于断电状态。
Description
技术领域
本发明涉及一种提供电力管理的集成电路器件、电力管理模块以及方法。
背景技术
在现代集成电路器件的领域中,人们越来越追求在高活跃用例期间使用更高的操作频率,以及在低活跃用例期间更低的功耗。为了在高活跃用例期间实现高操作频率,就要求使用高操作频率制作过程实现集成电路器件。然而,这种高频率制作过程会导致位单元的高功耗泄露,从而在低活跃用例期间难以实现所要求的低功耗。
对于包括要求访问存储在外部数据存储器件内的应用的集成电路器件,提供在中央处理器(CPU)活跃时段期间可以加载数据的片上缓冲区是已知的。在后续的CPU不活跃时段期间,当CPU和访问外部数据存储器件所需的那些组件断电的时候,为了降低集成电路器件的功耗,片上缓冲区可能保持通电以允许加载的数据被其它片上模块访问。然而,这种已知的方法的问题就是:这种片上缓冲区会有高功耗泄漏,从而限制了当在CPU不活跃时段期间它们保持通电的时候可以实现的功耗上的降低。
发明内容
如所附权利要求中所描述的,本发明提供了一种给至少片上存储器模块提供电力管理的集成电路器件、电力管理模块以及方法。
本发明的具体实施例在所附权利要求中被陈述。
本发明的这些或其它方面根据下文中描述的实施例将会显而易见,并且参照下文中描述的实施例被阐述。
附图说明
参照附图,仅仅通过举例的方式,本发明的进一步细节、方面和实施例将被描述。在附图中,类似的参考数字被用于表示相同的或功能相似的元件。附图中的元件为了简单以及清晰而被图示,并且不一定按比例绘制。
图1至图5图示了集成电路器件内的电力管理的例子。
图6图示了存储器模块的片上低功率布置的简化例子。
图7至图10图示了集成电路器件内的电力管理的替代例子。
图11图示了用于向至少一个片上存储器模块提供电力管理的方法的例子的简化流程图。
图12图示了用于向至少一个片上存储器模块提供电力管理的方法的替代例子的简化流程图。
具体实施方式
现在将参考包括片上存储器模块的信号处理架构的一个简化例子描述本发明。然而,将理解,本发明不被限定为在此参考附图描述的特定处理架构,并且可能同样地被应用于替代架构。例如,集成电路器件被描述包括单一片上存储器模块。替代地,本发明可以被应用于包括多个片上存储器模块的集成电路器件。此外,在此参考包括四个子模块的片上存储器模块描述了本发明。然而,将理解,本发明可以同样地应用于包括任何数量的子模块,例如,两个、八个、十六个等等的片上存储器模块。此外,因为在大多数情况下可以使用本领域技术人员已知的电子组件和电路来实现本发明所说明的实施例,所以不会在比以下所说明的认为有必要的程度大的任何程度上解释细节,以用于对本发明基本概念的理解以及为了不混淆或偏离本发明的教导。
参照图1,根据本发明的一些实施例,图示了包括信号信号处理架构105的例子的集成电路器件100的例子的简化框图。集成电路器件100包括一个或多个信号处理核心,这些核心对于所图示的例子是以中央处理器(CPU)110的形式。CPU110适于处理数据。集成电路器件100进一步包括至少一个存储器模块120,数据可以被加载到该存储器模块中并且随后被其它片上模块访问。也提供了外部数据存储控制器以使得能够访问一个或多个外部数据存储器件。对于所图示的例子,外部数据存储控制器包括DDR(双数据率)控制器,该控制器可操作地耦合到外部DDR数据存储器件155,诸如外部DDR SDRAM(同步动态随机存取存储器)。以这种方式,DDR控制器150使得能够从外部数据存储器件155读取数据或者将数据写入外部数据存储器件155。集成电路器件100进一步被提供有数据互连160,数据互连160例如可以包括一个或多个数据总线、交叉开关等等。数据互连160可操作地耦合集成电路器件100的片上模块,诸如CPU110、片上存储器模块120、DDR控制器150等等,以便使数据在其间传输。存储器控制器130在片上模块120和数据互连160之间被提供以便控制对存储器模块120的访问。集成电路器件100可以包括各种其它片上模块,诸如,仅仅通过举例,直接存储器访问(DMA)模块140、同步串行接口(SSI)模块145等等。电力管理模块170也被提供在集成电路器件100内,并且被布置成控制对集成电路器件100的片上模块中的至少一些的电力供应。例如,电力管理模块170可以被布置成分别经由电力控制信号172、174、176向比如CPU110、DDR控制器150和片上存储器模块提供电力控制。对于所图示的例子,电力管理模块170被布置成根据通常在115被图示的、从CPU110接收到的一个或多个控制/配置信号提供这种电力管理。
根据常规的信号处理架构,在比如低CPU活跃的时段期间,电力管理模块170可以被布置成对集成电路器件100的片上模块中的一些断电,诸如CPU110、DDR控制器150等等,以便降低其总功耗。在这种CPU不活跃时段期间,诸如DMA模块140和/或SSI模块145的其它片上模块可能仍然要求访问数据,例如,代表诸如通常在147被图示的一个或多个外部器件。
因此,在一些例子中,在CPU活跃时段期间,如通常通过图1中的箭头180图示的,这种数据可以例如从外部数据存储器件155加载到片上存储器模块120。在后续的CPU不活跃时段期间,诸如图2中所图示的,当CPU110和DDR控制器150等等被断电(附图中用虚线图示的断电(子)模块)以降低集成电路器件100的功耗的时候,片上缓冲器可以保持通电以保留其中加载的数据,并且对于所图示的例子,同时允许诸如DMA模块140和/或SSI模块145的其它片上模块访问加载的数据。
如先前指出的,保持通电的片上缓冲器的问题是它们遭受高功耗泄露,这就限制了当它们例如在CPU不活跃时段期间保持通电的时候可实现的功耗上的降低。对于图1中所图示的示例实施例,片上存储器模块120包括能够实质上独立的电力控制的多个存储器子模块。此外,被布置成给存储器模块120提供电力管理的电力管理模块170进一步被布置成动态地确定片上存储器模块120的存储器子模块的内容何时变得冗余(废弃),以及一旦确定所述存储器子模块的内容是冗余的,则将存储器子模块置于断电状态。
当这种内容不再被访问模块所需的时候,存储器子模块的内容可以被认为是冗余的。例如,随着加载到片上存储器模块120中的数据被访问模块(例如,DMA模块140或者SSI模块145)访问并且使用,一旦访问模块访问了那个子模块的所有内容并且继续访问存储器模块120的另一个子模块的内容,则存储器模块120的子模块内的数据可能变得冗余。
以这种方式,只有片上存储器120的包括例如被访问的内容并且因此要求保留的那些子模块可以(至少部分地)通电,而片上存储器120的仅包括冗余内容的那些子模块可以断电。以这种方式,特别是在CPU不活跃时段期间,可以显著地降低片上存储器元件120的功耗,以及因此集成电路器件100的功耗。
图3至图5图示了根据本发明的一些示例实施例的片上存储器模块120的这种电力管理的例子。对于所图示的例子,数据依序地被加载到片上存储器模块120中,使得随后依序地从存储器模块120的连续子模块访问数据。以这种方式,对加载的数据的后续访问可以实质上是可预测的。例如,加载到存储器模块120中的数据可以包括比如音频或视频数据,该数据随后以实质上的线性方式被访问,并且由DMA模块140或SSI模块145提供(例如流送)到比如音频或视频编解码器(未示出)。
现在参照图3,存储器模块120的第一子模块320的内容可以最初通过依序地将数据加载到片上存储器模块120中而被访问,例如,被DMA模块140或SSI模块145访问。如在325被图示的。一旦所有的数据在第一子模块320中被访问,则如在425图示的,然后可以访问下一个连续子模块420(图4中)的内容。第一子模块320的内容可以因此被认为是冗余的,并且同样不再要求被保留。在该例子中,电力管理模块170可以被布置成确定片上存储器模块120的存储器子模块的内容何时是冗余的,以及一旦确定所述存储器子模块的内容是冗余的,则例如通过电力控制信号(图1的电力控制信号)将这种存储器子模块置于断电状态,从而降低了片上存储器模块120的功耗。
数据使用定时通常是线性的,使得访问存储器模块120内的存储器子模块的全部内容所花费的时间实质上是可预测的。因此,在一些例子中,电力管理模块170可以被布置成至少部分地基于定时器的期满来确定存储器子模块的内容何时是冗余的,诸如通常在175被图示的。例如,一旦比如数据被加载到存储器模块120中,则电力管理模块170可以被布置成初始化定时器175。定时器175可以被初始化成在可以实质上等于比如访问片上存储器模块120的存储器子模块的全部内容所花费的时间的一段时间之后期满。因此,可以假设已经访问了第一子模块320的全部内容。因此,一旦定时器期满,则可以确定第一子模块320的内容已经变得冗余。因此,以这种方式,一旦定时器175这个初始期满,则电力管理模块170可以使第一子模块320断电,并且定时器175然后为下一个子模块420复位。以这种方式,以及如图5中所图示的,一旦定时器175连续期满,则电力管理模块170可以依序地将片上存储器模块120的存储器子模块320、420、520置于断电状态。一旦图5的最终存储器子模块525的定时器175期满,电力管理模块170可以被布置成将最终存储器子模块525置于断电状态(单独或通过给整个存储器模块120断电)。此外,电力管理模块170可以被布置成对CPU110、DDR控制器150和片上存储器模块120的所有先前断电的子模块320、420、520通电以便将更多的数据加载到片上存储器模块120中。
对于所图示的例子,已经依序地将数据加载到片上存储器模块120中,使得随后依序地从存储器模块120的连续子模块访问数据,从而使得加载的数据的后续访问能够实质上是可预测的。在一些例子中,这种将数据依序加载到存储器模块120中可以例如通过CPU110执行的指令在软件内将来自外部数据存储器件155的数据加载到片上存储器模块120来实现。
本发明并不限于这种依序加载,以及后续的依序访问来自片上存储器模块120的连续子模块。例如,在一些例子中,可以以允许电力管理模块170预测访问来自片上存储器模块120内的子模块的任何合适的方式将数据加载到片上存储器模块120中。例如,可以替代地以固定的和预定义的(非连续的)顺序从片上存储器模块的子模块访问数据,并且一旦这种固定的和预定义的(非连续的)顺序内的定时器175连续期满,则电力管理模块170可以被布置成依序地将片上存储器模块120的存储器子模块置于断电状态。仍然替代地,在一些例子中,电力管理模块170可以例如通过CPU110执行的软件是可配置的,并且根据软件配置的顺序,一旦定时器175连续期满,则依序地将片上存储器模块120的存储器子模块置于断电状态。此外,在一些例子中,定时器175可以例如通过CPU110执行的软件是可配置的。以这种方式,可以补偿访问数据的速度上的变化。
在本发明的又一替代例子中,在一些例子中,至少部分地基于接收到一个或多个外部信号,电力管理模块170可以附加地和/或替代地被布置成确定存储器子模块320、420、520、525的内容何时是冗余的。对于所图示的例子,这种外部信号可以经由(图1的)信号线142、145、147由比如访问片上存储器模块120内的数据的模块提供,诸如DMA模块140和/或SSI模块。这种外部信号142、147可以指示事件,诸如从存储器模块120和/或子模块320、420、520、525访问的数据的启动。以这种方式,电力管理模块170可以被布置成:一旦接收到指示从存储器模块120和/或子模块320、420、520、525访问的数据的启动的这种外部信号142、147,则初始化定时器175,并且一旦定时器175期满,则确定对应的子模块的内容变得冗余。附加地和/或替代地,这种外部信号142、147可以指示事件,诸如从存储器模块120和/或子模块320、420、520、525访问的数据的完成。以这种方式,电力管理模块170可以被布置成:基于(至少部分地)接收到这种外部信号142、147,确定对应的子模块320、420、520、525的内容变得冗余。因此,电力管理模块170可以被布置成:一旦接收到连续的外部信号,则依序地将存储器子模块320、420、520、525置于断电状态。
在又一替代例子中,电力管理模块170可以附加地和/或替代地被布置成:至少部分地基于比如在访问存储器模块120内的地址的比较,确定存储器子模块320、420、520、525的内容何时是冗余的。例如,一个或多个地址值可以与每一个子模块320、420、520、525相关联,以及地址监视模块(未示出)可以被提供在信号处理架构105内并且被布置成将在存储器模块120内访问的地址和与子模块320、420、520、525相关联的地址值进行比较。一旦访问与关联的地址值中的一个相匹配的地址,则可以确定已经完成对关联的子模块320、420、520、525的访问,并且关联的子模块320、420、520、525的内容变得冗余。因此,电力管理模块170可以被布置成:一旦访问关联的地址,则依序地将存储器子模块320、420、520、525置于断电状态。例如,地址监视模块(未示出)可以被布置成:每当访问关联的地址时,向电力管理模块170提供(外部)信号。
在又一替代例子中,电力管理模块170可以附加地和/或替代地被布置成:至少部分地基于比如对存储器模块进行的多个访问,确定存储器子模块320、420、520、525的内容何时是冗余的。例如,访问计数器模块(未示出)可以被提供在信号处理架构105内并且被布置成对存储器模块120的访问数量进行计数。一旦对存储器模块120的访问数量达到预定义(例如,软件可配置的)的数量,则可以确定已经完成对“当前”子模块320、420、520、525的访问,并且当前子模块320、420、520、525的内容已经变得冗余。因此,电力管理模块170可以被布置成:一旦比如对存储器模块120的访问的预定义数量连续计数,则依序地将存储器子模块320、420、520、525置于断电状态。例如,访问计数器模块(未示出)可以被布置成:每当对存储器子模块的访问达到预定义的数量,向电力管理模块170提供(外部)信号。
参照图6,图示了片上存储器模块120的例子。根据一些示例实施例,电力管理模块170可以被布置成通过关闭其电源来将存储器子模块320、420、520、525置于断电状态。因此,如图6中所图示的,片上存储器模块120的每个子模块320、420、520、525经由选通晶体管630可操作地耦合到至少一个电源或接地电源轨610、620。经由应用于相应的晶体管630的栅极终端的电力控制信号176来控制每个选通晶体管630。以这种方式,电力管理模块170能够有选择性地阻断到每个单独子模块320、420、520、525的电源或接地。
返回参照图2,如先前提到的,在低CPU活跃的时段期间,为了降低其总功耗,电力管理模块170可以被布置成对集成电路器件100的片上模块中的一些断电,诸如CPU110、DDR控制器150等等。在后续CPU不活跃时段期间,诸如图2中所图示的,当CPU110和DDR控制器150等等被断电的时候,片上缓冲器可以保持通电以便保留其中加载的数据,并且允许其它片上模块访问加载的数据,诸如对于所图示的例子,被DMA模块140和/或SSI模块145访问。电力管理模块170可以进一步被布置成:确定片上存储器模块120的存储器子模块的内容何时是冗余的,并且一旦确定所述存储器子模块的内容是冗余的,则将存储器子模块置于断电状态。
在一些例子中,在将数据加载到片上存储器模块120和访问至少一些存储器子模块的内容之间可以有显著的时间延迟。因此,在一些例子中,如果包括被访问内容(例如,休眠内容)的那些存储器子模块可以被置于低功率状态(即,包括足够的电力以保留存储在其中的数据,但无需轻易访问这种内容),则可以实现片上存储器模块120的功耗上的进一步降低。
因此,并且根据一些进一步的例子,电力管理模块170可以进一步被布置成:将包括“休眠”内容的片上存储器模块120的存储器子模块(例如,被访问内容)置于低功率(“昏睡”)状态。如果当前并未访问所述内容,并且要求被保留以供预期未来的访问,则存储器子模块320、420、520、525的内容可以被认为是休眠。例如,并且如图7中所图示的,电力管理模块170可以被布置成:一旦数据被加载到片上存储器120中,则将片上存储器模块120的所有子模块置于低功率(昏睡)状态。如图8中所图示的,电力管理模块170随后可以被布置成将片上存储器模块120的第一子模块320从低功率状态供电(“叫醒”)到通电状态以使得能够访问其内容。第一子模块320的这种供电可以实质上在将子模块置于低功率状态之后立即被电力管理模块170执行。替代地,对于所图示的例子,第一子模块320的这种供电可以被执行以响应于比如定时器175的期满或响应于诸如来自DMA模块140和/或SSI模块145的外部信号。
电力管理模块170然后可以被布置成:在完成访问第一子模块320的内容的时间前后,对片上存储器模块120的下一个依序子模块(对于所图示的例子包括下一个连续的子模块420)供电,从而如图9中所图示的,使得能够随后访问下一个依序子模块420的内容。对于所图示的例子,对下一个依序子模块的这种供电可以被执行以响应于比如定时器175的期满或响应于诸如来自DMA模块140和/或SSI模块145的外部信号。
因此,电力管理模块170可以被布置成:响应于例如定时器175连续期满和/或接收到至少一个外部信号142、147,依序地将片上存储器120的剩余子模块420、520、525从低功率状态供电到通电状态。
尤其,在一些例子中并且除了电力管理模块170被布置成将片上存储器模块120的包括休眠数据的子模块置于低功率状态,并且随后依序地对子模块供电以便依序地访问其内容,电力管理模块170可以实质上同时被布置成将先前被访问的存储器子模块置于断电状态,其中先前被访问的存储器子模块的内容已经变得冗余,例如在带有第一子模块320的图10中所图示的。以这种方式,电力管理模块170可以最初将子模块320、420、520、525置于低功率状态,从而保留其中加载的数据。随后,电力管理模块170可以一次依序地对一个或多个子模块供电以使得能够访问其数据,而一旦其数据变得冗余,则实质上同时对子模块断电。因此,只有片上存储器模块120的那些“活跃”子模块(例如,当前访问其内容的那些)需要被充分供电。包括休眠内容的那些子模块可以被保持在低功率状态,并且包括休眠内容的那些子模块可以被断电。因此,通过降低在任何时间被充分供电的子模块的数量,可以显著地降低片上存储器模块120的功耗。
根据一些例子,电力管理模块170可以被布置成对片上存储器模块120的“刚刚被访问的”子模块(例如,图9所图示的示例中的子模块320)断电,并且响应于例如定时器175的单一期满和/或接收到单一外部信号142、147,对片上存储器模块120的下一个依序子模块(例如,图9中的子模块420)供电。
返回参照图6,电力管理模块170也可被布置成通过部分地关闭其电源来将存储器子模块320、420、520、525置于低功率状态。例如,通过提高相应栅极晶体管630的栅极终端的电压,图6中的电源620可以被部分地关闭到子模块320、420、520、525中的一个,以便提高栅极晶体管630的电阻,但不能太过分而将晶体管630置于饱和状态。
通过提供如上文中所描述的能够确定存储器子模块的内容何时是冗余,并且被布置成一旦确定存储器子模块的内容是冗余的,则将这种存储器子模块置于断电状态的电力管理模块,可以显著地降低片上存储器模块的功耗。确实,由于数据使用定时通常是线性的,所以片上存储器模块的电力泄露可以实质上被减半,其中存储器模块内的子模块分割具有足够的分辨率。此外,当存储器子模块包括休眠内容的时候,通过使得电力管理模块也能够将存储器子模块置于低功率状态,可以实现片上存储器模块的电力泄漏的进一步降低。
现在参照图11,图示了用于向至少一个片上存储器模块提供电力管理的方法的例子的简化流程图1100,诸如该方法可以通过图1至图5或图7至图10的任何电力管理模块170实现。该方法开始于1105,并且移至1110,在1110,依序地将数据加载到片上存储器元件中。例如,可以依序地将数据加载到片上存储器模块中,使得随后依序地从存储器模块的连续子模块访问数据,从而使得加载的数据的后续访问能够实质上是可预测的。替代地,数据可以被加载到片上存储器模块中,使得可以依序地以固定的和预定义的或软件配置的(非连续的)顺序从片上存储器模块的子模块访问数据。接下来,在1120,定时器和子模块标识符被初始化。例如,子模块标识符可以被初始化以识别被访问的第一子模块,并且定时器(例如,定时器175)可以被初始化成在实质上等于比如访问片上存储器模块的子模块的全部内容所花费的时间的一段时间之后期满。然后在1130,该方法等待定时器期满。一旦定时器期满,则该方法移至1135,在1135,例如基于子模块标识符来确定当前子模块是否是被访问的最后子模块。如果当前子模块不是被访问的最后子模块,则该方法移至1140,在1140,当前识别的子模块被断电,对于所图示的例子,包括关闭其电源。然后子模块标识符在1145被递增以识别访问的下一个子模块,并且定时器在1150被复位。然后该方法回到1130,在1130,等待定时器再次期满。相反,如果在1135已经确定当前子模块是被访问的最后子模块,则该方法移至1155,在1155,对于所图示的例子,片上存储器模块的先前断电的子模块被重新通电以便将更多的数据加载到片上存储器模块中。然后,该方法回到1110。
现在参照图12,图示了一种用于向至少一个片上存储器模块提供电力管理的方法的替代例子的简化流程图1200,诸如该方法可以替代地通过图1至图5或图7至图10的任何电力管理模块170来实现。该方法开始于1205,并且移至1210,在1210,依序地将数据加载到片上存储器元件中。例如,可以依序地将数据加载到片上存储器模块中,使得随后依序地从存储器模块的连续子模块访问数据,从而使得加载的数据的后续访问能够实质上是可预测的。替代地,可以将数据加载到片上存储器模块中,使得可以依序地以固定的和预定义的或软件配置的(非连续的)顺序从片上存储器模块的子模块访问数据。接下来,在1215,存储器元件的子模块被置于低功率(昏睡)状态(例如,包括足够的电力以保留存储在其中的数据,但无需使得能够轻易访问这些内容)。在1220,子模块标识符被初始化。例如,子模块标识符可以被初始化以识别被访问的第一子模块。然后在1225,(例如,与子模块标识符相对应的)第一存储器子模块被供电以使得能够访问其内容。然后在1230,该方法等待完成访问当前存储器模块子模块的内容(例如,通过诸如来自图1至图5或图7至图10的DMA模块140或SS模块145的外部信号)的指示。一旦接收到完成访问当前存储器子模块的内容的指示,该方法移至1235,在1235,例如基于子模块标识符来确定当前子模块是否是被访问的最后子模块。如果当前子模块不是被访问的最后子模块,则该方法移至1240,在1240,当前识别的子模块被断电,对于所说明例子,包括关闭其电源。然后子模块标识符在1245被递增以识别被访问的下一个子模块。然后该方法回到1225,在1225,(例如,与子模块标识符相对应的)下一个存储器子模块然后在1225被供电以使得能够访问其内容。然后该方法等待完成访问当前存储器子模块的内容的指示。相反,如果在1235确定当前子模块是被访问的最后子模块,则该方法移至1255,在1255,对于所图示的例子,片上存储器模块的先前被断电的子模块被重新供电以便将更多的数据加载到片上存储器模块中。然后该方法回到1210。
因此,本发明的各种示例实施例,并且特别是在图6至图10以及图12中图示的示例实施例,给动态分配的片上存储器模块提供了一种(高达)三级电力管理方法,这使得存储器子块能够根据其响应的内容,例如休眠、活跃(被访问)或冗余的状态被置于合适的电力状态,例如,低功率(昏睡)状态、(完全)通电状态、或断电状态。因此,可以显著降低这种片上存储器模块的功耗。很明显,在低活跃时段期间,诸如在集成电路器件总功耗的降低需要引起特别注意的CPU不活跃时段期间,可以实现功耗的这种降低(虽然不是排他性的)。
本发明的至少部分可以在计算机程序中被实现,该计算机程序用于在计算机系统上运行,至少包括用于当在例如计算机系统的可编程装置上运行时执行一种根据本发明的方法、或使得可编程的装置能够执行根据本发明的器件或系统的功能的代码部分。
计算机程序是一系列指令,诸如特定应用程序和/或操作系统。计算机程序可以例如包括以下中的一个或多个:子例程、函数、程序、对象方法、对象实现、可执行的应用、小程序、小服务程序、源代码、对象代码、共享库/动态装载库和/或被设计用于在计算机系统上执行的其它指令序列。
计算机程序可以在计算机可读存储介质上被内部地存储或经由计算机可读传输介质传输到计算机系统。所有或一些计算机程序可以被永久地提供在计算机可读介质上或远程地耦合到信息处理系统。计算机可读介质可以包括,例如但不限于任何数量的以下:磁存储介质,包括磁盘和磁带存储介质;光学存储介质,诸如光盘介质(例如,CD-ROM、CD-R等等)以及数字视盘存储介质;非易失性存储器存储介质,包括基于半导体的存储器单元,诸如闪速存储器、EEPROM、EPROM、ROM;铁磁数字存储器;MRAM;易失性存储介质,包括寄存器、缓冲器或缓存器、主存储器、等等;以及数据传输介质,包括计算机网络、点对点电信设备、以及载波传输介质,仅举几个例子。
计算机处理通常地包括执行(运行)程序或程序的一部分,当前程序值和状态信息,以及通过操作系统用于管理处理的执行的资源。操作系统(OS)是管理计算机的资源共享以及给程序员提供用于访问这些资源的界面的软件。操作系统处理系统数据和用户输入,以及通过分配和管理任务以及内部系统资源作为对系统的用户和程序的服务来作出响应。
计算机系统可以例如包括至少一个处理单元、关联的内存和多个输入/输出(I/O)器件。当执行计算机程序时,计算机系统根据计算机程序处理信息并且经由I/O器件产生所得到的输出信息。
在前面的说明中,已经参照本发明实施例的特定例子对本发明进行了描述。然而,将明显的是,在不脱离如所附权利要求中陈述的发明的较宽精神及范围的情况下,可以在其中做出各种修改和变化。
如在此讨论的连接可以是适于例如经由中间器件传输来自或去往相应的节点、单元或器件的信号的任何类型的连接。因此,除非暗示或另外表明,所述连接例如可以是直接连接或间接连接。所述连接可以被图示或描述为涉及单一连接、多个连接、单向连接、或双向连接。然而,不同实施例可以改变连接的实现。例如,可以使用单独单向连接而不是双向连接,并且反之亦然。而且,多个连接可以被替换为连续地或以时间复用方式传输多个信号的单一连接。同样地,携带多个信号的单一连接可以被分离成携带这些信号的子集的各种不同的连接。因此,存在用于传输信号的许多选项。
在此描述的每个信号可以被设计为正逻辑或负逻辑。在负逻辑信号的情况下,所述信号是活跃低,其中所述逻辑真状态对应于逻辑电平0。在正逻辑信号的情况下,所述信号是活跃高,其中所述逻辑真状态对应于逻辑电平1。注意,在此描述的任何信号可以被设计为负逻辑信号或正逻辑信号。因此,在替代实施例中,被描述为正逻辑信号的那些信号可以被实现为负逻辑信号,以及被描述为负逻辑信号的那些信号可以被实现为正逻辑信号。
本领域技术人员将认识到:逻辑块之间的界限仅仅是说明性的并且替代实施例可以合并逻辑块或电路元件或在各种逻辑块或电路元件上强加替代的分解功能。因此,应了解,在此描述的架构仅仅是示例性的,并且事实上可以实现实现相同功能的很多其它架构。例如,对于所图示的例子,为了清楚和易于描述,电力管理模块170被图示和描述为单一的、独立的逻辑块。然而,将理解,由这种电力管理模块170提供的用于实现本发明各种特征的功能可以同样分布在多个逻辑块上。此外,可以设想这种电力管理模块170的一些功能可以被提供在集成电路器件的其它片上模块内,例如,CPU110、存储器模块120等。
为了实现相同功能的任何组件的布置是有效地“关联”使得所需的功能得以实现。因此,在此组合以实现特定功能的任何两个元件可以被看作彼此“相关联”使得所需的功能得以实现,而不论架构或中间元件。同样地,如此关联的任何两个组件还可以被认为是彼此被“可操作连接”或“可操作耦合”以实现所需的功能。
此外,本领域所属技术人员将认识到以上描述的操作之间的界限只是说明性的。多个操作可以组合成单一的操作,单一的操作可以分布在附加操作中并且可以至少部分地在时间上重叠地执行操作。而且,替代实施例可以包括特定操作的多个例子,并且操作的顺序在各种其它实施例中可以更改。
又例如,例子或其一部分可以以诸如任何合适类型的硬件描述语言被实现为软或代码表示的物理电路,或能够转化成物理电路的逻辑表示。
而且,本发明不限于在非可编程硬件中实现的物理器件或单元,但也可以应用在能够通过根据适当的程序代码操作来执行所需的器件功能的可编程器件或单元中,诸如主机、微型计算机、服务器、工作站、个人计算机、笔记本、个人数字助理、电子游戏、汽车和其它嵌入式系统、手机和各种其它无线器件,在本申请中通常表示“计算机系统”。
然而,其它修改、变化和替代也是可能的。说明书和附图相应地被认为是从说明性的而不是限制性意义。
在权利要求中,放置在括号之间的任何参照符号不得被解释为限制权利要求。单词“包括”不排除除了权利要求中列出的那些之外的其它元件或步骤的存在。此外,如在此使用的词语“一”或“一个”被定义为一个或不止一个。而且,即使当同一权利要求包括介绍性短语“一个或多个”或“至少一个”以及诸如“一”或“一个”的不定冠词时,在权利要求中诸如“至少一个”以及“一个或多个”的介绍性短语的使用也不应该被解释成暗示通过不定冠词“一”或“一个”引入的其它权利要求元素将包括这样介绍的权利要求元素的任何特定权利要求限制成仅包含一个这样的元素的发明。对于定冠词的使用也是如此。除非另有说明,使用诸如“第一”以及“第二”的术语来任意地区分这样的术语描述的元素。因此,这些术语不一定旨在指示这样的元素的时间或其它优先次序。在相互不同的权利要求中记载某些措施的事实并不指示这些措施的组合不能被用于获取优势。
Claims (13)
1.一种集成电路器件(100),包括:
至少一个存储器模块(120),所述至少一个存储器模块(120)包括多个存储器子模块(320、420、520、525),以及
至少一个电力管理模块(170),所述至少一个电力管理模块(170)被布置成给所述至少一个存储器模块(120)提供电力管理;
其中所述至少一个电力管理模块(170)被布置成:
动态地确定至少一个存储器子模块(320、420、520、525)的内容何时变得冗余;以及
一旦确定所述至少一个存储器子模块(320、420、520、525)的内容是冗余的,则将所述至少一个存储器子模块(320、420、520、525)置于断电状态。
2.根据权利要求1所述的集成电路器件(100),其中所述电力管理模块(170)被布置成:至少部分地基于定时器(175)的期满,确定所述至少一个存储器子模块(320、420、520、525)的内容何时是冗余的。
3.根据权利要求2所述的集成电路器件(100),其中所述电力管理模块(170)被布置成:一旦所述定时器(175)连续期满,则依序地将存储器子模块(320、420、520、525)置于断电状态。
4.根据权利要求1或权利要求2所述的集成电路器件(100),其中所述定时器(175)是可配置的。
5.根据任何前述权利要求所述的集成电路器件(100),其中所述电力管理模块(170)被布置成:至少部分地基于接收到外部信号(142、147),确定所述至少一个存储器子模块(320、420、520、525)的内容何时是冗余的。
6.根据权利要求5所述的集成电路器件(100),其中所述电力管理模块(170)被布置成:一旦接收到连续的外部信号(142、147),则依序地将所述存储器子模块(320、420、520、525)置于断电状态。
7.根据任何前述权利要求所述的集成电路器件(100),其中所述电力管理模块(170)被布置成:通过关闭(630)到所述至少一个存储器子模块(320、420、520、525)的电源(610、620),将所述至少一个存储器子模块(320、420、520、525)置于断电状态。
8.根据任何前述权利要求所述的集成电路器件(100),其中所述电力管理模块(170)进一步被布置成:当所述至少一个存储器子模块(320、420、520、525)包括休眠内容的时候,将所述至少一个存储器子模块(320、420、520、525)置于断电状态。
9.根据权利要求8所述的集成电路器件(100),其中所述电力管理模块(170)被布置成:一旦定时器(175)连续期满,则依序地将存储器子模块(320、420、520、525)从低功率状态供电到通电状态。
10.根据权利要求8或权利要求9所述的集成电路器件(100),其中所述电力管理模块(170)被布置成:一旦接收到至少一个外部信号(142、147),则依序地将存储器子模块(320、420、520、525)从低功率状态供电到通电状态。
11.根据权利要求8至10中的任一项所述的集成电路器件(100),其中所述电力管理模块(170)被布置成:通过部分地关闭(630)到所述至少一个存储器子模块(320、420、520、525)的至少一个电源或接地电源(610、620),将所述至少一个存储器子模块(320、420、520、525)置于低功率状态。
12.一种电力管理模块(170),所述电力管理模块(170)被布置成给包括多个存储器子模块(320、420、520、525)的至少一个存储器模块(120)提供电力管理;所述电力管理模块(170)被布置成:
动态地确定至少一个存储器子模块(320、420、520、525)的内容何时变得冗余;以及
一旦确定所述至少一个存储器子模块(320、420、520、525)的内容是冗余的,则将所述至少一个存储器子模块(320、420、520、525)置于断电状态。
13.一种用于向至少一个片上存储器模块提供电力管理的方法(1100、1200),所述方法包括:
动态地确定所述片上存储器模块的至少一个存储器子模块的内容何时变得冗余(1130、1230);以及
一旦确定所述至少一个存储器子模块的内容是冗余的,则将所述至少一个存储器子模块置于断电状态(1140、1240)。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IB2011/050525 WO2012107798A1 (en) | 2011-02-08 | 2011-02-08 | Integrated circuit device, power management module and method for providing power management |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103348303A true CN103348303A (zh) | 2013-10-09 |
CN103348303B CN103348303B (zh) | 2016-08-17 |
Family
ID=46638176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180067127.XA Active CN103348303B (zh) | 2011-02-08 | 2011-02-08 | 提供电力管理的集成电路器件、电力管理模块以及方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9368162B2 (zh) |
EP (1) | EP2673684B1 (zh) |
CN (1) | CN103348303B (zh) |
WO (1) | WO2012107798A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113342715A (zh) * | 2021-06-10 | 2021-09-03 | 京微齐力(北京)科技有限公司 | 一种现场可编程门阵列器件和存储器电源控制方法 |
CN116126117A (zh) * | 2023-04-04 | 2023-05-16 | 上海维安半导体有限公司 | 一种片上功耗自动管理系统及方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10539997B2 (en) | 2016-09-02 | 2020-01-21 | Qualcomm Incorporated | Ultra-low-power design memory power reduction scheme |
US11996131B2 (en) * | 2022-01-04 | 2024-05-28 | Ferroelectric Memory Gmbh | Preconditioning operation for a memory cell with a spontaneously-polarizable memory element |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6917555B2 (en) * | 2003-09-30 | 2005-07-12 | Freescale Semiconductor, Inc. | Integrated circuit power management for reducing leakage current in circuit arrays and method therefor |
CN1902566A (zh) * | 2003-12-30 | 2007-01-24 | 英特尔公司 | 用于计算机系统中的功率管理的方法和设备 |
US20080098243A1 (en) * | 2006-09-11 | 2008-04-24 | Texas Instruments Incorporated | Power-optimizing memory analyzer, method of operating the analyzer and system employing the same |
CN101243379A (zh) * | 2005-08-22 | 2008-08-13 | 英特尔公司 | 用于降低功率的动态存储器大小调整 |
US20100100341A1 (en) * | 2008-10-20 | 2010-04-22 | Korea Electric Power Corporation | Power meter based on system on chip |
CN101743598A (zh) * | 2007-07-13 | 2010-06-16 | 飞思卡尔半导体公司 | 用于存储器的动态电压调节 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5438536A (en) * | 1994-04-05 | 1995-08-01 | U.S. Robotics, Inc. | Flash memory module |
US5949852A (en) * | 1996-12-20 | 1999-09-07 | At&T Corp | Method for recording messages for absent parties |
US6356500B1 (en) * | 2000-08-23 | 2002-03-12 | Micron Technology, Inc. | Reduced power DRAM device and method |
US20030105932A1 (en) * | 2001-11-30 | 2003-06-05 | David Howard S. | Emulation of memory clock enable pin and use of chip select for memory power control |
US7092307B2 (en) * | 2003-04-02 | 2006-08-15 | Qualcomm Inc. | Leakage current reduction for CMOS memory circuits |
US7181188B2 (en) | 2004-03-23 | 2007-02-20 | Freescale Semiconductor, Inc. | Method and apparatus for entering a low power mode |
US7421598B2 (en) * | 2005-02-09 | 2008-09-02 | International Business Machines Corporation | Dynamic power management via DIMM read operation limiter |
US8233303B2 (en) * | 2006-12-14 | 2012-07-31 | Rambus Inc. | Multi-die memory device |
US8069354B2 (en) * | 2007-08-14 | 2011-11-29 | Mips Technologies, Inc. | Power management for system having one or more integrated circuits |
-
2011
- 2011-02-08 WO PCT/IB2011/050525 patent/WO2012107798A1/en active Application Filing
- 2011-02-08 EP EP11858080.2A patent/EP2673684B1/en active Active
- 2011-02-08 CN CN201180067127.XA patent/CN103348303B/zh active Active
- 2011-02-08 US US13/983,145 patent/US9368162B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6917555B2 (en) * | 2003-09-30 | 2005-07-12 | Freescale Semiconductor, Inc. | Integrated circuit power management for reducing leakage current in circuit arrays and method therefor |
CN1902566A (zh) * | 2003-12-30 | 2007-01-24 | 英特尔公司 | 用于计算机系统中的功率管理的方法和设备 |
CN101243379A (zh) * | 2005-08-22 | 2008-08-13 | 英特尔公司 | 用于降低功率的动态存储器大小调整 |
US20080098243A1 (en) * | 2006-09-11 | 2008-04-24 | Texas Instruments Incorporated | Power-optimizing memory analyzer, method of operating the analyzer and system employing the same |
CN101743598A (zh) * | 2007-07-13 | 2010-06-16 | 飞思卡尔半导体公司 | 用于存储器的动态电压调节 |
US20100100341A1 (en) * | 2008-10-20 | 2010-04-22 | Korea Electric Power Corporation | Power meter based on system on chip |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113342715A (zh) * | 2021-06-10 | 2021-09-03 | 京微齐力(北京)科技有限公司 | 一种现场可编程门阵列器件和存储器电源控制方法 |
CN113342715B (zh) * | 2021-06-10 | 2024-05-24 | 京微齐力(北京)科技股份有限公司 | 一种现场可编程门阵列器件和存储器电源控制方法 |
CN116126117A (zh) * | 2023-04-04 | 2023-05-16 | 上海维安半导体有限公司 | 一种片上功耗自动管理系统及方法 |
CN116126117B (zh) * | 2023-04-04 | 2023-07-11 | 上海维安半导体有限公司 | 一种片上功耗自动管理系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2012107798A1 (en) | 2012-08-16 |
US20130308409A1 (en) | 2013-11-21 |
US9368162B2 (en) | 2016-06-14 |
EP2673684A1 (en) | 2013-12-18 |
EP2673684A4 (en) | 2016-10-26 |
CN103348303B (zh) | 2016-08-17 |
EP2673684B1 (en) | 2019-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7254082B2 (en) | Semiconductor device | |
US10043563B2 (en) | Flip-flop circuit, method of controlling a flip-flop circuit and memory device | |
US9361950B1 (en) | Semiconductor device with reduced leakage current and method for manufacture of the same | |
US10539997B2 (en) | Ultra-low-power design memory power reduction scheme | |
US9733952B2 (en) | Microprocessor, and method of managing reset events therefor | |
US20190089619A1 (en) | Self-test engine for network on chip | |
KR20020063788A (ko) | 반도체 장치 | |
US11776614B2 (en) | Memory system, data processing system and method of operating the same | |
US7683697B2 (en) | Circuitry and method for buffering a power mode control signal | |
CN102934072A (zh) | 信息处理设备及方法 | |
CN103348303A (zh) | 提供电力管理的集成电路器件、电力管理模块以及方法 | |
US10732697B2 (en) | Voltage rail coupling sequencing based on upstream voltage rail coupling status | |
US9471136B2 (en) | Predictively turning off a charge pump supplying voltage for overdriving gates of the power switch header in a microprocessor with power gating | |
US10347328B2 (en) | SRAM with multiple power domains | |
CN109842402B (zh) | 一种低功耗隔离电路及其方法、芯片 | |
TW202248855A (zh) | 晶粒至晶粒動態時脈及電力閘控 | |
US20120159123A1 (en) | Cstate boost method and apparatus | |
KR20230039656A (ko) | 메모리 캘리브레이션 시스템 및 방법 | |
US20080024197A1 (en) | Method and architecture for power management of an electronic device | |
US8307226B1 (en) | Method, apparatus, and system for reducing leakage power consumption | |
US9116701B2 (en) | Memory unit, information processing device, and method | |
US20140097884A1 (en) | Integrated circuit device and method of implementing power gating within an integrated circuit device | |
JPH05204503A (ja) | 複数の電源電位の一つで動作を選択するためのプログラム可能なモードを有するデータ処理システム | |
US20220171551A1 (en) | Available memory optimization to manage multiple memory channels | |
JP2003150446A (ja) | キャッシュメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: NXP America Co Ltd Address before: Texas in the United States Patentee before: Fisical Semiconductor Inc. |