CN103329412A - 半导体开关元件的驱动设备 - Google Patents

半导体开关元件的驱动设备 Download PDF

Info

Publication number
CN103329412A
CN103329412A CN2012800053525A CN201280005352A CN103329412A CN 103329412 A CN103329412 A CN 103329412A CN 2012800053525 A CN2012800053525 A CN 2012800053525A CN 201280005352 A CN201280005352 A CN 201280005352A CN 103329412 A CN103329412 A CN 103329412A
Authority
CN
China
Prior art keywords
capacitor
thyristor
circuit
voltage
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800053525A
Other languages
English (en)
Other versions
CN103329412B (zh
Inventor
林雅则
本多由明
后藤洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103329412A publication Critical patent/CN103329412A/zh
Application granted granted Critical
Publication of CN103329412B publication Critical patent/CN103329412B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Abstract

一种能充分确保半导体开关元件的驱动电力并可靠断开半导体开关元件的半导体开关元件的驱动设备。该设备具有：转换部(2)，其配置有开关元件(Q1)并通过使开关元件(Q1)接通断开来输出期望直流电压；控制部(1)，用于控制开关元件(Q1)的接通断开；电容器(C1A,C1B)，用于利用来自转换部(2)的输出进行充电；接通电路(31A,31B)，用于通过使用电容器(C1A,C1B)累积的电荷向双向开关元件(4)的栅极供给驱动电力而接通双向开关元件(4)；和断开电路(32A,32B)，用于在控制部(1)停止开关元件(Q1)的接通断开操作的情况下，通过使电容器(C1A,C1B)放电来断开双向开关元件(4)。

Description

半导体开关元件的驱动设备
技术领域
本发明涉及一种半导体开关元件的驱动设备。
背景技术
传统上，作为用于对电力供给的导通和切断进行切换的开关元件，已知有半导体开关元件。这些半导体开关元件的例子包括MOSFET(金属氧化物半导体场效应晶体管)和IGBT(绝缘栅双极晶体管)等。
作为用于驱动MOSFET或IGBT的驱动设备，已提出了一种使用变压器的绝缘型DC/DC转换器。
例如，日本特许公开2003-69406号公报公开了半导体开关元件的驱动设备的示例(参见图17)。在日本特许公开2003-69406号公报中，利用彼此串联连接的多个开关元件Q101来实现高电压半导体开关，其中各开关元件Q101由IGBT构成。在日本特许公开2003-69406号公报的结构中，以与各开关元件Q101反向并联连接的方式设置有二极管D101。
考虑到维持DC(直流)电压平衡，各开关元件Q101连接至相应的并联电阻器R101。考虑到维持开关元件断开时的电压平衡，各开关元件Q101连接至由二极管D103、电阻器R102和电容器C101构成的相应缓冲电路。
在该结构中，各开关元件Q101由相应脉冲变压器Tr101的二次绕组N102来驱动，其中脉冲变压器Tr101的一次绕组N101彼此串联连接。针对各开关元件Q101，在脉冲变压器Tr101的二次绕组N102和开关元件Q101的栅极之间连接有全波桥式整流器DB101、平滑电容器C102、电阻器R103、二极管D102和PNP晶体管Q102。
另外，在桥式整流器DB101和开关元件Q101之间连接有两端子触发元件K101和串联电阻器R104。开关元件Q101的集电极连接至共振电路101。在向开关元件Q101的集电极施加预定值以上的电压的情况下，两端子触发元件K101被施加了击穿电压并且变为导通状态，由此向开关元件Q101的栅极施加电压。
在该结构中，脉冲变压器Tr101的一次绕组N101与推挽变压器Tr102的二次绕组N202串联连接。推挽逆变器由以下来实现：DC控制电源E101；具有推挽变压器Tr102的中心抽头的一次绕组N201；以及两个开关元件Q103、Q104，其各自由FET构成并且被控制为交替接通。高频脉冲发生器102由产生相位相反的信号从而使开关元件Q103、Q104交替接通的脉冲发生器构成。
为了开关元件的高耐压性和低导通阻抗的目的，已经开发了由带隙大的宽带隙半导体构成的这种开关元件。这些宽带隙半导体的例子包括SiC(碳化硅)和GaN(氮化镓)等。例如，将宽带隙半导体定义为带隙为硅(Si)的带隙(1.1[eV])两倍以上的半导体(即，带隙为2.2[eV]以上的半导体)。
作为由(作为一种宽带隙半导体的)GaN构成的半导体开关FET(场效应晶体管)，已经报告了在栅极部具有p-n结或肖特基结、并且具有常关特性(normally-off property)的这种FET。这种结型栅FET(junction-gate type FET)在栅极和源极之间具有二极管结构，并且在施加电压时栅极电流流动。因此，在利用具有图17所示的电路结构的传统驱动设备来驱动该FET的情况下，由于栅极电流，因而二极管D102有可能无法达到逆偏置状态并且该FET有可能无法以期望速度断开。
发明内容
本发明是考虑到上述问题而开发的，并且本发明的目的是提供一种能够使需要栅极电流(驱动电流)的半导体开关元件驱动和断开的驱动设备。
本发明的半导体开关元件的驱动设备包括：转换部，其包括第一开关元件，并且用于通过使所述第一开关元件进行接通和断开来输出期望的直流电压；控制部，用于对所述第一开关元件的接通和断开进行控制；第一电容器，用于利用所述转换部的输出进行充电；接通电路，用于通过使用储存在所述第一电容器中的电荷来向所述半导体开关元件的控制端子供给驱动电力，以使所述半导体开关元件接通；以及断开电路，用于在所述控制部使所述第一开关元件的接通和断开操作停止的情况下，使所述第一电容器放电以使所述半导体开关元件断开。
在本发明中，优选地，所述接通电路包括恒流电路，所述恒流电路用于输出恒定电流。
在本发明中，优选地，所述接通电路还包括噪声降低电路，所述噪声降低电路用于降低接通时的噪声，以及在所述半导体开关元件接通的情况下，所述噪声降低电路增加所述半导体开关元件的控制端子的输入阻抗。
在本发明中，优选地，所述噪声降低电路还基于施加至所述半导体开关元件的控制端子的电压的变化，使该控制端子的输入阻抗改变。
在本发明中，优选地，所述噪声降低电路还在从开始向所述半导体开关元件的控制端子供给驱动电力时起经过了预定时间之后，使该控制端子的输入阻抗降低。
在本发明中，优选地，所述半导体开关元件包括各自具有控制端子的一对晶体管，其中所述一对晶体管串联连接以能够在双方向上导通，所述驱动设备包括一对所述噪声降低电路，以及所述一对晶体管的控制端子各自连接至相应的所述噪声降低电路。
在本发明中，优选地，所述恒流电路具有正的温度特性。
在本发明中，优选地，所述恒流电路包括齐纳二极管和晶体管，以及所述恒流电路的正的温度特性由所述齐纳二极管和所述晶体管的温度特性差构成。
在本发明中，优选地，所述接通电路包括限流电路，所述限流电路用于将供给至所述半导体开关元件的控制端子的电流限制为不超过预定值。
在本发明中，优选地，所述第一电容器是与所述转换部的输出端子侧并联连接的前级电容器，所述接通电路包括后级电容器，所述前级电容器与所述后级电容器相比配置得更靠近所述转换部的输出端子侧，所述接通电路包括开关部，所述开关部被配置为在所述前级电容器两端的电压小于预定电压的情况下断开，并且在所述前级电容器两端的电压为所述预定电压以上的情况下接通，以及所述后级电容器经由所述开关部与所述前级电容器并联连接。
在本发明中，优选地，所述控制部在所述半导体开关元件的接通时间段内改变所述第一开关元件的占空比，由此在改变所述占空比的前后，增大施加至所述半导体开关元件的控制端子的驱动电力。
在本发明中，优选地，所述断开电路包括与所述第一电容器并联连接的第二开关元件，以及所述断开电路使所述第二开关元件接通以使所述第一电容器放电由此使所述半导体开关元件断开，然后在所述第一电容器两端的电压下降至预定电压时，使所述第二开关元件断开。
在本发明中，优选地，所述第二开关元件与齐纳二极管串联连接，以及所述齐纳二极管和所述第二开关元件的串联电路与所述第一电容器并联连接。
在本发明中，优选地，所述断开电路包括：第二电容器和电阻器的并联电路，其连接在所述转换部的输出端子之间；以及耗尽型的第三开关元件，用于利用所述并联电路两端的电压进行驱动，以及所述断开电路被配置成：所述第一电容器的放电电流随着所述第三开关元件的导通阻抗的减小而增大。
在本发明中，优选地，所述电阻器与二极管串联连接，以及所述电阻器和所述二极管的串联电路与所述第二电容器并联连接。
在本发明中，优选地，所述半导体开关元件由宽带隙半导体构成。
在本发明中，优选地，所述半导体开关元件包括各自具有控制端子的一对晶体管，其中所述一对晶体管串联连接以能够在双方向上导通，以及所述半导体开关元件的驱动设备包括针对各个所述晶体管所设置的驱动部，所述驱动部各自包括所述第一电容器、所述接通电路和所述断开电路。
如上所述，本发明具有能够使需要栅极电流的半导体开关元件驱动和断开的效果。
附图说明
图1是示出根据第一实施例的半导体开关元件的驱动设备的示意结构图。
图2是示出根据第一实施例的双向开关元件的结构的电路图。
图3A～3E是示出根据第一实施例的驱动设备的操作的波形图。
图4是示出根据第一实施例的驱动设备的电路结构的结构图。
图5A～5J是用于说明根据第一实施例的接通电路的操作的波形图。
图6是示出根据第一实施例的负载的一个示例的电路图。
图7A～7D是示出图4所示的断开电路的操作的波形图。
图8是示出根据第一实施例的断开电路的另一结构的电路图。
图9A～9D是示出图8所示的断开电路的操作的波形图。
图10是示出根据第一实施例的双向开关元件的特性的特性图。
图11是示出根据第一实施例的断开电路的又一结构的电路图。
图12A～12D是示出图11所示的断开电路的操作的波形图。
图13是示出根据第二实施例的控制电路的结构的结构图。
图14A～14E是示出根据第二实施例的控制电路的操作的波形图。
图15是用于说明双向开关元件的操作的结构图。
图16是示出栅极-源极间电压和栅极电流之间的关系的特性图。
图17是示出传统的半导体开关元件的驱动设备的结构的结构图。
图18是示出根据第三实施例的接通电路的结构的结构图。
图19A是用于说明对结型栅FET进行驱动时的驱动设备的操作的结构图，图19B是示出结型栅FET的栅极-源极间电压和元件电流之间的关系的概述的特性图，并且图19C是示出结型栅FET的栅极-源极间电压和栅极电流之间的关系的概述的特性图。
图20是用于说明根据第三实施例的半导体开关元件的驱动设备和双向开关元件的操作的特性图。
图21是示出根据第三实施例的接通电路的另一结构的结构图。
图22是示出根据第三实施例的驱动设备的结构的结构图。
图23是示出根据第三实施例的恒流电路的结构的电路图。
具体实施方式
以下参考附图来说明本发明的各实施例。
第一实施例
图1示出根据本实施例的半导体开关元件的驱动设备的示意结构。本实施例的驱动设备包括控制部1、转换部2、驱动部3和电容器C1A、C1B。该驱动设备被配置为驱动作为半导体开关元件的示例的双向开关元件4。电容器C1A、C1B与本发明的第一电容器相对应。
双向开关元件4是使用诸如SiC(碳化硅)和GaN(氮化镓)等的带隙大的宽带隙半导体的开关元件。如图2所示，双向开关元件4被配置成由串联连接的一对晶体管41、42构成的双向开关，其中各晶体管41、42具有栅极、源极和漏极。在双向开关元件4中，在向晶体管41、42的各栅极G1、G2(控制端子)供给驱动电力的情况下，晶体管41、42的漏极和源极之间的路径分别接通(变为导通)，由此晶体管41、42的串联电路的两端间变为接通。关于双向开关元件4，以下将晶体管41的端子中的要连接至外部负载的一个端子称为“输出端子U1”，并且将晶体管42的端子中的要连接至外部负载的一个端子称为“输出端子U2”。
控制部1配备有振荡器11。振荡器11被配置为响应于来自外部的控制信号X1，输出高频驱动信号Vp以进行转换部2的开关控制。
转换部2由利用包括一次绕组N1和二次绕组N2A、N2B的变压器Tr1的反激转换器构成。变压器Tr1的一次绕组N1与由N型MOSFET构成的开关元件(第一开关元件)Q1串联连接。向一次绕组N1和开关元件Q1的串联电路施加工作电压Vdd。变压器Tr1的二次绕组N2A连接至整流用的二极管D1A的阳极，并且变压器Tr1的二次绕组N2B连接至整流用的二极管D1B的阳极。电容器C1A经由二极管D1A连接在二次绕组N2A的两端之间，并且电容器C1B经由二极管D1B连接在二次绕组N2B的两端之间。
开关元件Q1响应于振荡器11所输出的驱动信号Vp而接通和断开。在开关元件Q1接通的情况下，变压器Tr1根据流经一次绕组N1的电流累积磁能。在开关元件Q1断开的情况下，累积在变压器Tr1中的能量使二次绕组N2A、N2B产生感应电压，由此经由二极管D1A、D1B分别对电容器C1A、C1B进行充电。累积在电容器C1A、C1B中的电荷分别用作用于向双向开关元件4的各栅极G1、G2供给驱动电力的电力源。
驱动部3包括接通电路31A、31B和断开电路32A、32B。接通电路31A被配置为向双向开关元件4的栅极G1供给驱动电力以使晶体管41接通，并且断开电路32A被配置为使晶体管41断开。接通电路31B被配置为向双向开关元件4的栅极G2供给驱动电力以使双向开关元件4的晶体管42接通，并且断开电路32B被配置为使晶体管42断开。
晶体管41的栅极G1经由接通电路31A的(后面所述的)开关部连接至电容器C1A的正极侧。晶体管41的输出端子U1连接至电容器C1A的负极侧。
晶体管42的栅极G2经由接通电路32A的开关部连接至电容器C1B的正极侧。晶体管42的输出端子U2连接至电容器C1B的负极侧。
在下文，二次绕组N2A、N2B、二极管D1A、D1B和电容器C1A、C1B在无需区分开的情况下分别被称为“二次绕组N2”、“二极管(第一二极管)D1”和“电容器C1”。接通电路31A、31B和断开电路32A、32B在无需区分开的情况下分别被称为“接通电路31”和“断开电路32”。
接着，参考图3A～3E来说明具有上述结构的驱动设备的示意操作。
图3A示出来自外部的控制信号X1的波形。图3B示出振荡器11所输出的驱动信号Vp的波形。图3C示出电容器C1的两端间产生的电压Vc1的波形。图3D示出双向开关元件4的栅极G1(G2)和输出端子U1(U2)之间所施加的驱动电压Vg1(Vg2)的波形。图3E示出断开电路32的状态。
控制部1基于来自外部的控制信号X1来控制振荡器11的驱动信号Vp的输出操作。在输入H电平的控制信号X1以使双向开关元件4接通的情况下，振荡器11输出高频脉冲形式的驱动信号Vp以施加到开关元件Q1的栅极。由此对开关元件Q1进行接通/断开驱动，转换部2输出DC电压，因而电容器C1两端的电压Vc1增大为“电压V1”。
接通电路31被配置为使用累积在电容器C1中的电荷来向双向开关元件4的栅极G1、G2分别施加驱动电压Vg1、Vg2，由此使双向开关元件4接通。在本实施例中，接通电路31具有将供给至双向开关元件4的栅极G1、G2的驱动电流Ig1、Ig2限制为不超过预定电流的限流功能。
顺便提及，为了驱动双向开关元件4(参见图2)，需要在晶体管41的栅极G1和输出端子U1之间施加驱动电压Vg1以及在晶体管42的栅极G2和输出端子U2之间施加驱动电压Vg2。对此，晶体管41、42的哪个端子用作漏极或源极取决于电流的流动方向。
图15例示如下示例电路：由晶体管41、42构成的双向开关元件4连接至阻抗性负载Lr，并且在双向开关元件4和阻抗性负载Lr的串联电路的两端之间连接有产生“DC电压Vcc”的DC电压源E1。在该电路中，如图15所示，DC电压Vcc的高电压侧经由负载Lr连接至晶体管42(输出端子U2)，并且DC电压Vcc的低电压侧连接至晶体管41(输出端子U1)，因此晶体管41、42具有漏极和源极。也就是说，从DC电压Vcc的高电压侧起，依次形成晶体管42的漏极、晶体管42的源极、晶体管41的漏极和晶体管41的源极。注意，在晶体管41的栅极和源极之间施加驱动电压Vg1，而在晶体管42的栅极和漏极之间施加驱动电压Vg2。
在沿着晶体管41、42的漏极→源极方向流动的电流相对较小的情况下，由于晶体管41、42的漏极-源极间电压大致为0，因此晶体管42的漏极和源极具有大致相同的电位。在这种情况下，在晶体管42中，栅极-源极间电压大致等于栅极-漏极间电压。因此，晶体管42的栅极-源极间电压大致等于驱动电压Vg2。
在沿着晶体管41、42的漏极→源极方向流动的电流变得相对较大的情况下，晶体管42的漏极-源极间电压增大，并且在晶体管42中源极电位变得低于漏极电位。在这种情况下，晶体管42的栅极-源极间电压变得大于驱动电压Vg2。例如，假定“驱动电压Vg1”和“驱动电压Vg2”为3[V]、“DC电压Vcc”为2[V]并且“晶体管42的漏极-源极间电压”为1[V]的情况，计算出“晶体管42的栅极-源极间电压”为4[V]，这大于“驱动电压Vg2(=3[V])”。
图16示出栅极-源极间电压和栅极电流(驱动电流)之间的关系。如从该图看出，栅极电流随着栅极-源极间电压的上升而增大。因此，在沿着晶体管42的漏极→源极方向流动的电流变得相对较大的情况下，从接通电路31B供给至双向开关元件4的栅极G2的驱动电流Ig2上升，并且这导致接通双向开关元件4所用的栅极驱动电力增大。
注意，在DC电压Vcc的极性相对于图15所示的极性反转的情况下，各晶体管41、42的漏极和源极也反转。在该结构中，在沿着晶体管41的漏极→源极方向流动的电流变得相对较大的情况下，从接通电路31A供给至双向开关元件4的栅极G1的驱动电流Ig1上升，并且这导致接通双向开关元件4所用的栅极驱动电力增大。
对此，本实施例的接通电路31具有对驱动电流Ig1、Ig2进行限制从而不超过预定电流的限流功能。利用该功能，即使流经双向开关元件4的电流变得相对较大，该驱动设备也能够在抑制双向开关元件4的栅极驱动电力变大的同时使双向开关元件4接通。
在由于转换部2的操作而在二次绕组N2的两端产生特定值以上的电压的情况下，使断开电路32维持为高阻抗状态。在这种状态下，使电容器C1保持为充电状态。
另一方面，在输入L电平的控制信号X1以使双向开关元件4断开的情况下，振荡器11输出具有恒定的L电平的驱动信号Vp。由此使开关元件Q1保持断开，并且转换部2的输出电压下降为“0”。
在二次绕组N2两端的电压因转换部2的停止而下降为预定电压的情况下，断开电路32变为低阻抗状态以使电容器C1放电。
在电容器C1两端的电压Vc1因电容器C1的放电而下降为“0”的情况下，由接通电路31对双向开关元件4的栅极G1、G2所施加的驱动电压Vg1、Vg2下降为“0”。然后，双向开关元件4断开。
本实施例的驱动设备具有上述结构，并且利用变压器Tr1使控制部1和双向开关元件4彼此绝缘。
另外，由于配置在二次侧的电容器C1中所累积的电荷用作用于向双向开关元件4的栅极G1、G2供给驱动电力的电力源，因此本实施例的接通电路31可以确保双向开关元件4所用的驱动电力充足。
此外，由于断开电路32通过使电容器C1放电来使双向开关元件4断开，因此断开电路32可以可靠地使双向开关元件4断开。
图4示出接通电路31和断开电路32的特定电路结构。
接通电路31包括与二极管D1(电容器C1的正极侧)串联连接的电阻器(第一电阻器)R12和pnp晶体管(第一晶体管)Q11的串联电路。晶体管Q11的基极经由电阻器(第二电阻器)R11连接至电容器C1的负极侧。在晶体管Q11的基极和电容器C1的正极侧之间连接有pnp晶体管(第二晶体管)Q12。在双向开关元件4的栅极G1和输出端子U1之间以及栅极G2和输出端子U2之间分别连接有各自包括电容器C11和电阻器(第三电容器)R13的并联电路。
在图4所示的结构中，电容器C1与本发明的“前级电容器”相对应，并且电容器C11与本发明的“后级电容器”相对应。晶体管Q11(和电阻器R11)与本发明的开关部相对应，其中该开关部被配置为在前级电容器两端的电压低于预定电压的情况下断开，并且在前级电容器两端的电压为预定电压以上的情况下接通。
以下参考图5A～5F来说明图4所示的接通电路31的操作。
图5A示出振荡器11所输出的驱动信号Vp的波形。图5B示出电容器C1两端的电压Vc1的波形。图5C示出在双向开关元件4的栅极G1(G2)和输出端子U1(U2)之间施加的驱动电压Vg1(Vg2)的波形(即，电容器C11两端的电压的波形)。图5D、5E和5F分别示出在双向开关元件4的两端间流动的电流IL的波形、双向开关元件4的两端间的电压VL的波形以及在双向开关元件4中产生的接通时间段内的开关损耗PL的波形。电流IL、电压VL和开关损耗PL的这些波形是在图6所示的如下条件下获得的，其中阻抗性负载Lr连接至双向开关元件4，并且在双向开关元件4和阻抗性负载Lr的串联电路的两端之间连接有产生“DC电压Vcc”的DC电压源E1。
振荡器11向开关元件Q1的栅极施加高频脉冲形式的驱动信号Vp。开关元件Q1响应于该驱动信号Vp来接通和断开，由此转换部2输出DC电压。此时，电容器C1两端的电压Vc1逐渐增大。
将电容器C1的电压Vc1施加到晶体管Q11的发射极和基极之间。注意，在电压Vc1超过约0.7[V]之前，晶体管Q1保持断开并且不对电容器C11进行充电。在该时间段内，双向开关元件4的驱动电压Vg1、Vg2保持为“0”，并且使双向开关元件4保持断开。
在电容器C1的电压Vc1超过约0.7[V]的情况下晶体管Q11接通(图5所示的时间点t1)，并且储存在电容器C1中的电荷被传递至电容器C11以对电容器C11进行充电。将电容器C11两端的电压作为驱动电压Vg1、Vg2施加到双向开关元件4的栅极G1、G2。如图5C所示，在时间点t1处，驱动电压Vg1、Vg2上升至比双向开关元件4的阈值电压高的“电压V2”，然后逐渐上升，由此使双向开关元件4接通。
图5D和5E示出在双向开关元件4的驱动电压Vg1、Vg2改变的结构中、在阻抗型负载Lr连接至双向开关元件4的情况下(参见图6)双向开关元件4的电流IL和电压VL的各波形。流入双向开关元件4的电流IL在晶体管Q11接通的时间点t1处上升至“正的电流值I1”，然后逐渐上升。双向开关元件4的两端之间的电压VL在时间点t1处下降至比DC电压源E1的“DC电压Vcc”小的“DC电压V3”，然后逐渐下降。
因此，在本实施例中，如图5F所示，双向开关元件4仅在晶体管Q11接通的时间点t1之后才发生接通时间段内的开关损耗PL。
顺便提及，图5G～5J示出在利用图17所示的传统驱动设备使双向开关元件4接通的情况下的各组件的波形。
双向开关元件4的驱动电压Vg1、Vg2从“0”开始逐渐上升，并且在各驱动电压Vg1、Vg2超过双向开关元件4的阈值电压的情况下，双向开关元件4接通。在这种情况下，如图5G所示，驱动电压Vg1、Vg2从“0”开始逐渐上升。
图5H和5I示出在驱动电压Vg1、Vg2从“0”开始上升的情况下双向开关元件4的电流IL和电压VL的各波形。流入双向开关元件4的电流IL从“0”开始逐渐上升。双向开关元件4的两端之间的电压VL从直流电压源E1的“DC电压Vcc”开始逐渐下降。
因此，在利用图17所示的传统驱动设备驱动双向开关元件4的情况下，在双向开关元件4中产生的接通时间段内的开关损耗PL(参见图5J)大于利用图4所示的本实施例的驱动设备接通双向开关元件4时产生的开关损耗PL(参见图5F)。
因此，与传统的驱动设备相比，图4所示的本实施例的(包括前级电容器、开关部和后级电容器的)驱动设备能够减少双向开关元件4的接通时间段内产生的开关损耗PL。
图4所示的晶体管Q12和电阻器R12与本发明的限流电路相对应，其中该限流电路用于将供给至双向开关元件4的栅极G1、G2的电流限制为不超过预定电流。以下说明该限流电路的操作。
在双向开关元件4接通的情况下，经由电阻器R12和晶体管Q11向栅极G1、G2供给驱动电流Ig1、Ig2。驱动电流Ig1、Ig2感应得到电阻器R12两端的与驱动电流Ig1、Ig2成比例的电压，并且将电阻器R12两端的电压施加到晶体管Q12的发射极和基极之间。在晶体管Q12因驱动电流Ig1、Ig2的增加而接通的情况下，晶体管Q12的集电极电流流经电阻器R11以在电阻器R11处产生电压下降。因此，晶体管Q11的集电极电流由于电阻器R11的电压下降所引起的晶体管Q11的基极-发射极间电压的上升而下降。
因此，避免了双向开关元件4的驱动电流Ig1、Ig2过度增大并且将这两个驱动电流Ig1、Ig2限制为预定电流以下。
因此，本实施例使得能够在无需增大双向开关元件4的栅极驱动电力的情况下使双向开关元件4接通。
以下参考图7A～7D来说明断开电路32(32A,32B)的操作。
如图4所示，在断开电路32中，二极管(第二二极管)D21的阴极连接至二次绕组N2的一端(第一端)，并且二极管D21的阳极连接至二次绕组N2的另一端(第二端)，其中在这两者之间插入有电容器C21和电阻器(第四电阻器)R22的并联电路。电容器C21和电阻器R22的并联电路与本发明的“第二电容器和电阻器的并联电路”相对应。
另外，二极管D21的阳极连接至开关元件Q21的栅极。开关元件Q21由耗尽型的N型JFET构成。开关元件Q21的漏极经由电阻器(第五电阻器)R21连接至双向开关元件4的栅极G1、G2。开关元件Q21的源极连接至二次绕组N2的另一端。断开电路32还包括pnp晶体管Q22，其中：晶体管Q22的基极连接至开关元件Q21的漏极，晶体管Q22的发射极连接至双向开关元件4的栅极G1、G2，并且晶体管Q22的集电极连接至二次绕组N2的另一端。晶体管Q22与本发明的“第二开关元件”相对应。开关元件Q21与本发明的“耗尽型的第三开关元件”相对应。
图7A示出来自外部的控制信号X1的波形。图7B示出在双向开关元件4的栅极G1(G2)和输出端子U1(U2)之间施加的驱动电压Vg1(Vg2)的波形(即，电容器C11两端的电压的波形)。图7C示出在开关元件Q21的栅极和源极之间施加的驱动电压Vg21。图7D示出开关元件Q21的驱动状态。
在输入H电平的控制信号X1、由此对转换部2的开关元件Q1进行接通/断开驱动的情况下，在二次绕组N2的两端间产生感应电压。利用该感应电压对电容器C21进行充电，并且通过向开关元件Q21的栅极施加在电容器C21的两端间产生的负的驱动电压Vg21，开关元件Q21断开。在开关元件Q21断开的情况下，晶体管Q22随后断开。断开电路32变为高阻抗状态，由此使电容器C1和C11保持处于充电状态。
在输入L电平的控制信号X1、由此转换部2的开关元件Q1断开的情况下，二次绕组N2两端的电压下降为“0”。因此，电容器C21经由电阻器R22放电。然后，通过将放电之后的电容器C21两端的电压(近似为0)作为驱动电压Vg21施加至栅极，耗尽型开关元件Q21接通。在开关元件Q21接通的情况下，在电阻器R21的两端间产生电压以使晶体管Q22接通。断开电路32变为低阻抗状态，由此使储存在电容器C1和C11中的电荷经由开关元件Q21和晶体管Q22放电。
在双向开关元件4的驱动电压Vg1、Vg2因电容器C1和C11的放电而下降至“阈值电压Vs1”以下的情况下，双向开关元件4断开。在驱动电压Vg1、Vg2从该状态进一步下降的情况下，电阻器R21两端的电压下降而使晶体管Q22断开。在这种状态下(图7所示的时间点t2)，使储存在电容器C1、C11中的电荷放电所用的放电路径被限制为开关元件Q21。因此，电容器C1和C11的放电量减少，并且驱动电压Vg1、Vg2的斜率下降(图7所示的时间段T1)。结果，在控制信号X1转变为H电平之前，电容器C1、C11允许具有特定量的电荷。因此，在通过从二次绕组N2供给电力来再次接通双向开关元件4的情况下，由于电容器C1、C11具有剩余能量，因此可以利用来自二次绕组N2的较少能量使双向开关元件4再次接通。此外，可以以较高的开关速度使双向开关元件4在较短时间内接通。
如图8所示，断开电路32可被配置成齐纳二极管(第一齐纳二极管)ZD21与晶体管Q22的发射极串联连接。也就是说，齐纳二极管ZD21的阳极连接至晶体管Q22的发射极。齐纳二极管ZD21可以具有如下这种齐纳电压(击穿电压)：在时间点t2处，双向开关元件4的驱动电压Vg1、Vg2大致下降至“阈值电压Vs1”(参见图7)。例如，齐纳二极管ZD21的齐纳电压可以略小于双向开关元件4的驱动电压Vg1、Vg2的“阈值电压Vs1”。齐纳二极管ZD21的利用使得能够增大电容器C1、C11的剩余能量。因此，该结构还可以进一步抑制接通所需的驱动电力并且可以使开关速度进一步高速化。
顺便提及，在由于输入了L电平的控制信号X1因此开关元件Q1断开的情况下，二次绕组N2两端的电压逐渐下降并且断开电路32的电容器C21经由电阻器R22放电。放电时间由取决于电容器C21和电阻器R22的各常数的时间常数来确定。
如图9A～9D所述，在控制信号X1从H电平切换为L电平的情况下，电容器C21开始放电，由此开关元件Q21的驱动电压Vg21根据取决于电容器C21和电阻器R22的时间常数从负值逐渐上升为“0”。在驱动电压Vg21超过开关元件Q21的“阈值电压Vs2”之后，开关元件Q21的导通阻抗逐渐下降并且从电容器C1、C11流向开关元件Q21的漏极的放电电流Iq21逐渐上升。放电电流Iq21用作晶体管Q22的基极电流，因此晶体管Q22的集电极电流也逐渐上升。也就是说，充电至电容器C1、C11中的电荷经由开关元件Q21和晶体管Q22根据由电容器C21和电阻器R22所确定的时间常数进行放电。
因而，断开时间段内双向开关元件4的驱动电压Vg1、Vg2以小的斜率逐渐下降(参见图9所示的时间段T2)。
图10示出双向开关元件4的驱动电压Vg1、Vg2与漏极-源极间的导通阻抗Ron之间的关系。如通过该图看出，在驱动电压Vg1、Vg2从0[V]开始上升的过程中，在低电压时存在导通阻抗Ron急剧下降的区域Y1。导通阻抗Ron的该急剧变化引起双向开关元件4的漏极-源极间电压和漏极电流的急剧变化，并且成为谐波噪声增大的原因。
对此，如上所述，本实施例的断开电路32包括电容器C21和电阻器R22的并联电路(即，第二电容器和电阻器的并联电路)以及开关元件Q21(即，第三开关元件)。因此，本实施例使得能够使断开时间段内双向开关元件4的驱动电压Vg1、Vg2以小的斜率缓慢地下降，由此抑制双向开关元件4的导通阻抗的急剧变化并且降低谐波噪声。
如图11所示，断开电路32可被配置成：二极管(第三二极管)D22与电阻器R22串联连接，并且电容器C21与电阻器R22和二极管D22的串联电路并联连接。二极管D22被连接成其正方向与电容器C21的放电路径一致。
图12A～12D示出根据该结构的各组件的波形。在图12A～12D中，实线表示使用图11所示的断开电路32(即，包括二极管D22)的情况下的波形，并且点划线表示使用图4所示的断开电路32(即，不包括二极管D22)的情况下的波形。
在使用图11所示的断开电路32的情况下，当控制信号X1从H电平切换为L电平时，电容器C21经由电阻器R22和二极管D22进行放电。然后，开关元件Q21的驱动电压Vg21(电容器C21两端的电压)根据取决于电容器C21和电阻器R22的时间常数从负电压逐渐向着“0”上升。由于包括二极管D22，因此与没有设置二极管D22的情况(参见图4)相比，开关元件Q21的驱动电压Vg21的大小减少了二极管D22的正向电压Vf(约0.7V)。因此，与没有设置二极管D22的情况相比，从电容器C1、C11流向开关元件Q21的漏极的放电电流Iq21变小，并且晶体管Q22的集电极电流变小。
结果，与没有设置二极管D22的情况相比，断开时间段内双向开关元件4的驱动电压Vg1、Vg2以更小的斜率缓慢地下降。因此，可以进一步抑制双向开关元件4的导通阻抗的急剧变化并且进一步降低谐波噪声。
第二实施例
图13示出本实施例的控制电路(控制部)1的结构。控制电路1包括振荡器12、延迟电路13、D/A转换器14和比较器15。
如图14A～14E所示，振荡器12响应于从外部输入的H电平的控制信号X1，向比较器15的非反相输入端子输出正弦波信号X2。延迟电路13在控制信号X1为L电平的情况下，输出L电平的信号X3，并且在控制信号X1从L电平切换为H电平的情况下，输出在从控制信号X1的切换时刻起延迟了延迟时间Td之后从L电平切换为H电平的延迟信号X3。D/A转换器14在延迟信号X3处于L电平的情况下输出“阈值电压V4”的阈值信号X4(图14B中的点划线)，并且在延迟信号X3处于H电平的情况下输出“阈值电压V5”的阈值信号X4。注意，阈值电压V4大于阈值电压V5。
比较器15将正弦波信号X2与阈值信号X4进行比较，并且将占空比与该比较结果相对应的驱动信号Vp输出至开关元件Q1的栅极。驱动信号Vp在从控制信号X1切换为H电平起经过了延迟时间Td之前具有比较短的H电平时间段(即，具有小的占空比)，并且在经过了延迟时间Td之后具有比较长的H电平时间段(即，具有大的占空比)。
在双向开关元件4的接通时间段内，向着电容器C1A(和C1B)供给的能量在经过延迟时间Td之前受到抑制，并且在经过了延迟时间Td之后增大。
结果，如图14E所示，在双向开关元件4的接通时间段内，驱动电压Vg1、Vg2在经过延迟时间Td之前以较小的斜率缓慢地上升，并且在经过了延迟时间Td之后以较大的斜率急剧上升，以达到双向开关元件4的导通阻抗Ron十分低的“驱动电压Vg0”(参见图10)。也就是说，本实施例被配置为在双向开关元件4的接通时间段内改变开关元件Q1的占空比，由此在改变该占空比的前后使施加至双向开关元件4的栅极的驱动电力增大。
本实施例在接通时间段的早期使双向开关元件4的驱动电压Vg1、Vg2缓慢地上升，由此抑制双向开关元件4的导通阻抗的急剧变化。因此，本实施例可以降低谐波噪声。
注意，如图14E的点划线Z1所示，在使驱动电压Vg1、Vg2从接通时起以小的恒定斜率线性地上升至驱动电压Vg0的情况下，接通双向开关元件4所需的时间较长。该结构担心会使开关操作的控制性劣化并且使开关损耗增加。
相反，本实施例被配置为在经过了延迟时间Td之后使驱动电压Vg1、Vg2以较大的斜率急剧上升，由此缩短接通所需的时间。因此，本实施例可以提高开关操作的控制性并且可以抑制开关损耗。
控制部1可被配置为响应于从外部输入的占空信号来可变地控制向着开关元件Q1的栅极输出的驱动信号Vp的占空比。
第三实施例
图18示出本实施例的接通电路31的示意结构。
本实施例的接通电路31包括：恒流电路51，其连接至电容器C1(第一电容器；前级电容器)；以及噪声降低电路52，其连接至恒流电路51。本实施例的噪声降低电路52包括：电容器C51(后级电容器)；以及电阻器R51(第六电阻器)和齐纳二极管ZD51(第二齐纳二极管)的并联电路。电容器C51经由恒流电路51与电容器C1并联连接。电阻器R51和齐纳二极管ZD51的并联电路连接在恒流电路51的输出端子和双向开关元件4的栅极G1(G2)之间。具体地，齐纳二极管ZD51的阴极连接至恒流电路51的输出端子(电容器C51的正极侧)，并且齐纳二极管ZD51的阳极连接至双向开关元件4的栅极G1(G2)。优选地，齐纳二极管ZD51的齐纳电压小于电阻器R51的阻抗值与恒流电路51的输出电流值的乘积。恒流电路51连接在电容器C1和电容器C51之间。恒流电路51被配置为向电容器C51的正极侧输出恒定电流。恒流电路51被配置为使供给至半导体开关元件(双向开关元件4)的控制端子(即，栅极G1、G2)的电流保持恒定。也就是说，本实施例的接通电路31被配置为在稳定驱动时向栅极G1(G2)输出恒定电流。
这里，参考图19A～19C来说明被配置为对结型栅FET进行恒压驱动的恒压驱动设备Dv的操作和被配置为对结型栅FET进行恒流驱动的恒流驱动设备Di的操作。
图19A示出在栅极G和源极S之间的区域中具有二极管结构的结型栅FET。在FET封装中，在源极S和输出端子U之间存在源极侧的寄生阻抗Rs(例如，半导体芯片上的布线阻抗和半导体封装的阻抗等)。因此，在电流(以下称为“元件电流Id”)在源极S和漏极D之间流动的情况下，在寄生阻抗Rs的两端间产生与该元件电流Id相对应的电压(Id×Rs)。因此，将驱动电压Vg(栅极G和输出端子U之间的电压)的大小与栅极-源极间电压Vgs(栅极G和源极S之间的电压)的大小之间的关系表示为等式“Vg=Vgs+Id×Rs”。
在结型栅FET中，如图19B所示，根据栅极-源极间电压Vgs的大小来确定元件电流Id的最大值。图19B示出在栅极-源极间电压Vgs分别为Vgs1、Vgs2、Vgs3(Vgs1<Vgs2<Vgs3)的情况下、施加到漏极-源极间的电压Vds(横轴)与元件电流Id(纵轴)之间的关系。如从图19B看出，元件电流Id的最大值随着栅极-源极间电压Vgs的升高而增大。
如图19C所示，结型栅FET通常具有栅极电流Ig随着栅极-源极间电压Vgs的升高而增大的特性。
在想要确保元件电流Id的最大值例如为“ID1”的情况下，如图19B所提示的，需要施加特定值以上的栅极-源极间电压Vgs。以下将栅极-源极间电压Vgs的上述特定值称为“Va1”。如图19C所示，将栅极-源极间电压Vgs为“Va1”时的栅极电流Ig定义为“Ia1”。
如从图19A～19C看出，在对结型栅FET进行恒压驱动的情况下(即，驱动设备Dv在栅极G和输出端子U之间施加恒定的驱动电压的情况下)，如果想要确保元件电流Id的最大值为“ID1”，则需要驱动电压Vg(=Vgs+Id×Rs)为“Va1+ID1×Rs”以上(换句话说，如果想要确保元件电流Id的最大值为“ID1”，则需要将驱动设备Dv的驱动电压至少设置为“Va1+ID1×Rs”)。因此，在利用恒压驱动设备Dv驱动FET并且在FET中“ID1”作为元件电流Id流动的情况下，将驱动电力(栅极处所消耗的电力)设置为“Pa1≡Ia1×(Va1+ID1×Rs)”。
在元件电流Id从该状态大致例如减少至“0”的情况下，在寄生阻抗Rs处产生的电压也大致下降至“0”。由于元件电流Id的减少，栅极-源极间电压Vgs变得等于驱动设备Dv的驱动电压Vg(=Va1+ID1×Rs)(也就是说，栅极-源极间电压Vgs增大了值ID1×Rs)。因此，栅极电流Ig响应于元件电流Id的减少，根据图19C所示的特性曲线以指数函数的形式增加至“Ia2(>Ia1)”。将此时的驱动电力表示为“Ia2×(Va1+ID1×Rs)”，这大于“Pa1”。
也就是说，在FET中能够使“ID1”作为元件电流Id流动的恒压驱动设备Dv的驱动电力变为“Pa1”以上。
另一方面，在对结型栅FET进行恒流驱动的情况下(即，在驱动设备Di向栅极施加恒定的栅极电流的情况下)，栅极和源极之间的二极管结构以恒定电流而偏置。与元件电流Id无关地使栅极-源极间电压Vgs维持恒定。因此，在对FET进行恒流驱动的情况下，如果想要确保元件电流Id的最大值为ID1，则作为栅极电流Ig，需要使栅极-源极间电压Vgs为“Va1”的电流“Ia1”流过。在这种情况下，将从驱动设备Di向着FET(栅极G和输出端子U之间)施加的驱动电压Vg表示为“Va1+Id×Rs”。因此，在漏极电流Id为“ID1”时，驱动电压Vg达到其峰值“Va1+ID1×Rs”。将此时的驱动电力表示为“Ia1×(Va1+ID1×Rs)”，这等于“Pa1”。
注意，在元件电流Id小于“ID1”的情况下，将驱动电力表示为“Ia1×(Va1+Id×Rs)”，这小于“Pa1”。
也就是说，在FET中能够使“ID1”作为元件电流Id流动的恒流驱动设备Di的驱动电力变为“Pa1”以下。
总之，恒流驱动的驱动电力小于恒压驱动的驱动电力。
本实施例的接通电路31被配置为向控制端子输出恒定电流，因此与恒压驱动的情况相比，可以减少驱动电力(消耗电力)。
本实施例的接通电路31包括噪声降低电路52。以下参考图20来说明本实施例的接通电路31的操作。
在图20中，横轴表示“时间”，并且纵轴表示“电压”。在图20中，线“X”表示恒流电路51的输出电压的时间变化；线“Y”表示噪声降低电路52的输出电压(即，驱动电压Vg1(Vg2))的时间变化；并且线“Z”表示在双向开关元件4连接至阻抗性负载Lr的情况下(参见图6)、双向开关元件4的两端之间的电压VL的时间变化。
如图20的线“X”所示，恒流电路51的输出电压随着时间的经过以恒定斜率增加。
如图20的线“Y”所示，噪声降低电路52的输出电压在其达到双向开关元件4的阈值电压之前以恒定的斜率增加。如上所述，在驱动电压Vg1(Vg2)达到阈值电压以上的情况下，由于漏极和源极之间的导通阻抗Ron急剧下降(参见图10)，因此存在导致谐波噪声增大的可能性。对此，在本实施例的接通电路31中，由于双向开关元件4的栅极电荷特性，因此在驱动电压Vg1、Vg2达到双向开关元件4的阈值电压的情况下驱动电压Vg1、Vg2的时间变化减小。另外，由于包括电阻器R51，因此本实施例的接通电路31可以利用电阻器R51来调整驱动电压Vg1、Vg2的时间变化减小的时间段(图20所示的区域“A”)(即，可以利用电阻器R51来调整导通阻抗Ron的时间变化量)。因此，本实施例可以降低接通时间段内的噪声。
本实施例的噪声降低电路52被配置为在半导体开关元件(双向开关元件4)接通的情况下增加控制端子(栅极G1、G2)的输入阻抗。具体地，本实施例的噪声降低电路52包括：电阻器R51，其与恒流电路51的输出端子串联连接；以及后级电容器(电容器C51)，其在恒流电路51的输出端子侧与第一电容器(电容器C1)并联连接。利用该结构，本实施例可以降低接通时间段内的噪声。
此外，本实施例的噪声降低电路52被配置为响应于施加至控制端子的电压的变化来改变半导体开关元件的控制端子的输入阻抗。具体地，本实施例的噪声降低电路52还包括与电阻器R51并联连接的齐纳二极管ZD51。在该结构中，在电阻器R51两端的电压超过齐纳二极管ZD51的齐纳电压的情况下，齐纳二极管ZD51变为导通以使来自恒流电路51的电流流入其内。因此，在从接通半导体开关元件起经过了充足时间之后(即，稳定驱动时)，来自恒流电路51的电流经由电阻器R51和齐纳二极管ZD51的并联电路流向栅极G1(G2)。
作为示例，假定电阻器R51的阻抗值为5.1[kΩ]并且恒流电路51输出5[mA]的恒定电流。在没有设置齐纳二极管ZD51的情况下，在稳定驱动时电阻器R51的两端间产生的电压约为25[V]。相反，在采用齐纳电压为3.6[V]的齐纳二极管ZD51的情况下，在稳定驱动时电阻器R51的两端间产生的电压约为3.6[V]。因此，与没有设置齐纳二极管ZD51的情况相比，可以减少电阻器R51的消耗电力。
因此，本实施例可以利用齐纳二极管ZD51减少稳定驱动时的消耗电力。
如图21所示，噪声降低电路52可以具有包括以下组件的结构：电阻器R51，其与恒流电路51串联连接；开关元件(第四开关元件)Q51，其与电阻器R51并联连接；以及延迟电路53，用于在从转换部2的输出开始时起经过了预定时间之后，将开关元件Q51从断开状态切换为接通状态。延迟电路53被配置为在从转换部2的输出开始时起经过了预定时间之后，将开关元件Q51从断开状态切换为接通状态。
也就是说，与图18所示的结构相同，图21所示的噪声降低电路52被配置为在半导体开关元件(双向开关元件4)接通的情况下增加该半导体开关元件的控制端子(栅极G1、G2)的输入阻抗。
图21所示的噪声降低电路52还被配置为在从开始向半导体开关元件的控制端子供给驱动电力起经过了预定时间之后，使控制端子的输入阻抗下降。具体地，该结构的噪声降低电路52还包括：开关元件Q51，其与电阻器R51并联连接；以及延迟电路53，用于在从转换部2的输出开始时起经过了预定时间之后，将开关元件Q51从断开状态切换为接通状态。
在该结构中，在紧挨转换部2的输出开始之后的时间段内，来自恒流电路51的电流经由电阻器R51流入栅极G1(G2)。因此，该结构使得能够降低接通时间段内的噪声。在稳定驱动时，来自恒流电路51的电流经由电阻器R51和开关元件Q51的并联电路流入栅极G1(G2)。因此，与没有设置开关元件Q51的情况相比，可以降低电阻器R51的消耗电力。
因此，该结构可以利用开关元件Q51来降低稳定驱动时的消耗电力。
如图22所示，优选地，驱动设备包括分别针对双向开关元件4的一对晶体管41、42所设置的接通电路31(31A,31B)，并且各接通电路31A、31B包括上述噪声降低电路52(52A,52B)。在该结构中，半导体开关元件(双向开关元件4)的各控制端子(栅极G1、G2)连接至相应的噪声降低电路52(52A,52B)。在图15所示的DC电压Vcc的高电压侧连接至晶体管42的输出端子U2的结构中，与高侧(高电压侧)控制端子(栅极G2)相连接的噪声降低电路52B连接在双向开关元件4的高侧控制端子U2和控制端子(栅极G2)之间；并且与低侧(低电压侧)控制端子(栅极G1)相连接的噪声降低电路52A连接在双向开关元件4的低侧控制端子U1和控制端子(栅极G1)之间。结果，驱动设备整体的噪声降低。注意，图22中的噪声降低电路52A(52B)仅包括电阻器51A(51B)和电容器C51A(C51B)，但噪声降低电路52A(52B)还可以进一步包括如图18所示的齐纳二极管ZD51或如图21所示的开关元件Q51。图22的结构针对一对晶体管41、42分别设置有第一电容器C1(C1A,C1B)和断开电路32(32A,32B)。
优选本实施例的恒流电路51具有图23所示的结构。该结构的恒流电路51包括与二极管D1(电容器C1的正极侧)串联连接的、电阻器(第七电阻器)R52和pnp晶体管(第三晶体管)Q52的串联电路。晶体管Q52的基极经由电阻器R53连接至电容器C1的负极侧。齐纳二极管(第三齐纳二极管)ZD52连接在电容器C1的正极侧和晶体管Q52的基极之间。具体地，齐纳二极管ZD52的阳极连接至晶体管Q52的基极，并且齐纳二极管ZD52的阴极连接至电容器C1的正极侧。
在该结构的恒流电路51中，晶体管Q52的发射极-基极间电压与电阻器R52两端的电压的总和等于齐纳二极管ZD52的齐纳电压。恒流电路51输出“Ig=(Vz-Vbe)/R”的恒定电流，其中“R”表示电阻器R52的阻抗值，“Vbe”表示晶体管Q52的发射极-基极间电压(即，约0.7[V])，并且“Vz”表示齐纳二极管ZD52的齐纳电压。
注意，将双向开关元件4的晶体管41(42)的驱动电压Vg1(Vg2)施加到晶体管41(42)的栅极的p-n结。因此，在以恒定电流驱动栅极G1(G2)的情况下，驱动电压Vg1(Vg2)具有负的温度特性。也就是说，双向开关元件4的晶体管41(42)的驱动电压Vg1(Vg2)在驱动电流Ig1(Ig2)恒定的条件下随着温度的上升而下降。
对此，本实施例的恒流电路51包括晶体管Q52和齐纳二极管ZD52。晶体管的发射极-基极间的温度特性约为-2.0[mV/℃]。齐纳电压约为5[V]的齐纳二极管的温度特性约为0[mV/℃]。因此，在本实施例的恒流电路51(参见图23)中，晶体管Q52的发射极-基极间电压Vbe随着温度的上升而下降。因此，恒流电路51所输出的电流的“恒定值”随着温度的上升而增大。换句话说，本实施例的恒流电路51具有正的温度特性。因此，本实施例的恒流电路51可以补偿晶体管41(42)的驱动电压Vg1(Vg2)的温度特性。
本实施例包括利用晶体管Q52和齐纳二极管ZD52的恒流电路51，因此可以利用简单的结构来补偿双向开关元件4(晶体管41、42)的温度特性。
附图标记说明
1   控制部
2   转换部
3   驱动部
4   双向开关元件(半导体开关元件)
31A,31B   接通电路
32A,32B   断开电路
C1A,C1B   电容器(第一电容器)
Q1  开关元件(第一开关元件)

Claims (17)

1.一种半导体开关元件的驱动设备，包括：
转换部，其包括第一开关元件，并且用于通过使所述第一开关元件进行接通和断开来输出期望的直流电压；
控制部，用于对所述第一开关元件的接通和断开进行控制；
第一电容器，用于利用所述转换部的输出进行充电；
接通电路，用于通过使用储存在所述第一电容器中的电荷来向所述半导体开关元件的控制端子供给驱动电力，以使所述半导体开关元件接通；以及
断开电路，用于在所述控制部使所述第一开关元件的接通和断开操作停止的情况下，使所述第一电容器放电以使所述半导体开关元件断开。
2.根据权利要求1所述的半导体开关元件的驱动设备，其中，所述接通电路包括恒流电路，所述恒流电路用于输出恒定电流。
3.根据权利要求2所述的半导体开关元件的驱动设备，其中，
所述接通电路还包括噪声降低电路，所述噪声降低电路用于降低接通时的噪声，以及
在所述半导体开关元件接通的情况下，所述噪声降低电路增加所述半导体开关元件的控制端子的输入阻抗。
4.根据权利要求3所述的半导体开关元件的驱动设备，其中，所述噪声降低电路还基于施加至所述半导体开关元件的控制端子的电压的变化，使该控制端子的输入阻抗改变。
5.根据权利要求3所述的半导体开关元件的驱动设备，其中，所述噪声降低电路还在从开始向所述半导体开关元件的控制端子供给驱动电力时起经过了预定时间之后，使该控制端子的输入阻抗降低。
6.根据权利要求3至5中任一项所述的半导体开关元件的驱动设备，其中，
所述半导体开关元件包括各自具有控制端子的一对晶体管，其中所述一对晶体管串联连接以能够在双方向上导通，
所述驱动设备包括一对所述噪声降低电路，以及
所述一对晶体管的控制端子各自连接至相应的所述噪声降低电路。
7.根据权利要求2至6中任一项所述的半导体开关元件的驱动设备，其中，所述恒流电路具有正的温度特性。
8.根据权利要求7所述的半导体开关元件的驱动设备，其中，
所述恒流电路包括齐纳二极管和晶体管，以及
所述恒流电路的正的温度特性由所述齐纳二极管和所述晶体管的温度特性差构成。
9.根据权利要求1所述的半导体开关元件的驱动设备，其中，所述接通电路包括限流电路，所述限流电路用于将供给至所述半导体开关元件的控制端子的电流限制为不超过预定值。
10.根据权利要求1或9所述的半导体开关元件的驱动设备，其中，
所述第一电容器是与所述转换部的输出端子侧并联连接的前级电容器，
所述接通电路包括后级电容器，
所述前级电容器与所述后级电容器相比配置得更靠近所述转换部的输出端子侧，
所述接通电路包括开关部，所述开关部被配置为在所述前级电容器两端的电压小于预定电压的情况下断开，并且在所述前级电容器两端的电压为所述预定电压以上的情况下接通，以及
所述后级电容器经由所述开关部与所述前级电容器并联连接。
11.根据权利要求1、9和10中任一项所述的半导体开关元件的驱动设备，其中，所述控制部在所述半导体开关元件的接通时间段内改变所述第一开关元件的占空比，由此在改变所述占空比的前后，增大施加至所述半导体开关元件的控制端子的驱动电力。
12.根据权利要求1至11中任一项所述的半导体开关元件的驱动设备，其中，
所述断开电路包括与所述第一电容器并联连接的第二开关元件，以及
所述断开电路使所述第二开关元件接通以使所述第一电容器放电由此使所述半导体开关元件断开，然后在所述第一电容器两端的电压下降至预定电压时，使所述第二开关元件断开。
13.根据权利要求12所述的半导体开关元件的驱动设备，其中，
所述第二开关元件与齐纳二极管串联连接，以及
所述齐纳二极管和所述第二开关元件的串联电路与所述第一电容器并联连接。
14.根据权利要求1至13中任一项所述的半导体开关元件的驱动设备，其中，
所述断开电路包括：第二电容器和电阻器的并联电路，其连接在所述转换部的输出端子之间；以及耗尽型的第三开关元件，用于利用所述并联电路两端的电压进行驱动，以及
所述断开电路被配置成：所述第一电容器的放电电流随着所述第三开关元件的导通阻抗的减小而增大。
15.根据权利要求14所述的半导体开关元件的驱动设备，其中，
所述电阻器与二极管串联连接，以及
所述电阻器和所述二极管的串联电路与所述第二电容器并联连接。
16.根据权利要求1至15中任一项所述的半导体开关元件的驱动设备，其中，所述半导体开关元件由宽带隙半导体构成。
17.根据权利要求1至16中任一项所述的半导体开关元件的驱动设备，其中，
所述半导体开关元件包括各自具有控制端子的一对晶体管，其中所述一对晶体管串联连接以能够在双方向上导通，以及
所述半导体开关元件的驱动设备包括针对各个所述晶体管所设置的驱动部，所述驱动部各自包括所述第一电容器、所述接通电路和所述断开电路。
CN201280005352.5A 2011-01-14 2012-01-12 半导体开关元件的驱动设备 Expired - Fee Related CN103329412B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-006284 2011-01-14
JP2011006284 2011-01-14
PCT/JP2012/050414 WO2012096321A1 (ja) 2011-01-14 2012-01-12 半導体スイッチ素子の駆動装置

Publications (2)

Publication Number Publication Date
CN103329412A true CN103329412A (zh) 2013-09-25
CN103329412B CN103329412B (zh) 2015-07-29

Family

ID=46507213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280005352.5A Expired - Fee Related CN103329412B (zh) 2011-01-14 2012-01-12 半导体开关元件的驱动设备

Country Status (6)

Country Link
US (1) US8810287B2 (zh)
EP (1) EP2665169A1 (zh)
JP (1) JP5616980B2 (zh)
KR (1) KR101541632B1 (zh)
CN (1) CN103329412B (zh)
WO (1) WO2012096321A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109715432A (zh) * 2016-09-14 2019-05-03 法雷奥西门子新能源汽车(德国)有限公司 用于运行整流器的方法以及根据该方法工作的整流器
CN111629928A (zh) * 2018-08-13 2020-09-04 株式会社Lg化学 开关控制设备
CN112292793A (zh) * 2018-04-27 2021-01-29 西门子股份公司 用于减小可控开关元件的热载荷的方法
CN112997391A (zh) * 2018-11-12 2021-06-18 住友电气工业株式会社 用于半导体开关的驱动设备和驱动方法、功率转换设备以及车辆

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104581A (zh) * 2012-08-20 2017-08-29 台达电子工业股份有限公司 开关驱动电路
US8816725B2 (en) * 2012-12-31 2014-08-26 Nxp B.V. High-voltage electrical switch by series connected semiconductor switches
JP5950961B2 (ja) * 2014-04-28 2016-07-13 三菱電機株式会社 ゲート駆動回路
US9515651B2 (en) * 2014-06-19 2016-12-06 Triune Ip Llc Galvanically isolated switch system
WO2016159950A1 (en) 2015-03-30 2016-10-06 Halliburton Energy Services, Inc. Simplified gate driver for power transistors
US9692409B2 (en) 2015-03-30 2017-06-27 Halliburton Energy Services, Inc. Simplified gate driver for power transistors
FR3036013B1 (fr) 2015-05-07 2019-01-25 Ge Energy Power Conversion Technology Limited Circuit d'attaque de grille pour reduire le couplage parasite
US9793260B2 (en) * 2015-08-10 2017-10-17 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
US9997317B2 (en) * 2015-10-22 2018-06-12 General Electric Company Isolated control circuit and driver for micro-electromechanical system switch
LU93124B1 (en) * 2016-06-27 2018-01-09 Iee Sa Capacitive measurement circuit with offset compensation
US9966837B1 (en) 2016-07-08 2018-05-08 Vpt, Inc. Power converter with circuits for providing gate driving
KR102423070B1 (ko) * 2017-05-02 2022-07-21 삼성전자주식회사 대기 상태시 오프되는 무선 전력 송신 장치 및 그 무선 전력 송신 장치를 포함하는 전자 장치
JP7038511B2 (ja) * 2017-09-25 2022-03-18 三菱電機株式会社 半導体集積回路
US11004942B2 (en) * 2017-12-30 2021-05-11 Texas Instruments Incorporated Controlling bi-directional switching devices
US10892591B2 (en) * 2018-04-03 2021-01-12 Fermi Research Alliance, Llc High speed driver for particle beam deflector
CN112311254B (zh) * 2019-07-29 2021-09-03 光宝电子(广州)有限公司 桥式整流器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715949A (ja) * 1993-06-28 1995-01-17 Fuji Electric Co Ltd 電力変換装置のゲート駆動回路
JP2638625B2 (ja) * 1988-09-21 1997-08-06 日本インター株式会社 Ｍｏｓ−ｆｅｔゲート駆動回路
JP2003069406A (ja) * 2001-08-27 2003-03-07 Origin Electric Co Ltd 高電圧半導体スイッチ装置および高電圧発生装置
CN1909372A (zh) * 2005-08-01 2007-02-07 美国芯源系统股份有限公司 用于电源开关器件的隔离式栅极驱动器电路
CN101345472A (zh) * 2007-07-12 2009-01-14 株式会社日立制作所 电压驱动型半导体元件的驱动电路和逆变器装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200525869A (en) * 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638625B2 (ja) * 1988-09-21 1997-08-06 日本インター株式会社 Ｍｏｓ−ｆｅｔゲート駆動回路
JPH0715949A (ja) * 1993-06-28 1995-01-17 Fuji Electric Co Ltd 電力変換装置のゲート駆動回路
JP2003069406A (ja) * 2001-08-27 2003-03-07 Origin Electric Co Ltd 高電圧半導体スイッチ装置および高電圧発生装置
CN1909372A (zh) * 2005-08-01 2007-02-07 美国芯源系统股份有限公司 用于电源开关器件的隔离式栅极驱动器电路
CN101345472A (zh) * 2007-07-12 2009-01-14 株式会社日立制作所 电压驱动型半导体元件的驱动电路和逆变器装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109715432A (zh) * 2016-09-14 2019-05-03 法雷奥西门子新能源汽车(德国)有限公司 用于运行整流器的方法以及根据该方法工作的整流器
CN112292793A (zh) * 2018-04-27 2021-01-29 西门子股份公司 用于减小可控开关元件的热载荷的方法
US11349472B2 (en) 2018-04-27 2022-05-31 Siemens Aktiengesellschaft Method for reducing a thermal load on a controllable switching element
CN112292793B (zh) * 2018-04-27 2022-12-13 西门子股份公司 用于减小可控开关元件的热载荷的方法
CN111629928A (zh) * 2018-08-13 2020-09-04 株式会社Lg化学 开关控制设备
CN111629928B (zh) * 2018-08-13 2023-08-15 株式会社Lg新能源 开关控制设备和包括其的电池管理系统和电池组
CN112997391A (zh) * 2018-11-12 2021-06-18 住友电气工业株式会社 用于半导体开关的驱动设备和驱动方法、功率转换设备以及车辆

Also Published As

Publication number Publication date
CN103329412B (zh) 2015-07-29
KR20130118368A (ko) 2013-10-29
JPWO2012096321A1 (ja) 2014-06-09
EP2665169A1 (en) 2013-11-20
WO2012096321A1 (ja) 2012-07-19
KR101541632B1 (ko) 2015-08-03
JP5616980B2 (ja) 2014-10-29
US8810287B2 (en) 2014-08-19
US20130271187A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
CN103329412B (zh) 半导体开关元件的驱动设备
US8531212B2 (en) Drive circuit for voltage-control type of semiconductor switching device
US7821306B2 (en) Switching device drive circuit
US8427225B2 (en) Gate driving circuit
KR101449083B1 (ko) 스위칭 게이트 드라이브
CN100536301C (zh) 半导体器件
US20110241738A1 (en) Switching device driving unit and semiconductor apparatus
US7777437B2 (en) Switching control system and motor driving system
US20100141304A1 (en) Drive circuit for power element
US8222928B2 (en) Circuit arrangement including voltage supply circuit
KR20130020527A (ko) 게이트 구동 회로 및 전력 변환 장치
CN110943722B (zh) 驱动电路
CN107395000B (zh) 半导体器件
US9712148B2 (en) Switching device driving apparatus
CN113054972A (zh) 提高开通性能的碳化硅mosfet驱动电路及控制方法
JP5313796B2 (ja) 電力用半導体の駆動回路および駆動方法
CN213072610U (zh) 高边驱动器
CN111030662B (zh) 一种igbt栅极驱动电路
US20240079946A1 (en) Electronic circuitry and power conversion device
WO2023062745A1 (ja) 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置
CN115603549A (zh) Mosfet管的自适应分级驱动方法和电路
CN114928232A (zh) 产生正负电压的驱动器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150729

Termination date: 20170112