CN103326236B - 一种半导体激光器调制驱动系统 - Google Patents

Abstract

本发明公开了一种半导体激光器调制驱动系统，包括：FPGA、驱动电路和匹配电路，FPGA内置控制器、配置模块和收发器；控制器的第一输出端与配置模块的输入端连接，第二输出端与驱动电路的第二输入端连接，配置模块的输出端与收发器的输入端连接，收发器的输出端与驱动电路的第一输入端连接；第三输入端与半导体激光器的监控电流输出端连接，驱动电路的第一输出端与匹配电路的第一输入端连接，驱动电路的第二输出端与匹配电路的第二输入端连接，匹配电路的第一输出端与半导体激光器的调制电流输入端连接，匹配电路的第二输出端与半导体激光器的偏置电流输入端连接。本发明配置灵活且完全程控，调制速率高且信号完整性良好，系统集成度高且易于扩展。

Description

一种半导体激光器调制驱动系统

技术领域

本发明属于半导体激光器领域，更具体地，涉及一种半导体激光器调制驱动系统。

背景技术

随着互联网的持续快速发展，各种新业务层出不穷，使人们对网络接入带宽的需求持续增加。与其他有线、无线接入技术相比，光纤接入在带宽容量和覆盖距离方面具有无与伦比的优势。随着低成本无源光网络(Passive Optical Network，PON)技术的出现和迅速成熟以及光纤光缆成本的快速下降，使运营商接入网光纤化的想法逐步得以实现。光纤通信在带宽方面的巨大优势使它成为未来网络接入的最终目标，它将最终突破带宽的瓶颈，是实现“三网合一”最理想的方式。

要实现光纤网络通信，首先要解决如何将信号加载到光源的发射光束上，即需要进行光调制。调制后的光波经过光纤信道送至接收端，由光接收机鉴别出它的变化再现出原来的信息。根据调制与光源的关系，光调制可分为外调制和直接调制两大类。外调制是让光源输出的幅度与频率等恒定的光载波通过光调制器，光信号通过调制器实现对光载波的幅度、频率及相位等进行调制，外调制方式需要外加调制器，整个系统机构复杂，成本高昂，不利于集成和小型化，但可获得优良的调制性能，尤其适合于长距离，高速率下运用。直接调制是要把传递的信息转变为电流信号注入半导体激光器的有源区，从而获得激励光学信号。由于这种调制方式简单，且能工作在高频，并能保证有良好的线性工作范围和带宽，因此在光纤通信系统特别是在短距离PON中得到了广泛的应用。

直接调制光发射机的基本原理：将编码后的电信号作为调制信号，经过半导体激光器驱动器，改变半导体激光器的输入电流，从而使半导体激光器输出激光的功率随调制信号而改变，即产生调制的光信号。传统的直接调制驱动系统的结构如图1所示，包括恒流电路、反馈控制电路、启动限流电路和调制信号产生模块。恒流电路产生高稳定度的驱动电流，通过反馈控制电路实现恒定电流输出。启动限流电路起保护作用，消除电路存在的启动瞬间电流浪涌和过流等因素引起半导体激光器不可恢复的损坏，调制信号产生电路用于产生波形和频率可变的调制信号。

传统的直接调制驱动电路主要利用模拟电路的方法实现，由分立元件构成的复杂结构，需要更换元件或者手工调整才能改变激光器偏置电流、调制电流大小和占空比，调节困难速度慢且自动化水平不高，特别是调制信号产生不够灵活，且受电路寄生参数和传输线效应影响，调制频率不高。

高速激光器调制信号的产生是直接调制光发射机的关键技术之一。近年来，现代通信以及各类多媒体技术对带宽的需求迅猛增长，促使一系列基于差分、源同步、时钟数据恢复等先进技术的互连方式应运而生。采用可编程技术的数字调制发射机具有调制方式多样、调制码型可变、调制速率高、可以合并编码器、扩展功能强等诸多优点，成为了当前发射机的主流。

图2是现有采用多路信号产生模块和高速并串行转换(Serializer)单元实现高速激光调制信号源的解决方案，其工作原理为：由多路信号产生模块生成的多位低速数据和一路低速同步时钟输出给高速并串行转换芯片，并串变换芯片在此时钟的控制下将接收来的多路并行数据变换成为一路高速串行数据输出，同时输出一路高速时钟，高速数据和高速时钟通过激光器驱动电路驱动激光器。

该方案的缺点在于对信号完整性的要求严格，阻抗控制的印刷电路板、高速连接器和电缆的费用较高。而且，由于并串行转换芯片本身不具备可编程能力，其配置灵活性和应用扩展受制于硬件(比如不能动态重配置输出信号的码型和速率，需要为数据协议开销额外的逻辑电路或CPU时钟周期)。同时，复杂外围电路和电源管理电路加大了高速激光调制信号源的设计难度，也不便于集成。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种半导体激光器调制驱动系统，其目的在于解决现有技术激光器直接调制驱动系统中高速调制信号的产生不够灵活，扩展能力差，集成度不高，特别是复杂电路结构及激光器与激光驱动之间高速连接的完整性问题。

本发明提供的一种半导体激光器调制驱动系统，包括：FPGA、驱动电路和匹配电路，所述FPGA内置控制器、配置模块和收发器；所述控制器的输入端与上位机连接，所述控制器的第一输出端与所述配置模块的输入端连接，所述控制器的第二输出端与所述驱动电路的第二输入端连接，所述配置模块的输出端与所述收发器的输入端连接，所述收发器的输出端与所述驱动电路的第一输入端连接；所述驱动电路的第三输入端与半导体激光器的监控电流输出端连接，所述驱动电路的第一输出端与所述匹配电路的第一输入端连接，所述驱动电路的第二输出端与所述匹配电路的第二输入端连接，所述匹配电路的第一输出端与所述半导体激光器的调制电流输入端连接，匹配电路的第二输出端与所述半导体激光器的偏置电流输入端连接。

更进一步地，所述控制器用于接收上位机的配置数据，并根据配置数据输出第一控制信号和第二控制信号，所述第一控制信号用于控制配置模块对收发器的参数进行设置，所述第二控制信号用于控制所述驱动电路对调制信号和偏置电流进行设置；所述配置模块用于根据第一控制信号输出低速并行信号；所述收发器用于将低速并行信号转换成高速串行信号；所述驱动电路用于根据所述收发器输出的所述高速串行信号和所述控制器输出的所述第二控制信号输出偏置电流和调制信号；所述匹配电路用于根据所述驱动电路的输出对线路和半导体激光器进行匹配，使得高速调制信号在半导体激光器和驱动电路之间实现不失真传递。

更进一步地，所述配置模块包括存储单元、选择器、控制单元、速率重配置器、通道重配置器和码型发生器；所述存储单元的输入端作为所述配置模块的输入端，所述选择器的第一输入端连接至所述存储单元的输出端，所述选择器的第二输入端连接所述控制单元，所述选择器的输出端连接至所述速率重配置器的输入端，所述速率重配置器的输出端连接所述收发器，所述通道重配置器和所述码型发生器分别与所述收发器连接。

更进一步地，所述驱动电路包括驱动芯片及其外围电路；所述驱动芯片的第一输入端连接至所述收发器的输出端，所述驱动芯片的第二输入端通过三个数字电位器连接至所述控制器的第二输出端，所述驱动芯片的第三输入端连接至所述半导体激光器的监控电流输出端，所述驱动芯片的第一输出端通过交流耦合电路连接至所述匹配电路的第一输入端，所述驱动芯片的第二输出端连接至所述匹配电路的第二输入端。

更进一步地，所述交流耦合电路包括：耦合电容C_D和上拉电感L_P，所述耦合电容C_D的一端与所述驱动芯片的第一输出端的同相端OUT+连接，所述耦合电容C_D的另一端用于与所述匹配电路的第一输入端连接，所述上拉电感L_P的一端与电源VCC连接，所述上拉电感L_P的另一端与所述匹配电路的第一输入端连接。

更进一步地，所述匹配电路包括隔离单元，阻抗匹配单元和滤波单元；所述隔离单元的一端与所述驱动电路的第二输出端连接，所述隔离单元的另一端与半导体激光器的阴极连接；所述阻抗匹配单元的一端与所述驱动电路的第一输出端LD-连接，所述阻抗匹配单元的另一端与半导体激光器的阴极连接；所述滤波单元的一端接地，所述滤波单元的另一端与半导体激光器的阴极连接。

更进一步地，所述隔离单元包括隔离电感L_B。

更进一步地，所述阻抗匹配单元包括匹配电阻R_D和微带线；所述匹配电阻R_D的一端作为阻抗匹配单元的输入端与半导体激光器的阴极连接，所述匹配电阻R_D的另一端通过所述微带线与所述隔离单元连接。

更进一步地，所述半导体激光器调制驱动系统还包括连接在所述控制器和所述半导体激光器之间的温度控制电路。

更进一步地，所述半导体激光器调制驱动系统还包括连接在所述控制器和所述半导体激光器之间的数模转换电路。

和现有技术相比，本发明有以下优点：

(1)采用具有集成收发器的FPGA芯片作为半导体激光器的高速调制信号产生模块，简化了电路设计与集成，简化了电源分配网络，减少了电路板面积，缩短了设计时间。

(2)借助FPGA强大的资源优势和编程灵活性，通过动态重配置收发器的数据发送通路，不需要对FPGA重新编程，支持多种标准和专用协议，可以实现多种数据码型和速率的调制信号输出。

(3)基于FPGA的可配置Nios II嵌入式软核处理器和上位机通信，并实现整个系统精准高效的完全程控，比传统的单片机或者ARM作为控制核心更加灵活方便，无需额外的硬件开销，系统的扩展性更好。

(4)集成收发器优异的信号完整性和经过优化设计的调制输出匹配电路保证了千兆及以上高速调制信号在半导体激光器驱动电路和激光器之间的不失真有效传递。

(5)与激光器外调制相比，结构简单，集成度高且成本低廉。

附图说明

图1是现有技术提供的直接调制驱动系统结构示意图；

图2是现有技术提供的直接调制驱动系统中高速调制信号产生模块的结构示意图；

图3是本发明提供的半导体激光器调制驱动系统的模块结构示意图；

图4是本发明实施例提供的半导体激光器调制驱动系统中收发器发送数据通路结构示意图；

图5是本发明实施例提供的半导体激光器调制驱动系统中配置模块的原理结构示意图；

图6是本发明实施例提供的半导体激光器调制驱动系统中驱动电路的原理结构示意图；

图7是本发明实施例提供的半导体激光器调制驱动系统中匹配电路的电路结构图；

图8是本发明实施例提供的半导体激光器调制驱动系统的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

本发明实施例提供的半导体激光器的高速调制驱动系统选用成本低廉具有集成收发器的FPGA芯片，一方面内部构建高速收发模块为激光器提供多码型多速率数字调制信号，另一方面配置FPGA嵌入式内核作为系统的控制核心，通过激光器驱动电路独立控制半导体激光器偏置电流和调制电流大小，监测和调整激光器输出功率，经过优化设计的调制输出匹配电路保证了半导体激光器高速直接调制性能。另外，该方案中针对半导体激光器制冷器(Thermoelectric Cooler，TEC)的特点集成了TEC温度控制电路实现激光器温度控制，同时，数模转换(DAC)电路可以输出多路程控电流，可扩展用于多节DBR型可调谐半导体激光器实现波长调谐。系统采用精准高效的完全程控、配置灵活、扩展性好、调制速率高及优异的信号完整性，可使其在无源光通信系统中获得广泛应用。

如图3所示的半导体激光器调制驱动系统1包括：FPGA11、驱动电路12和匹配电路13，FPGA11内置控制器111、配置模块112和收发器113；控制器111的输入端与上位机相连，控制器的第一输出端与配置模块的输入端连接，控制器的第二输出端与驱动电路的第二输入端连接，配置模块112的输出端与收发器的输入端连接，收发器113的输出端与驱动电路的第一输入端连接；驱动电路12的第三输入端与半导体激光器2的监控电流输出端连接，驱动电路12的第一输出端与匹配电路的第一输入端连接，驱动电路12的第二输出端与匹配电路的第二输入端连接，匹配电路13的第一输出端与半导体激光器2的调制电流输入端连接，匹配电路13的第二输出端与半导体激光器2的偏置电流输入端连接。

控制器111用于接收上位机的配置数据，并根据配置数据输出第一控制信号和第二控制信号，第一控制信号用于控制配置模块对收发器相关参数进行设置，第二控制信号用于控制驱动电路对调制信号和偏置电流进行设定；配置模块112用于根据第一控制信号输出低速并行信号；收发器113用于将低速并行信号转换成高速串行信号；驱动电路12用于根据所述收发器输出的所述高速串行信号和所述控制器输出的所述第二控制信号输出相应大小的偏置电流和调制信号；匹配电路13用于根据所述驱动电路的输出对线路(保证传输线的连续性)和终端(保证信号被完全吸收)进行有效的匹配，使得高速调制信号在半导体激光器和驱动电路之间实现不失真传递。

在本发明实施例中，控制器111可以采用由FPGA内部逻辑电路搭建的Nios II嵌入式软核处理器，作为整个系统的控制核心，完成与上位机的通讯和控制信号下发。基于FPGA的嵌入式软核处理器可由用户灵活组建，为适应不同应用的需求，还可以建立并配置合适的外设、存储器和I/O电路。此外，相比并串行转换芯片，FPGA集成收发器本身也具有可编程能力，通过配置模块可以完成对收发器113的输出格式和码型、信号速率，预加重比例、差分输出电压、片上匹配阻抗值和输出耦合方式的参数进行动态配置，为高调制的信号的产生带来了极大灵活性。系统的灵活性还表现经过驱动电路偏置电流、调制电路及半导体激光器输出功率可以独立改变并完全程控。

收发器是指在物理介质上发送高速数字数据或控制信号时，所采用的接收器和发送器的组合，传送大量数据的需要以及新兴的各种传输协议推动了高速收发器的快速发展，本发明实施例中将FPGA与收发器结合并实现半导体激光器高速调制信号的产生，与采用专用高速并串行转换单元相比，既发挥了集成收发器优异的信号完整性，又简化了电源分配网络，减少了电路板面积，缩短了设计时间，有利于电路设计与集成。

在本发明实施例中只使用了收发器中的发送器，图4是收发器发送数据通路结构示意图，由物理编码子层(Physical Coding Sublayer，PCS)和物理介质附加子层(Physical Medium Attachment，PMA)两个子层构成。FPGA中的输出并行数据通过发送器PCS和PMA进行传输，并作为串行数据被发送。

PCS子层包括相位补偿缓冲器、字节串化器和8B/10B编码器。当并行数据连接发送数据通道时，相位补偿缓冲器可以补偿低速并行时钟与FPGA时钟之间的差异。字节串化器可以平分数据位宽，在满足最大FPGA频率限制的同时，使通道达到更高的速率传输。在那些超过最大FPGA收发器接口时钟频率限制的配置中，该模块是必需的，反之是可选的。字节串行器首先转发最低有效位，然后转发最高有效位。可选的8B/10B编码器的作用是对数据编码，可使得发送的“0”、“1”数量保持基本一致，连续的“1”或“0”不超过5位，即每5个连续的“1”或“0”后必须插入一位“0”或“1”，从而保证信号DC平衡，也就是说，在链路超时不致发生DC失调。通过8B/10B编码，可以保证传输的数据串在接收端能够被正确复原。

PMA子层包括串行器和发送输出缓冲器。串行器将PCS上的低速并行8-bit或者10-bit数据转换成发送输出缓冲器的高速串行数据，串行器运用一个1/2串行数据速率的高速时钟，该时钟由外部参考时钟驱动收发器内部锁相环(Phase Locked Loop，PLL)生成，传输顺序是从最低有效为到最高有效位。发送输出缓冲器用于优化串行数据通道性能，能发送器对差分输出电压、预加重、差分片上匹配电阻进行可编程控制。

随着通信速率的提高，为了降低开发成本，缩短设计周期，易于电路集成，特别是为了克服高速光发射系统中存在的信号完整性问题，在早期许多高端FPGA芯片，例如XILINX公司的Virtex-FX系列高端FPGA，其内部自带增强型嵌入式Power PC处理器，具有支持600Mbps至11.1Gbps之间任何速度的吉位级串行收发器，但基于高端FPGA设计的光网络发射单位元成本昂贵。随着半导体集成技术的进步和制造工艺的发展，近年来一些低成本的FPGA也集成了收发器，例如Altera公司的低成本FPGACyclone系列为市场提供了成本低廉，功耗小并具有收发器的FPGA，这为对成本敏感对带宽需求越来越大的无源光网络带来了最佳的选择。

在本发明实施例中，FPGA可以选用Altera公司的Cyclone IV GX系列，该系列的特点是价格低，功耗小，性能好，能提供600M～3.125Gbit/s任意速率的串行输出。Cyclone IV GX收发器通道支持不同的串行协议，不同协议其传输的数据速率不一，根据需要对收发器参数进行设定。例如，当参考时钟频率设定为125MHz，输出码型设定为伪随机码PRBS7，输出格式设定为NRZ，数据位宽设定为20bit，则输出比特率2.5Gbit/s重复长度为2⁷-1的NRZ型随机码。

图5示出了配置模块112的内部结构，配置模块112包括存储单元、选择器、控制单元、速率重配置器、通道重配置器和码型发生器。存储单元由ROM阵列构成，存储单元的输入端连接至控制器111的第一输出端，选择器的第一输入端连接至存储单元的输出端，选择器的第二输入端连接控制单元，选择器的输出端连接至速率重配置器的输入端，速率重配置器的输出端连接收发器，通道重配置器和码型发生器分别与收发器连接。

速率重配置器的作用在于不同串行速率(600Mbps～3.125Gbps)在线重配置，通过采用这一模块，在不影响收发器通道的其他模块的情况下，对提供给收发器通道时钟的多用PLL或者通用PLL进行重配置，当PLL的速率重配置以后，收发器的发送数据速率也会被重配置。速率动态重配置的实现方式过程为：通过存储单元ROM阵列来存储FPGA中不同速率的PLL的参数信息，控制单元根据用户需求控制选择器将特定速率的PLL信息送给速率重配置器，最终送入收发器中更新内部PLL的参数信息，达到输出速率重配置的目的。

通道重配置器可以对差分输出电压幅度、预加重比例进行重配置。

码型发生器通过FPGA逻辑产生稳定的并行数据序列(如0101序列或伪随机码等码型)，按照设定的数据位宽(比如20bit)并将数据以并行的形式传给收发器发送数据通路。该实施方法是对传统的(Linear Feedback ShiftRegisters，LFSR)方案的改进，利用码型的一些本身特性，每次发送20bit并行输出的0101序列数据或伪随机码。其可提供的码型包括RZ(归零)、NRZ(非归零)、DNRZ(延迟非归零)和随机码型(PRBS7，PRBS15，PRBS23，PRBS31…)等数字信号。

驱动电路12为半导体激光器2提供合适大小的偏置电流和调制信号幅度，监测和调整输出光功率。如图6所示，驱动电路12包括驱动芯片121及其外围电路，驱动芯片121的第一输入端连接收发器113输出的DATA和CLK，驱动芯片121的第二输入端通过三个数字电位器连接至控制器111的第二输出端，驱动芯片121的第三输入端连接半导体激光器2的监控电流输出端，驱动芯片121的第一输出端通过交流耦合电路122连接至匹配电路13的第一输入端，驱动芯片121的第二输出端连接至匹配电路13的第二输入端。

驱动电路12的作用是为半导体激光器提供保证其正常工作的偏置电流(1mA-100mA范围内的可编程)和含有所传递信息的数字调制电流(其幅度在5mA-60mA范围内可编程)，而且，偏置电流和调制电流大小可以分别调节。所述驱动电路通过监测半导体激光器内部光电流完成功率控制并实现输出功率稳定。同时，为了保证激光器安全稳定的工作，驱动芯片内部集成慢启动和过流保护电路。

控制器111的第二输出端输出的第二控制信号用于调整三个数字电位器R_MODSET、R_BIASSET、R_ACPSET的阻值大小，从而进一步的改变偏置电流(BIAS端输出)的大小、调制信号的幅度(OUT+、OUT-端差分输出)以及功率监控(MD端)。FPGA集成收发器为驱动芯片数据输入端DATA提供一路高速差分数据，当速率高达2.5Gbps时，FPGA还需要为驱动电路输入端CLK-提供一路同步时钟信号以减少数据抖动。

驱动电路12可以输出幅度高达60mA，上升沿最快100ps的调制信号，由于电路寄生电感会引起足够大的瞬间电压尖峰，交流耦合电路122用于增大驱动电路净空电压(净空电压是指供电电压与沿着某个单独的电路支路的电压降总和的差值电压)，减少电压尖峰，避免因没有足够的净空电压而不能实现对激光器进行快速切换和高速调制。

交流耦合电路122包括耦合电容C_D和上拉电感L_P，耦合电容C_D的一端与驱动芯片121的第一输出端的同相端OUT+连接，耦合电容C_D的另一端与匹配电路13的第一输入端连接，上拉电感L_P的一端与电源VCC连接，另一端与匹配电路13的第一输入端连接。驱动芯片121的第一输出端的反相端OUT-通过并联连接的电感L和电阻R与电源VCC连接。

在本发明实施例中，匹配电路13实现了驱动芯片和半导体激光器的高速连接。如图7所示，匹配电路13包括：隔离单元131，阻抗匹配单元132和滤波单元133，隔离单元131的一端与驱动电路的第二输出端BIAS连接，隔离单元131的另一端与半导体激光器的阴极连接；阻抗匹配单元132的一端与驱动电路的第一输出端LD-连接，阻抗匹配单元132的另一端与半导体激光器的阴极连接；滤波单元133的一端接地，滤波单元133的另一端与半导体激光器的阴极连接。

隔离单元131用于通直隔交，使驱动电路在高速数据输出时候对交流调制信号的负载保持稳定。阻抗匹配单元132作用是对线路和终端进行匹配，使信号在半导体激光器2和驱动电路12之间不失真传输。匹配滤波单元133用于降低半导体激光器输出信号因寄生电感引起的过冲和振铃。

在本发明实施例中，隔离单元131包括：隔离电感L_B，隔离电感L_B的一端与驱动电路的第二输出端BIAS连接，隔离电感L_B的另一端与半导体激光器2的阴极连接。

阻抗匹配单元132包括：匹配电阻R_D和微带线，匹配电阻R_D的一端作为阻抗匹配单元132的输入端与半导体激光器2的阴极连接，匹配电阻R_D的另一端通过微带线与隔离单元131连接。

滤波单元133包括电阻R_F和电容C_F，电阻R_F的一端作为滤波单元133的输入端与半导体激光器2的阴极连接，电阻R_F的另一端通过电容C_F接地。

在本发明实施例中，半导体激光器与激光器驱动电路能否进行协调一致正常工作并达到最优调制性能，关键在于接口电路的信号隔离与传输匹配性能的优劣。在千兆以上高速数据速率下，半导体激光器2阴极的任何容性负载均会降低其光输出特性，为使高速输出电路对交流调制信号的负载保持稳定，在半导体激光器2和驱动电路偏置电流输出端BIAS串联了一个起隔离作用的隔离电感L_B，隔离电感L_B对直流偏置没有影响，但对调制信号呈高阻抗。

半导体激光器调制驱动系统输出的是高频信号，为使信号在半导体激光器2和驱动电路12之间实现不失真的传递，就必须对线路和终端进行有效的阻抗匹配。阻抗匹配单元具体设计举例，如图7所示，方法如下：根据测量出的半导体激光器2的输入阻抗Z_LD，获得相应的输入电阻R_LD(假设半导体激光器的输入电阻为5欧，微带线的特征阻抗为25欧)，计算阻抗匹配单元132所需的串联电阻20欧(R_D＝25-R_LD)，则需要串联一个20欧的匹配电阻，然后设计一条特征阻抗为25欧的微带线用于驱动电路12和半导体激光器2连接。

滤波单元133所构成的阻容网络(R_F、C_F)的作用是补偿半导体激光器封装内部的引线寄生电感，以降低激光器输出信号因寄生电感引起的过冲和振铃。

本发明采用具有集成收发器的FPGA芯片作为半导体激光器的高速调制信号源，和采用专用高速并串转换(SERDES)芯片相比，简化了电路设计与集成，简化了电源分配网络，减少了电路板面积，缩短了设计时间。基于FPGA的可配置Nios II嵌入式软核处理器对整个系统实现精准高效的完全程控，比传统的单片机或者ARM作为控制核心更加灵活方便，无需额外的硬件开销，扩展性更好。同时，借助FPGA强大的资源优势和编程灵活性，可以实现多种数据码型和速率的调制信号输出，集成收发器优异的信号完整性和经过优化设计的调制输出匹配电路保证了千兆及以上高速调制信号在半导体激光器驱动电路和激光器之间的有效传递。系统结构简单，集成度高且成本低廉，可在无源光通信系统中获得广泛应用。

本发明实施例提供的半导体激光器调制驱动系统针对激光器TEC制冷器的特点，可以集成TEC控制电路，能够为激光器提供0-3A的制冷电流。与FPGA相连的数模转换电路提供多路程控恒流输出，可扩展用于多节DBR型可调谐半导体激光器实现波长变换。即针对不同应用场合的不同半导体激光器，可以在上述半导体激光器调制驱动系统的基础上增加温度控制电路或数模转换电路。

如图8(A)所示，当半导体激光器2内置制冷器时，半导体激光器调制驱动系统还包括温度控制电路14，温度控制电路14连接在控制器111和半导体激光器2之间，用于保持半导体激光器温度恒定，抑制波长漂移；温度控制电路14能够为内置制冷器的半导体激光器提供0-3A的制冷电流。温度控制电路14与被驱动半导体激光器内部的制冷器相连，从器件热敏电阻上获取温度电压信息，从而设置相应的制冷电流到器件内部的制冷器，使激光器管芯温度回到目标温度。

如图8(B)所示，当半导体激光器2为多节DBR型可调谐半导体激光器时，半导体激光器调制驱动系统还包括数模转换电路15，数模转换电路15的输入端连接至控制器111，数模转换电路15的输出端连接至半导体激光器2；数模转换电路15用于输出多路可编程电流实现波长变换。数模转换电路从上位机或ROM查找表获得数据源，经数模转换(DAC)和放大电路实现多路恒流输出，提供给可调谐半导体激光器无源节，完成通信波长选择与变换。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体激光器调制驱动系统，其特征在于，包括：FPGA（11）、驱动电路（12）和匹配电路（13），所述FPGA（11）内置控制器、配置模块和收发器；

所述控制器的输入端用于与上位机（3）连接，所述控制器的第一输出端与所述配置模块的输入端连接，所述控制器的第二输出端与所述驱动电路的第二输入端连接，所述配置模块的输出端与所述收发器的输入端连接，所述收发器的输出端与所述驱动电路（12）的第一输入端连接；所述驱动电路（12）的第三输入端与半导体激光器（2）的监控电流输出端连接，所述驱动电路（12）的第一输出端与所述匹配电路（13）的第一输入端连接，所述驱动电路（12）的第二输出端与所述匹配电路（13）的第二输入端连接，所述匹配电路（13）的第一输出端与所述半导体激光器（2）的调制电流输入端连接，匹配电路（13）的第二输出端与所述半导体激光器（2）的偏置电流输入端连接。

2.如权利要求1所述的半导体激光器调制驱动系统，其特征在于，所述控制器（111）用于接收上位机（3）的配置数据，并根据配置数据输出第一控制信号和第二控制信号，所述第一控制信号用于控制配置模块（112）对收发器（113）的参数进行设置，所述第二控制信号用于控制所述驱动电路（12）对调制信号和偏置电流进行设置；

所述配置模块（112）用于根据第一控制信号输出低速并行信号；

所述收发器（113）用于将低速并行信号转换成高速串行信号；

所述驱动电路（12）用于根据所述收发器输出的所述高速串行信号和所述控制器输出的所述第二控制信号输出偏置电流和调制信号；

所述匹配电路（13）用于根据所述驱动电路（12）的输出对线路和半导体激光器进行匹配，使得高速调制信号在半导体激光器和驱动电路之间实现不失真传递。

3.如权利要求1所述的半导体激光器调制驱动系统，其特征在于，所述配置模块（112）包括存储单元、选择器、控制单元、速率重配置器、通道重配置器和码型发生器；

所述存储单元的输入端作为所述配置模块的输入端，所述选择器的第一输入端连接至所述存储单元的输出端，所述选择器的第二输入端连接所述控制单元，所述选择器的输出端连接至所述速率重配置器的输入端，所述速率重配置器的输出端连接所述收发器，所述通道重配置器和所述码型发生器分别与所述收发器连接。

4.如权利要求1所述的半导体激光器调制驱动系统，其特征在于，所述驱动电路（12）包括：驱动芯片（121）及其外围电路；

所述驱动芯片（121）的第一输入端连接至所述收发器（113）的输出端，所述驱动芯片（121）的第二输入端通过三个数字电位器连接至所述控制器（111）的第二输出端，所述驱动芯片（121）的第三输入端连接至所述半导体激光器（2）的监控电流输出端，所述驱动芯片（121）的第一输出端通过交流耦合电路（122）连接至所述匹配电路（13）的第一输入端，所述驱动芯片（121）的第二输出端连接至所述匹配电路（13）的第二输入端。

5.如权利要求4所述的半导体激光器调制驱动系统，其特征在于，所述交流耦合电路（122）包括：耦合电容C_D和上拉电感L_P，所述耦合电容C_D的一端与所述驱动芯片（121）的第一输出端的同相端OUT+连接，所述耦合电容C_D的另一端用于与所述匹配电路（13）的第一输入端连接，所述上拉电感L_P的一端与电源VCC连接，所述上拉电感L_P的另一端与所述匹配电路（13）的第一输入端连接。

6.如权利要求1所述的半导体激光器调制驱动系统，其特征在于，所述匹配电路（13）包括隔离单元（131），阻抗匹配单元（132）和滤波单元（133）；

所述隔离单元（131）的一端与所述驱动电路（12）的第二输出端连接，所述隔离单元（131）的另一端与半导体激光器（2）的阴极连接；

所述阻抗匹配单元（132）的一端与所述驱动电路（12）的第一输出端LD-连接，所述阻抗匹配单元（132）的另一端与半导体激光器（2）的阴极连接；

所述滤波单元（133）的一端接地，所述滤波单元（133）的另一端与半导体激光器（2）的阴极连接。

7.如权利要求6所述的半导体激光器调制驱动系统，其特征在于，所述隔离单元（131）包括隔离电感L_B。

8.如权利要求6或7所述的半导体激光器调制驱动系统，其特征在于，所述阻抗匹配单元（132）包括匹配电阻R_D和微带线；

所述匹配电阻R_D的一端作为阻抗匹配单元（132）的输入端与半导体激光器（2）的阴极连接，所述匹配电阻R_D的另一端通过所述微带线与所述隔离单元（131）连接。

9.如权利要求8所述的半导体激光器调制驱动系统，其特征在于，所述半导体激光器调制驱动系统还包括连接在所述控制器（111）和所述半导体激光器（2）之间的温度控制电路（14）。

10.如权利要求8所述的半导体激光器调制驱动系统，其特征在于，所述半导体激光器调制驱动系统还包括连接在所述控制器（111）和所述半导体激光器（2）之间的数模转换电路（15）。

Images