CN103308848B - 高压集成电路vs瞬态负压耐受能力测试装置及方法 - Google Patents

Abstract

本发明提供一种高压集成电路VS瞬态负压耐受能力测试装置，包括半桥驱动电路和负压产生电路，所述负压产生电路包括控制电路、第一开关器件和负压调节电源；所述控制电路可连接至高压集成电路的HIN信号输入端，用于产生预定脉宽的脉冲信号并驱动第一开关器件通断；所述第一开关器件的输出端连接至半桥驱动电路的输出节点，输入端连接至所述负压调节电源，当第一开关器件导通时，可将与所述负压调节电源绝对值相等的负压叠加到半桥驱动电路的输出节点上。本发明还提供一种测试方法。本发明提供的测试装置在所述半桥驱动电路的基础上增加负压产生电路，能产生一幅值和持续时间可连续调节的VS瞬态负压，从而实现对高压集成电路VS瞬态负压耐受能力测试。

Description

高压集成电路VS瞬态负压耐受能力测试装置及方法

技术领域

本发明涉及高压集成电路领域，尤其涉及一种高压集成电路VS瞬态负压耐受能力测试装置及方法。

背景技术

HVIC（HighVoltageIntegratedCircuit，高压集成电路）将新型高压功率器件、高低压逻辑控制电路和保护电路集成到单一硅片上，由于其具有高可靠性、稳定性、低功耗、体积、重量和成本等方面的优势，在各种领域得到了广泛的应用，例如电机驱动、荧光灯驱动以及电源管理，对应用领域的智能化、节能化起着重要的意义。

当高压集成电路应用在感性负载的环境中时，产生的一个典型问题是：硬切换会产生负瞬态电压的尖峰，其幅值和持续时间会随开关的情况和PCB（PrintedCircuitBoard，印刷电路板）布局而异，特别是在短路等较高的交换电流情况下。

请参考图1所示，为高压集成电路HVIC的半桥式应用电路，包括高压集成电路HVIC和半桥驱动电路，所述半桥驱动电路包括自举电阻Rboot、自举二极管Dboot、自举电容Cboot、晶体管Q1和Q2、栅极驱动电阻RG1和RG2、寄生电感Ls1和Ls2、高侧续流二极管D10和低侧续流二极管D20、负载电感Load、旁路电容Cf和Cin；其中，自举电阻Rboot一端连接HVIC的电源电压VCC，另一端连接自举二极管Dboot的阳极，自举二极管Dboot的阴极连接自举电容Cboot的一端和HVIC的高压区电源VB，自举电容Cboot的另一端连接HVIC的VS脚，由Rboot、Dboot和Cboot组成的自举电路给HVIC的高压区电源VB供电；晶体管Q1的栅极经栅极驱动电阻RG1后连接到HVIC的高压输出端HO，晶体管Q1的漏极连接到母线电压，源极连接寄生电感Ls1的一端，高侧续流二极管D10的阳极与晶体管Q1的源极连接，阴极与晶体管Q1的漏极连接；晶体管Q2的栅极经栅极驱动电阻RG2后连接到HVIC的低压输出端LO，晶体管Q2的源极接地，漏极连接寄生电感Ls2的一端，低侧续流二极管D20的阴极连接晶体管Q2的漏极，阳极连接晶体管Q2的源极；寄生电感Ls1的另一端、寄生电感Ls2的另一端和HVIC的VS脚连接在一起，且该连接处形成的连接节点作为所述半桥驱动电路的输出节点连接到负载电感Load的一端，负载电感Load的另一端接地；HVIC的VCC与VSS脚之间连接有旁路电容Cin，母线电压与HVIC的VSS脚之间连接有旁路电容Cf；HVIC的HIN脚连接输入信号HIN，LIN脚连接输入信号LIN，VSS脚接地。

在前述半桥式应用电路中，当晶体管Q1关断时，负载电感Load的续流特性会使电流流过晶体管Q2的低侧续流二极管D20形成续流电流，在这种情况下低侧续流二极管D20的前向偏置和电感Ls1会将VS脚的电压低到VSS以下，即VS脚的电压将变成负电压，且该负电压的大小正比于寄生电感和电流切换速度di/dt。具体请参图2所示，晶体管Q1关断期间VS脚的波形图。

总之，VS瞬态负压会对高压集成电路的工作造成一系列的不利影响，例如：自举电容Cboot过充电、高压集成电路的高压区内部结构发生闩锁、输出锁定和上下桥臂直通，这些不利影响会对高压集成电路及其应用系统造成灾难性的后果，且所述VS瞬态负压都是在PWM（PulseWidthModulation，脉冲宽度调制）频率下发生的，每秒有可能发生16000次。由此可见，对VS瞬态负压的耐受能力是衡量所述高压集成电路的重要指标。

目前，针对所述高压集成电路的VS瞬态负压进行测试来衡量高压集成电路耐受能力，主要通过以下方式：

请参考如图3所示的测试装置，通过模拟所述高压集成电路的真实工作情况进行测试。具体地，搭建所述半桥驱动电路，模拟高压集成电路实际应用环境，通过示波器检测VS脚及高压集成电路输出来观察某一特定VS负压下，所述高压集成电路是否正常工作。在图3中，高压集成电路的高压输出端HO串联电阻R1后连接高侧晶体管M1的栅极，高压集成电路的低压输出端LO串联电阻R2后连接低侧晶体管M2的栅极，晶体管M1漏极连接到母线电压，晶体管M2源极接地，晶体管M1的源极与晶体管M2的漏极连接并驱动负载电感Load和负载电容C1，续流二极管D1并联于晶体管M1的漏极与源极之间，续流二极管D2并联于晶体管M2的漏极与源极之间，L1和L2为寄生电感，VS瞬态负压的幅值和持续时间与电阻R1和R2、寄生电感L1和L2、输出端HO和LO的驱动能力、负载电流、晶体管M1和M2开关特性等因素有关，因此通过调节以上参数可实现对VS瞬态负压的幅值和持续时间进行适当的调节。但是，所述测试装置想要对VS瞬态负压的幅值和持续时间进行连续调节几乎是不可能实现的，由此会导致无法判断出所述高压集成电路在各种幅值、各种持续时间的VS负压下是否能正常工作。

发明内容

针对前述现有测试装置无法对VS瞬态负压的幅值和持续时间进行连续调节，导致无法判断出所述高压集成电路在各种幅值、各种持续时间的VS负压下是否能正常工作的技术问题，本发明提供一种新型的高压集成电路VS瞬态负压耐受能力测试装置。

本发明的目的是通过以下技术方案实现的：

一种高压集成电路VS瞬态负压耐受能力测试装置，包括半桥驱动电路和负压产生电路，所述负压产生电路包括控制电路、第一开关器件和负压调节电源；其中，

所述控制电路可连接至高压集成电路的HIN信号输入端，并用于产生预定脉宽的脉冲信号，将所述预定脉宽的脉冲信号放大处理后连接至第一开关器件的控制端，驱动所述第一开关器件通断；

所述第一开关器件的输出端连接至半桥驱动电路的输出节点，输入端连接至所述负压调节电源的负极，所述负压调节电源的正极接地，当所述第一开关器件导通时，将与所述负压调节电源绝对值相等的负压叠加到所述半桥驱动电路的输出节点上。

本发明提供的高压集成电路VS瞬态负压耐受能力测试装置中，在模拟高压集成电路实际工作状况的半桥驱动电路的基础上增加负压产生电路，所述负压产生电路中的控制电路可连接至高压集成电路的HIN信号输入端，利用HIN信号同步在控制电路中产生预定宽度的脉冲信号，当所述脉冲信号驱动第一开关器件导通时，可将与所述负压调节电源绝对值相等的负压叠加到所述半桥驱动电路的输出节点即高压集成电路的VS脚上，产生一个幅值、持续时间可连续调节的VS瞬态负压，具体所述负压的幅值可以通过负压调节电源来调节实现，所述负压的持续时间可以通过调节所述脉冲信号的预定宽度来实现，从而能够判断出所述高压集成电路在各种幅值、各种持续时间的VS负压下是否能正常工作，得出所述高压集成电路VS瞬态负压的耐受能力，为高压集成电路的应用设计提供了准确和详尽的参考。

本发明还提供一种高压集成电路VS瞬态负压耐受能力测试方法，所述测试方法包括连接步骤、第一开关器件导通步骤和负压叠加步骤；其中，

所述连接步骤包括：将前述的高压集成电路VS瞬态负压耐受能力测试装置与待测高压集成电路配合连接；

所述第一开关器件导通步骤包括：所述控制电路在所述HIN信号由高电平转到低电平时同步产生一预定脉宽的脉冲信号，并将所述预定脉宽的脉冲信号放大处理后连接至所述第一开关器件的控制端，驱动所述第一开关器件导通；

负压叠加步骤包括：当所述第一开关器件导通时，将与所述负压调节电源绝对值相等的负压叠加到所述半桥驱动电路的输出节点即高压集成电路的VS脚上，并在所述脉冲信号的预定脉宽时间范围内，将所述负压的幅值不断加大，直至所述待测高压集成电路工作失效，根据所述脉冲信号的预定脉宽和所述脉冲信号的预定脉宽时间范围内所述待测高压集成电路失效时对应的负压幅值，得出所述待测高压集成电路VS瞬态负压的耐受能力。

本发明提供的高压集成电路VS瞬态负压耐受能力测试方法中，首先将所述高压集成电路VS瞬态负压耐受能力测试装置与待测高压集成电路配合连接，即保证相应接口之间实现有效的电气连接；然后利用HIN信号由高电平转到低电平时由所述控制电路同步产生一预定脉宽的脉冲信号，经放大处理后驱动所述第一开关器件导通；最后，当所述脉冲信号驱动第一开关器件导通即所述半桥驱动电路的输出节点的电压下降到0电位时，将与所述负压调节电源绝对值相等的负压叠加到所述半桥驱动电路的输出节点即高压集成电路的VS脚上，产生一个幅值、持续时间可连续调节的VS瞬态负压，观察在所述VS瞬态负压期间所述高压集成电路工作失效时对应的负压幅值，得出所述高压集成电路VS瞬态负压的耐受能力，为高压集成电路的应用设计提供了准确和详尽的参考。

附图说明

图1是现有技术提供的高压集成电路的半桥式应用电路示意图；

图2是图1中晶体管Q1关断期间高压集成电路VS脚的波形示意图；

图3是现有技术提供的高压集成电路VS瞬态负压耐受能力测试装置示意图；

图4是本发明实施例提供的高压集成电路VS瞬态负压耐受能力测试装置示意图；

图5是本发明实施例提供的测试装置中负压产生时电路各节点的波形示意图；

图6是本发明实施例提供的一种三相高压集成电路在25℃时VS瞬态负压安全工作区示意图。

其中，1、高压集成电路；2、控制电路；21、脉冲发生器；22、放大电路；23、隔离电路；3、第一栅极网络；4、第二栅极网络；5、负载电路；6、高压集成电路正常工作区。

具体实施方式

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

请参考图4所示，一种高压集成电路VS瞬态负压耐受能力测试装置，包括半桥驱动电路和负压产生电路，所述负压产生电路包括控制电路2、第一开关器件M3和负压调节电源VDC_VS；其中，

所述控制电路2可连接至高压集成电路1的HIN信号输入端（高侧输入端），并用于产生预定脉宽的脉冲信号，将所述预定脉宽的脉冲信号放大处理后连接至第一开关器件M3的控制端，驱动所述第一开关器件M3通断；

所述第一开关器件M3的输出端连接至半桥驱动电路的输出节点，输入端连接至所述负压调节电源VDC_VS的负极，所述负压调节电源VDC_VS的正极接地，当所述第一开关器件M3导通时，将与所述负压调节电源VDC_VS绝对值相等的负压叠加到所述半桥驱动电路的输出节点上。

本发明提供的高压集成电路VS瞬态负压耐受能力测试装置中，在模拟高压集成电路实际工作状况的半桥驱动电路的基础上增加负压产生电路，所述负压产生电路中的控制电路可连接至高压集成电路的HIN信号输入端，利用HIN信号同步在控制电路中产生预定宽度的脉冲信号，当所述脉冲信号驱动第一开关器件导通时，可将与所述负压调节电源绝对值相等的负压叠加到所述半桥驱动电路的输出节点即高压集成电路的VS脚上，产生一个幅值、持续时间可连续调节的VS瞬态负压，具体所述负压的幅值可以通过负压调节电源来调节实现，所述负压的持续时间可以通过调节所述脉冲信号的预定宽度来实现，从而能够判断出所述高压集成电路在各种幅值、各种持续时间的VS负压下是否能正常工作，得出所述高压集成电路VS瞬态负压的耐受能力，为高压集成电路的应用设计提供了准确和详尽的参考。

请参考图4所示，作为具体的实施例，所述控制电路2包括脉冲发生器21、放大电路22和隔离电路23；其中，

所述脉冲发生器21可连接至所述高压集成电路1的HIN信号输入端，并用于产生所述预定脉宽的脉冲信号；

所述放大电路22的输入端连接至所述脉冲发生器21，用于将所述预定脉宽的脉冲信号的电压幅值和电流驱动能力放大后输出至所述隔离电路23，所述隔离电路23连接至所述第一开关器件M3的控制端。

在本实施例中，所述脉冲发生器21可以选用实验室中常用的信号发生器，所述脉冲发生器21输出的预定脉宽可决定叠加在高压集成电路VS脚上的负压持续时间，因此可以通过调节所述脉冲信号的预定宽度对测试用的VS瞬态负压的持续时间进行调节；同时，所述脉冲发生器21可连接至高压集成电路1的HIN信号输入端，其主要用于保证所述脉冲发生器21与输入信号HIN同步，具体可在HIN信号由高电平翻转到低电平时由所述脉冲发生器21同步输出预定脉宽的脉冲信号。所述放大电路22的输入端接收所述脉冲发生器21输出的预定脉宽的脉冲信号，并将所述脉冲信号的电压幅值放大后输出至隔离电路23，再由隔离电路23来驱动所述第一开关器件M3开启，在所述半桥驱动电路的输出节点VS快速下降到0电位时将一定持续时间的负压强加到VS，观察VS负压期间所述高压集成电路HVIC工作是否正常，负压产生时电路各节点的波形示意图如图5所示；同时，本实施例中将所述脉冲信号的电压幅值和电流驱动能力进行了放大处理后输出，主要是保证所述放大电路22有相当强的驱动能力经隔离电路23后完成对所述第一开关器件M3的驱动。

请参考图4所示，作为具体的实施例，所述放大电路22包括驱动器U1、电容C6、C7和C8、二极管D3、D4和D5，所述驱动器U1的输入端作为所述放大电路22的输入端连接至所述脉冲发生器21，所述驱动器U1的输出端、二极管D3的阳极、二极管D4的阴极、二极管D5的阴极和电容C8的一端相互连接形成一个连接节点，所述驱动器U1的电源端、二极管D3的阴极、电容C6的一端和电容C7的一端与所述高压集成电路1的电源电压VCC连接，所述驱动器U1的接地端、二极管D4的阳极、电容C6的另一端和电容C7的另一端接地，所述二极管D5的阳极和电容C8的另一端相连作为所述放大电路22的输出端连接至所述隔离电路23；

所述隔离电路23为变压器，所述变压器的原边与所述放大电路22的输出端连接，变压器的副边连接至所述第一开关器件M3的控制端。

在本实施例中，所述驱动器U1的电源端与所述高压集成电路1的电源电压VCC连接，其主要是为所述放大电路22供电，并将所述脉冲信号的电压幅值和电流驱动能力经所述驱动器U1后加大；VCC的典型值为15V，所述脉冲发生器21产生的脉冲信号的电压幅值为5V，所述脉冲信号经过反相器U1处理后，其电压幅值可变为15V，且所述脉冲信号的预定脉宽不变，同时所述驱动器U1的输出电流也具有一定的驱动能力。所述二极管D3和D4起钳位作用，保证所述驱动器U1输出端的电压基本维持在15V附近；所述电容C6和C7起旁路作用，对输入至所述驱动器U1的所述高压集成电路1的电源电压VCC进行滤波；所述电容C8为交流耦合电容，用于提供变压器的重启电压，并复位变压器磁通；所述二极管D5并联于所述电容C8的两端，主要用于抑制所述电容C8与变压器之间的振铃。所述变压器的原边与所述放大电路22的输出端连接具体为：所述变压器原边的一端与所述放大电路22的输出端连接，变压器原边的另一端接地。

请参考图4所示，作为具体的实施例，所述控制电路2还包括电阻R8和二极管D6，所述隔离电路23与所述电阻R8和二极管D6分别并联后驱动所述第一开关器件M3通断。具体地，所述隔离电路23为变压器，变压器副边的一端与所述电阻R8和二极管D6的一端连接后接至所述第一开关器件M3的控制端，所述变压器副边的另一端与所述电阻R8和二极管D6的另一端连接至隔离地GND_ISO。本实施例中，在所述变压器副边分别并联所述电阻R8和二极管D6，其主要是保护所述第一开关器件M3的控制端免受噪声干扰而产生误导通，提高了测试的准确性；同时，本实施中具体采用所述变压器来驱动所述第一开关器件M3，主要是用于隔离地GND_ISO与大地GND之间的相互隔离，具体通过所述变压器原边的另一端接地GND，副边的另一端接隔离地GND_ISO来实现隔离。

请参考图4所示，作为具体的实施例，所述半桥驱动电路包括自举电路、第一栅极网络3、第二栅极网络4、第二开关器件Q3、第三开关器件Q4和负载电路5；其中，

所述自举电路可连接于高压集成电路1的电源电压VCC和高压区电源VB之间，用于给所述高压区电源VB供电；

所述第一栅极网络3的输入端可连接至高压集成电路1的高压输出端HO，输出端连接至所述第二开关器件Q3，用于驱动所述第二开关器件Q3通断；

所述第二栅极网络4的输入端可连接至高压集成电路1的低压输出端LO，输出端连接至第三开关器件Q4，用于驱动所述第三开关器件Q4通断；

所述第二开关器件Q3和第三开关器件Q4相互连接，在连接处形成的连接节点可与高压集成电路1的VS脚连接，且该连接节点为所述半桥驱动电路的输出节点连接至所述负载电路5。

在本实施例中，所述半桥驱动电路的基本构成与背景技术中类似，在此不再赘述，其主要用于模拟高压集成电路1的实际工作情况，并在所述半桥驱动电路上形成VS负压输出节点，便于所述负压产生电路将所产生的负压叠加到该输出节点VS上。

作为具体的实施例，所述第一开关器件M3、第二开关器件Q3和第三开关器件Q4均为NMOS晶体管；其中，

第一开关器件M3的栅极（即控制端）连接所述控制电路2的输出端，漏极（即输出端）连接至所述半桥驱动电路的输出节点VS，源极（即输入端）与所述负压调节电源VDC_VS的负极相连且连接至隔离地GND_ISO，所述负压调节电源VDC_VS的正极接地GND；

第二开关器件Q3的栅极连接所述第一栅极网络3的输出端，漏极连接所述半桥驱动电路的母线电源VDC_IN；

第三开关器件Q4的栅极连接所述第二栅极网络4的输出端，源极接地GND；所述第二开关器件Q3的源极和第三开关器件Q4的漏极相互连接，在该连接处形成的连接节点可与所述高压集成电路1的VS脚连接，且该连接节点作为所述半桥驱动电路的输出节点连接至所述负载电路5。

在本实施例中，将所述第一开关器件M3、第二开关器件Q3和第三开关器件Q4设置成NMOS晶体管，只是一种具体的实施方式，本领域的技术人员在前述基础上，还可以进行相应的变换，例如设置成IGBT等，只要能够实现有效的开关即可。具体地，所述负压调节电源VDC_VS的负极连接至隔离地GND_ISO，正极接地GND，由此保证了所述隔离地GND_ISO的电压为所述负压调节电源VDC_VS的负值；所述第二开关器件Q3的源极和第三开关器件Q4的漏极相互连接，且相互连接形成的连接节点可与所述高压集成电路1的VS脚连接，说明该相互连接节点的电压就是所述高压集成电路VS脚的电压，也即是本发明所述半桥驱动电路上形成的VS负压输出节点；当所述第一开关器件M3被导通后，与第一开关器件M3源极连接的隔离地GND_ISO的电压将被叠加到半桥驱动电路工作时的VS负压输出节点上，并可对所述负压的幅值和持续时间进行调节；所述半桥驱动电路的母线电源VDC_IN的电压可以设置在20V以上即可，但也不需要设置太高以方便测试。

请参考图4所示，作为具体的实施例，所述第一栅极网络3包括电阻R3、三极管Q5、电阻R5和二极管D8，所述电阻R3的一端和三极管Q5的基极连接作为所述第一栅极网络3的输入端，所述电阻R3的另一端、三极管Q5的发射极、电阻R5的一端和二极管D8的阴极相互连接在一起作为所述第一栅极网络3的输出端，所述三极管Q5的集电极、电阻R5的另一端和二极管D8的阳极连接到所述高压集成电路1的VS脚。本实施例中，所述电阻R3确定驱动电流的大小用来调节第二开关器件Q3的开关时间，所述三极管Q5、电阻R5和二极管D8组合为第二开关器件Q3栅极电压钳位，防止因系统开关噪声导致所述第二开关器件Q3误导通；同时，驱动所述第二开关器件Q3导通的电路并不局限于本实施例中所述第一栅极网络3包括的具体器件组成，本领域的技术人员在前述实施例的基础上，还可以采用图1中简单的栅极驱动电阻RG1或其它的驱动电路等，只要能有效驱动即可。

请参考图4所示，作为具体的实施例，所述第二栅极网络4包括电阻R4、三极管Q6、电阻R6和二极管D9，所述电阻R4的一端和三极管Q6的基极连接作为所述第二栅极网络4的输入端，所述电阻R4的另一端、三极管Q6的发射极、电阻R6的一端和二极管D9的阴极相互连接在一起作为所述第二栅极网络4的输出端，所述三极管Q6的集电极、电阻R6的另一端和二极管D9的阳极接地。本实施例中，所述电阻R4确定驱动电流的大小用来调节第三开关器件Q4的开关时间，所述三极管Q6、电阻R6和二极管D9组合为第三开关器件Q4栅极电压钳位，防止因系统开关噪声导致所述第三开关器件Q4误导通；同时，驱动所述第三开关器件Q4导通的电路并不局限于本实施例中所述第二栅极网络4包括的具体器件组成，本领域的技术人员在前述实施例的基础上，还可以采用图1中简单的栅极驱动电阻RG2或其它的驱动电路等，只要能有效驱动即可。

请参考图4所示，作为具体的实施例，所述自举电路包括自举电阻R7、自举二极管D7和自举电容C3，所述自举电阻R7的一端连接高压集成电路1的电源电压VCC，另一端连接自举二极管D7的阳极，自举二极管D7的阴极连接自举电容C3的一端和高压集成电路1的高压区电源VB，自举电容C3的另一端连接高压集成电路的VS脚。本实施例中，由自举电阻R7、自举二极管D7和自举电容C3组成的自举电路，其主要用于给所述高压集成电路的高压区电源VB供电，高压区的浮动地为VS脚。

请参考图4所示，作为具体的实施例，所述负载电路5包括负载电感L、电容C5、电阻R9和电阻R10，所述负载电感L的一端与所述半桥驱动电路的输出节点VS连接，另一端连接所述电容C5、电阻R9和电阻R10共同连接的一端，所述电容C5、电阻R9和电阻R10共同连接的另一端接地GND。本实施例中，所述电容C5、电阻R9和电阻R10共同连接的一端还可作为所述负载电路5的输出端Vout，用于输出一稳定的电压；所述电容C5为降压电容器，用于减小输出电压的偏移；所述电阻R9和电阻R10用于模拟实际应用来提供负载电流。

至此，所述高压集成电路1与所述自举电路、第一栅极网络3和第二栅极网络4配合，以驱动所述半桥驱动电路的第二开关器件Q3和第三开关器件Q4，并在所述第二开关器件Q3的源极和第三开关器件Q4的漏极相互连接形成的连接节点VS上接入负载电路5，共同组合为一同步降压转换器结构，其接近于一种高压集成电路的实际应用情况，由此实现对所述高压集成电路的实际应用情况进行充分的模拟。

请参考图4所示，作为具体的实施例，所述半桥驱动电路的母线电源VDC_IN的正极和负极之间并联有旁路电容C4，所述高压集成电路的电源电压VCC和地GND之间连接有旁路电容C2，所述负压调节电源VDC_VS的正极和负极之间并联有旁路电容C9和C10。本实施中，设置所述旁路电容C4、C2、C9和C10，其主要分别用于保证所述半桥驱动电路的母线电源、高压集成电路的电源电压和负压调节电源各自输出的电压稳定可靠。

本发明提供的高压集成电路VS瞬态负压耐受能力测试装置制作简单，成本低廉，操作灵活，高效可靠，能够实现VS瞬态负压的幅值和持续时间进行连续调节，可以对所述高压集成电路VS瞬态负压的耐受能力这一重要指标进行全面的测试和评估。

本发明还提供一种高压集成电路VS瞬态负压耐受能力测试方法，所述测试方法包括连接步骤、第一开关器件导通步骤和负压叠加步骤；其中，

所述连接步骤包括：将前述的高压集成电路VS瞬态负压耐受能力测试装置与待测高压集成电路配合连接；

所述第一开关器件导通步骤包括：所述控制电路在所述HIN信号由高电平转到低电平时同步产生一预定脉宽的脉冲信号，并将所述预定脉宽的脉冲信号放大处理后连接至所述第一开关器件的控制端，驱动所述第一开关器件导通；

负压叠加步骤包括：当所述第一开关器件导通时，将与所述负压调节电源绝对值相等的负压叠加到所述半桥驱动电路的输出节点即高压集成电路的VS脚上，并在所述脉冲信号的预定脉宽时间范围内，将所述负压的幅值不断加大，直至所述待测高压集成电路工作失效，根据所述脉冲信号的预定脉宽和所述脉冲信号的预定脉宽时间范围内所述待测高压集成电路失效时对应的负压幅值，得出所述待测高压集成电路VS瞬态负压的耐受能力。

本发明提供的高压集成电路VS瞬态负压耐受能力测试方法中，首先将所述高压集成电路VS瞬态负压耐受能力测试装置与待测高压集成电路配合连接，即保证相应接口之间实现有效的电气连接；然后利用HIN信号由高电平转到低电平时由所述控制电路同步产生一预定脉宽的脉冲信号，经放大处理后驱动所述第一开关器件导通；最后，当所述脉冲信号驱动第一开关器件导通即所述半桥驱动电路的输出节点的电压下降到0电位时，将与所述负压调节电源绝对值相等的负压叠加到所述半桥驱动电路的输出节点即高压集成电路的VS脚上，产生一个幅值、持续时间可连续调节的VS瞬态负压，观察在所述VS瞬态负压期间所述高压集成电路工作失效时对应的负压幅值，得出所述高压集成电路VS瞬态负压的耐受能力，为高压集成电路的应用设计提供了准确和详尽的参考。

作为具体的实施例，在所述连接步骤中，所述测试装置与待测高压集成电路配合连接具体可包括以下连接：

所述高压集成电路1中电源电压VCC与所述自举电路中自举电阻R7的连接；所述高压集成电路1中高压区电源VB与所述自举电路中自举二极管D7的阴极和自举电容C3一端的连接；所述高压集成电路1中VS管脚与所述自举电路中自举电容C3另一端和所述半桥驱动电路的输出节点的连接；所述高压集成电路1中高压输出端HO与所述第一栅极网络3输入端的连接；所述高压集成电路1中低压输出端LO与所述第二栅极网络4输入端的连接；所述高压集成电路1中HIN信号输入端与外部HIN信号和所述脉冲发生器21的连接；所述高压集成电路1中LIN信号输入端与外部LIN信号的连接等。本实施例中，将所述测试装置与待测高压集成电路配合连接，主要是对所述待测高压集成电路的实际工作和应用情况进行模拟，且保证模拟真实有效。

作为优选的实施例，为了对所述高压集成电路VS瞬态负压耐受能力进行全面测试，在测试之前可以预先确定多个预定脉宽的脉冲信号，即预先确定一系列具有预定负压持续时间宽度的脉冲信号，然后分别执行所述第一开关器件导通步骤和负压叠加步骤；具体地，当每个负压持续时间宽度内的负压被叠加到所述高压集成电路的VS脚上时，在每个负压持续时间宽度内将负压的幅值不断加大，直至所述待测高压集成电路失效为止，如此会得到每个负压持续时间宽度内所述待测高压集成电路失效时对应的负压幅值。据此，根据一系列的负压持续时间宽度和每个负压持续时间宽度内所述待测高压集成电路失效时对应的负压幅值，可以全面得出所述待测高压集成电路的耐受能力，即在一系列VS瞬态负压期间内所述待测高压集成电路的安全工作区。

作为优选的实施例，将所述待测高压集成电路放置在多个预定的温度环境下通过所述测试装置对其进行测试，即还可以将温度作为一个变量加入到所述测试方法中，观察不同温度对所述待测高压集成电路的耐受能力即安全工作区的影响。请参考图6所示，为发明人提供的一种三相高压集成电路在25℃时VS瞬态负压安全工作区示意图。该图中，所述脉冲信号的预定脉宽即负压持续时间宽度越大，所述高压集成电路失效时所对应的负压幅值就越小，其标号6所标示的虚线区域表示：如果VS负压在该区域内，所述高压集成电路将正常工作；同时，为留有足够的安全裕量，数据表（Datasheet）定义的安全工作区要比实际测试出的安全工作区要保守很多。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.高压集成电路VS瞬态负压耐受能力测试装置，包括半桥驱动电路，其特征在于，还包括负压产生电路，所述负压产生电路包括控制电路、第一开关器件和负压调节电源；其中，

所述控制电路可连接至高压集成电路的HIN信号输入端，并用于产生预定脉宽的脉冲信号，将所述预定脉宽的脉冲信号放大处理后连接至第一开关器件的控制端，驱动所述第一开关器件通断；

所述第一开关器件的输出端连接至半桥驱动电路的输出节点，输入端连接至所述负压调节电源的负极，所述负压调节电源的正极接地，当所述第一开关器件导通时，将与所述负压调节电源绝对值相等的负压叠加到所述半桥驱动电路的输出节点上；

所述控制电路包括脉冲发生器、放大电路和隔离电路；其中，

所述脉冲发生器可连接至所述高压集成电路的HIN信号输入端，并用于产生所述预定脉宽的脉冲信号；

所述放大电路的输入端连接至所述脉冲发生器，用于将所述预定脉宽的脉冲信号的电压幅值和电流驱动能力放大后输出至所述隔离电路，所述隔离电路连接至所述第一开关器件的控制端。

2.根据权利要求1所述的高压集成电路VS瞬态负压耐受能力测试装置，其特征在于，所述放大电路包括驱动器U1、电容C6、C7和C8、二极管D3、D4和D5，所述驱动器U1的输入端作为所述放大电路的输入端连接至所述脉冲发生器，所述驱动器U1的输出端、二极管D3的阳极、二极管D4的阴极、二极管D5的阴极和电容C8的一端相互连接，所述驱动器U1的电源端、二极管D3的阴极、电容C6的一端和电容C7的一端与所述高压集成电路的电源电压连接，所述驱动器U1的接地端、二极管D4的阳极、电容C6的另一端和电容C7的另一端接地，所述二极管D5的阳极和电容C8的另一端相连作为所述放大电路的输出端连接至所述隔离电路；

所述隔离电路为变压器，所述变压器的原边与所述放大电路的输出端连接，变压器的副边连接至所述第一开关器件的控制端。

3.根据权利要求1所述的高压集成电路VS瞬态负压耐受能力测试装置，其特征在于，所述控制电路还包括电阻R8和二极管D6，所述隔离电路与所述电阻R8和二极管D6分别并联后驱动所述第一开关器件通断。

4.根据权利要求1所述的高压集成电路VS瞬态负压耐受能力测试装置，其特征在于，所述半桥驱动电路包括自举电路、第一栅极网络、第二栅极网络、第二开关器件、第三开关器件和负载电路；其中，

所述自举电路可连接于高压集成电路的电源电压和高压区电源之间，用于给所述高压区电源供电；

所述第一栅极网络的输入端可连接至高压集成电路的高压输出端，输出端连接至所述第二开关器件，用于驱动所述第二开关器件通断；

所述第二栅极网络的输入端可连接至高压集成电路的低压输出端，输出端连接至第三开关器件，用于驱动所述第三开关器件通断；

所述第二开关器件和第三开关器件相互连接，在连接处形成的连接节点可与高压集成电路的VS脚连接，且该连接节点为所述半桥驱动电路的输出节点连接至所述负载电路。

5.根据权利要求4所述的高压集成电路VS瞬态负压耐受能力测试装置，其特征在于，所述第一开关器件、第二开关器件和第三开关器件均为NMOS晶体管；其中，

第一开关器件的栅极连接所述控制电路的输出端，漏极连接至所述半桥驱动电路的输出节点，源极与所述负压调节电源的负极相连且连接至隔离地，所述负压调节电源的正极接地；

第二开关器件的栅极连接所述第一栅极网络的输出端，漏极连接所述半桥驱动电路的母线电源；

第三开关器件的栅极连接所述第二栅极网络的输出端，源极接地；所述第二开关器件的源极和第三开关器件的漏极相互连接，在该连接处形成的连接节点可与所述高压集成电路的VS脚连接，且该连接节点作为所述半桥驱动电路的输出节点连接至所述负载电路。

6.根据权利要求4所述的高压集成电路VS瞬态负压耐受能力测试装置，其特征在于，所述第一栅极网络包括电阻R3、三极管Q5、电阻R5和二极管D8，所述电阻R3的一端和三极管Q5的基极连接作为所述第一栅极网络的输入端，所述电阻R3的另一端、三极管Q5的发射极、电阻R5的一端和二极管D8的阴极相互连接在一起作为所述第一栅极网络的输出端，所述三极管Q5的集电极、电阻R5的另一端和二极管D8的阳极连接到所述高压集成电路的VS脚；

所述第二栅极网络包括电阻R4、三极管Q6、电阻R6和二极管D9，所述电阻R4的一端和三极管Q6的基极连接作为所述第二栅极网络的输入端，所述电阻R4的另一端、三极管Q6的发射极、电阻R6的一端和二极管D9的阴极相互连接作为所述第二栅极网络的输出端，所述三极管Q6的集电极、电阻R6的另一端和二极管D9的阳极接地。

7.根据权利要求5所述的高压集成电路VS瞬态负压耐受能力测试装置，其特征在于，所述半桥驱动电路的母线电源的正极和负极之间并联有旁路电容C4，所述高压集成电路的电源电压和地之间连接有旁路电容C2，所述负压调节电源的正极和负极之间并联有旁路电容C9和电容C10。

8.高压集成电路VS瞬态负压耐受能力测试方法，其特征在于，所述测试方法包括连接步骤、第一开关器件导通步骤和负压叠加步骤；其中，

所述连接步骤包括：将根据权利要1-7中任一项所述的高压集成电路VS瞬态负压耐受能力测试装置与待测高压集成电路配合连接；

所述第一开关器件导通步骤包括：所述控制电路在所述HIN信号由高电平转到低电平时同步产生一预定脉宽的脉冲信号，并将所述预定脉宽的脉冲信号放大处理后连接至所述第一开关器件的控制端，驱动所述第一开关器件导通；

负压叠加步骤包括：当所述第一开关器件导通时，将与所述负压调节电源绝对值相等的负压叠加到所述半桥驱动电路的输出节点即高压集成电路的VS脚上，并在所述脉冲信号的预定脉宽时间范围内，将所述负压的幅值不断加大，直至所述待测高压集成电路工作失效，根据所述脉冲信号的预定脉宽和所述脉冲信号的预定脉宽时间范围内所述待测高压集成电路失效时对应的负压幅值，得出所述待测高压集成电路VS瞬态负压的耐受能力。

9.根据权利要求8所述的高压集成电路VS瞬态负压耐受能力测试方法，其特征在于，进一步包括：预先确定多个预定脉宽的脉冲信号，然后分别执行所述第一开关器件导通步骤和负压叠加步骤，如此会得到每个所述预定脉宽内所述待测高压集成电路失效时对应的负压幅值；

根据所述多个预定脉宽和每个所述预定脉宽内所述待测高压集成电路失效时对应的负压幅值，全面得出所述待测高压集成电路的耐受能力。

10.根据权利要求8或9所述的高压集成电路VS瞬态负压耐受能力测试方法，其特征在于，将所述待测高压集成电路放置在多个预定的温度环境下进行测试。