CN103308738A - 一种高捕获率示波器的异常波形录制方法 - Google Patents

Abstract

本发明公开了一种高捕获率示波器的异常波形录制方法，在FPGA中设置一时间戳计数器，将时间戳与DSP端的实时时钟进行绑定，FPGA采集到的波形数据与异常波形检测模板进行比对，当现出异常波形时，则将该异常波形数据以及对应的时间戳存储在DDR中，并通过时间戳与DSP端实时时钟的对应关系计算出该异常波形数据发生的时间，从而实现异常波形的时间定位。本发明只存储异常波形数据，不存储正常波形数据，可提高对异常波形捕获能力，同时还实现了对异常波形的时间定位，无需人为观测记录。异常波形显示可采用多种显示模式，便于对异常波形进行分析。

Description

一种高捕获率示波器的异常波形录制方法

技术领域

本发明属于数字示波器技术领域，更为具体地讲，涉及一种高捕获率示波器的异常波形录制方法。

背景技术

近年来，随着现代电子信号日趋复杂多样，信号的频率范围不断拓宽，信号的瞬时性、非平稳性不断增加，由此给电子设计带来了挑战。示波器作为最常用的一种时域测试仪器，需在电路设计及系统调试中能够有效的捕获和观察异常波形，便于分析故障出现的时间和原因。

示波器的波形捕获率是示波器的一项重要评价指标，是指示波器单位时间内所能捕获并显示的波形幅数（wfms/s），它表达了单位时间内示波器所获取并显示的信息量的大小。随着近年来示波器的捕获率的不断提升，在单位时间内系统采集和处理的波形幅数大大增加，然而对于一个带有偶发异常事件的信号而言，示波器要捕获该异常时间仍然可能需要大量的时间，并在这段时间内处理的波形绝大多数都是重复的。对于测试人员来说，这些重复的正常波形并没有多大的意义，因为异常波形所携带的信息往往对被测系统更重要。

采样率和波形捕获率是示波器的两大重要指标，国内外示波器厂商在不断提高示波器采样率的同时，均着力提升波形的捕获率，甚至开始向无缝采集发展。国外领先的仪器厂商泰克和安捷伦将数字存储示波器的波形捕获率提高到300,000wfms/s左右。国内的主流示波器厂商普源精电和优利德在提高波形捕获率方面也做出了很大的努力，将国内示波器的波形捕获率提高到了200,000wfms/s左右，例如，普源精电的DS6000系列的示波器的最高波形捕获率达到180,000wfms/s。

近几年，国内外测试仪器厂商都在着力提高示波器的异常波形检测的能力，主要是通过缩短波形处理时间，提高波形捕获率，并采用长存储技术来存储更多的波形细节，包括正常波形和异常波形，从而提高异常偶发信号的捕获率，便于测试人员分析异常波形出现的原因。然而，异常波形往往是偶发的，同时也是瞬时的。提高异常波形的检测能力，就要求示波器有很高的波形捕获率，但捕获率越高，单位时间内存储的波形幅数越多，因而有限的存储容量制约了异常波形的录制。另一方面，异常波形可能隔几分钟或者几十分钟甚至几个小时才能出现一次，因此，存储器中的波形绝大部分都是测试人员不关心的正常波形，要想从众多的正常波形中找出异常波形进行分析并不容易，并且不能定位异常波形出现的具体时间。

正确地设置触发条件可以有效地利用示波器发现偶发信号，但需要测试者提前预判这些偶发信号的特征，并做出种种条件设置。这需要测试者具有非常丰富的测试经验同时对电路的每一部分都十分熟悉。然而，异常波形是偶发的，随机的。测试人员无法预知异常波形出现的时间，另外，有些电路系统需要一天24小时测试，测试人员无法一直在示波器前等待异常波形的出现。

现有的具有较高波形捕获率的数字示波器的异常检测通常采用长存储技术，目的在于存储更多的波形细节，提高异常波形的捕获率。现有示波器的异常波形检测主要有两种结构：一种是异常波形的检测在DSP（Digital SingnalProcessor，数字信号处理器）端完成；另一种是异常波形的检测在FPGA（Field－Programmable Gate Array，现场可编程门阵列）端完成。

图1是在DSP中实现异常波形检测的系统结构图，如图1所示，ADC（Analogto Digital Converter，模数转换器）采集得到波形数据，包括正常波形和异常波形，存储在长存储DDR（Double Data Rate双倍速率同步动态随机存储器）中；同时将ADC采集的每一幅波形送到DSP（软件）进行异常波形的检测。当异常波形发生时，DSP对异常波形的数据进行处理并显示，同时也可以在长存储DDR中观察异常波形的更多细节。

图2是在FPGA中实现异常波形检测的系统结构图，如图2所示，FPGA读取ADC采集的每幅波形数据进行异常波形检测，同时FPGA还将ADC采集到的正常波形和异常波形数据一起存放在长存储DDR中。当异常波形发生时，FPGA中的异常检测模块将异常波形送到LCD显示，同时也可读取长存储DDR中的数据进行观察和分析。

尽管现有的异常检测和观察技术在一定程度上提高了异常波形的捕获率，并可观察异常波形发生前后正常波形的情况，但仍然存在很多不足，比如：1）无法完整观察每幅异常波形的全貌；2）无法观察较长时间内出现的异常波形；3）无法定位异常波形每次出现的时间点。其系统结构如图1所示。

发明内容

本发明的目的在于克服现有技术的不足，提供一种高捕获率示波器的异常波形录制方法，定位每幅异常波形发生的时间点并将异常波形录制，并提供多种显示模式，便于观察和分析异常波形，大大的提高了异常波形的捕获能力。

为实现上述发明目的，本发明高捕获率示波器的异常波形录制方法，其特征在于包括以下步骤：

（1）、在FPGA端设置一时间戳计数器，DSP启动时，读取FPGA中的当前时间戳N，并将时间戳N与DSP中当前的实时时钟t绑定；

（2）、DSP构建异常波形检测模板，提交至FPGA；

（3）、FPGA读取ADC采集的每幅波形数据，将每个采样点与对应的异常检测模板进行比对，如果某个采样点幅度值V_i落在异常检测模板取值范围a≤V_i≤b之外，则认为该幅波形是异常波形数据，记录该异常波形数据的时间戳，将异常波形数据和时间戳一同存储到DDR中；如果该幅波波形数据的每个采样点的幅度取值都在模板范围内，则认为该幅波形为正常波形，不作任何操作；

（4）、当DDR存满或DSP向DDR发出读中断信号时，DSP从DDR中读取异常波形数据和对应的时间戳，计算异常波形的发生时间t_j=t+(N_j-N)*T，其中t为时间戳为N时的DSP端实时时钟，N_j为第j幅异常波形发生时的时间戳，T为FPGA中的时钟周期；

（5）DSP将从DDR中读取的异常波形数据以及计算得到的异常波形发生时间发送至显示器中进行显示。

其中，时间戳N与DSP中当前的实时时钟t绑定的方法为：

2.1）、在FPGA中建立一个周期为T的时钟信号CLK，以及一个n位的时间戳计数器，记录周期为T的时钟的周期数作为时间戳；

2.2）、当DSP启动后，读取DSP端的实时时钟t和FPGA中的当前时间戳N，并在DSP端保存这种对应关系。

其中，异常波形检测模板的建立方法可采用：将已知的k个采样点的幅度取值范围a_i≤V_i≤b_i,0≤i≤k导入DSP中作为异常检测的模板，其中k为每次触发采集得到的采样点数，V_i是第i个采样点的幅度值，a_i,0≤a_i≤2^d-1是第i个采样点可取的最小幅度值，b_i,0≤b_i≤2^d-1是第i个采样点在可取的最大幅度值，d为示波器的垂直分辨率。

其中，异常波形检测模板的建立方法可采用：记录ADC采集得到M幅正常波形数据，每次触发采集得到的采样点数为k，对M幅正常波形数据进行统计分析，得出第i,0≤i≤k个采样点的幅度取值范围a_i≤V_i≤b_i，其中V_i是第i个采样点的幅度值，a_i,0≤a_i≤2^d-1是第i个采样点M幅正常波形中的最小幅度值，b_i,0≤b_i≤2^d-1是第i个采样点在M幅正常波形中的最大幅度值，d为示波器的垂直分辨率。

其中，异常波形检测模板的建立方法可采用：观测人员可根据实际情况在线设定k个采样点的幅度取值范围a_i≤V_i≤b_i，其中k为每次触发采集得到的采样点数，V_i是第i个采样点的幅度值，a_i,0≤a_i≤2^d-1是第i个采样点可取的最小幅度值，b_i,0≤b_i≤2^d-1是第i个采样点在可取的最大幅度值，d为示波器的垂直分辨率。

其中，异常波形数据以及异常波形发生时间显示的方法为单独显示每幅异常波形与发生时间。

其中，异常波形数据以及异常波形发生时间显示的方法为将设定时间段的所有异常波形叠加显示。

进一步地，异常波形数据显示时与模板波形叠加显示。

进一步地，DSP对异常波形发生的频率进行分时段统计并送至显示器显示。

本发明的发明目的是这样实现的：

本发明高捕获率示波器的异常波形录制方法，在FPGA中设置一时间戳计数器，将时间戳与DSP端的实时时钟进行绑定，FPGA采集到的波形数据与异常波形检测模板进行比对，当现出异常波形时，则将该异常波形数据以及对应的时间戳存储在DDR中，并通过时间戳与DSP端实时时钟的对应关系计算出该异常波形数据发生的时间，从而实现异常波形的时间定位。在显示时，可以单独显示每幅波形，也可将某时间段内的所有异常波形叠加显示，还可以将异常波形与正常模板波形叠加显示。

采用本发明高捕获率示波器的异常波形录制方法，只存储异常波形数据，不存储正常波形数据，可提高对异常波形捕获能力。同时本发明实现了对异常波形的时间定位，无需人为观测记录，减少了观测工作量。采用多种显示模式，便于对异常波形进行分析。

附图说明

图1是在DSP中实现异常波形检测的系统结构图；

图2是在FPGA中实现异常波形检测的系统结构图；

图3是本发明高捕获率示波器的异常波形录制方法的一种具体实施方式系统结构图；

图4是本发明高捕获率示波器的异常波形录制方法的一种具体实施方式流程图；

图5是时间戳与异常波形在DDR中存储示意图；

图6是采用本发明进行单幅异常波形显示的示意图；

图7是采用本发明进行多幅异常波形显示的示意图；

图8是异常波形发生频率的统计图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

图3是本发明高捕获率示波器的异常波形录制方法的一种具体实施方式系统结构图。如图3所示，本发明高捕获率示波器的异常波形录制方法在FPGA端设置一时间戳计数器，将ADC采集后的波形数据送到FPGA端与异常检测模板进行对比。如果采集波形出现异常，同时将异常波形数据与FPGA端的时间戳计数器的值，即时间戳，存储到DDR中，而正常波形数据则不存储。当DSP上电时，读取FPGA中的当前时间计数值，并与DSP中的实时时钟绑定，实现DSP端的实时时钟与FPGA中的时间计数器的同步。LCD将异常波形数据与出现时间一起显示。

图4是本发明高捕获率示波器的异常波形录制方法的一种具体实施方式流程图。如图4所示，本发明高捕获率示波器的异常波形录制方法包括以下步骤：

S401：FPGA启动时，FPGA中的时间戳计数器开始时间戳计数，DSP启动时，读取FPGA中的当前时间戳N，并与DSP中当前的实时时钟t绑定，实现实时时钟的建立。

异常波形往往是偶发的，具有瞬时性，因而异常波形可能隔几分钟或者几十分钟甚至几个小时才能出现一次。而有些测试系统需要24小时观察某个信号的稳定性，如果测试人员24小时监测是否有异常发生，不仅增加了测试人员的工作量，同时还降低了工作效率。要克服这些缺点，示波器在录制异常波形的同时应该记录该异常波形发生的时间点，便于分析异常波形出现的原因。

记录异常波形发生的实时时间，就必须在异常检测模块中加入RTC（Real-Time Clock，实时时钟）。由于FPGA端无实时时钟，只有在DSP端可以建立。而FPGA端在记录每幅异常波形时，需要记录每幅异常波形出现的时间戳，故需建立FPGA端与DSP端RTC的绑定。具体方法：

（1）、在FPGA中建立一个周期为T的时钟信号CLK，以及一个n位的时间戳计数器，记录周期为T的时钟的周期数作为时间戳；

（2）、当DSP启动后，读取DSP端的实时时钟t和FPGA中的当前时间戳N，即当前时间戳计数器的值，并在DSP端保存这种对应关系。为保证准确，在进行FPGA端与DSP端RTC的绑定可采用多次读取校准的方式进行。

S402：在FPGA中构建异常波形检测模板，异常波形检测模板由DSP端提供，当DSP端准备好模板数据后，将该模板提交给FPGA。

记每次触发采集得到的采样点数为k，示波器的垂直分辨率为dbit。DSP获得异常检测模板的方式主要有三种：

（1）导入外部数据：将已知的k个采样点的幅度取值范围a_i≤V_i≤b_i,0≤i≤k导入DSP中作为异常检测的模板，V_i是第i个采样点的幅度值，a_i,0≤a_i≤2^d-1是第i个采样点可取的最小幅度值，b_i,0≤b_i≤2^d-1是第i个采样点在可取的最大幅度值。这种方式适用于具有正常波形数据的情况。

（2）提取在线波形，即将ADC采集的正常波形数据作为模板。将ADC采集得到的M幅正常波形数据做统计分析，得出第i个采样点的幅度取值范围a_i≤V_i≤b_i，其中V_i是第i个采样点的幅度值，a_i,0≤a_i≤2^d-1是第i个采样点M幅正常波形中的最小幅度值，b_i,0≤b_i≤2^d-1是第i个采样点在M幅正常波形中的最大幅度值。因此，第i个采样点的异常检测模板为a≤V_i≤b。

（3）在线编辑方式。观测人员可根据实际情况在线设定k个采样点的幅度取值范围a_i≤V_i≤b_i，其中V_i是第i个采样点的幅度值，a_i,0≤a_i≤2^d-1是第i个采样点可取的最小幅度值，b_i,0≤b_i≤2^d-1是第i个采样点在可取的最大幅度值。

S403：FPGA读取ADC采集的一幅波形数据，将每个采样点与对应的异常检测模板进行比对，识别异常波形。

S404：如果某个采样点幅度值V_i落在异常检测模板取值范围a≤V_i≤b之外，则认为该幅波形是异常波形数据，进入步骤S405；如果该幅波波形数据的每个采样点的幅度取值都在模板范围内，则认为该幅波形为正常波形，返回步骤S403读取下一幅波形数据进行异常波形识别。

S405：记录该异常波形数据的时间戳，将异常波形数据和时间戳一同存储到DDR中。

图5是时间戳与异常波形数据在DDR中存储示意图。在实际工程应用中，由于受存储器容量限制，不可能做到无限大容量ADC采样数据的无限长时间存储，因此在高捕获率示波器异常检测时将采集到的正常波形与异常波形一起存储在DDR中，将会降低异常波形的捕获率，也无法长时间录制并单独观察异常波形。因此，本发明提出如图5所示的存储方式，将时间戳作为头信息与对应的每幅异常波形数据存储到DDR中，不存储正常波形。这样，大容量的DDR就能存储更多的异常波形，同时也可实现长时间无人监测的系统测试，降低测试人员的工作量，提高工作效率。

S406：判断DDR是否存满，如果存满，进入步骤S408，如果未存满，进入步骤S407。

S407：判断DSP是否向DDR发出读中断信号，如果发出，进入步骤S409，如果未发出，返回步骤S403读取下一幅波形数据进行异常波形识别。

S408：DSP从DDR中读取异常波形数据和对应的时间戳。

S409：DSP根据读取的异常波形数据对应的时间戳计算异常波形的发生时间t_j，计算公式为：

t_j=t+(N_j-N)*T

其中t为时间戳为N时的DSP端实时时钟，N_j为第j幅异常波形发生时的时间戳，T为FPGA中的时钟周期。

S410：DSP将从DDR中读取的异常波形数据以及计算得到的异常波形发生时间发送至显示器中进行显示。

用户可以将异常波形与模板波形一起显示，从而可实现对比分析，也可以只显示异常波形。其中异常波形的显示又可以采用两种方式：1）单独显示每幅异常波形与发生时间，便于直观的分析感兴趣的异常波形；2）将设定时间段的所有异常波形叠加显示，可以对时间段内发生的所有异常波形的全貌进行观察。DSP还可以对异常波形发生的频率进行分时段统计并送至显示器显示。

实施例

现以垂直分辨率d=8bit的ADC采集信号，每次采集的采样点数为k=600为例对本发明高捕获率示波器的异常波形录制与观察技术的具体实施方式进行说明。

（1）在FPGA中建立一个周期为T=1ms的时钟信号CLK，以及一个n=32位的计数器。则记录异常波形实时时间的精度为1ms，32位的寄存器对周期T=1ms的时钟周期计数，可实现2³²/(3600*1000)=1193小时的计数。

（2）本实施例中，选择提取在线波形为异常检测模板；将ADC采集的1000幅正常波形数据做统计分析，建立600个采样点的异常检测模板。

（3）开启示波器的异常检测模式。

（4）DSP读取FPGA中当前时间戳N=2660，与DSP端的实时时钟的时间t=2013年3月20日11时26分17秒90毫秒相关联。

（5）将ADC采集的每幅波形数据与异常检测模板进行比对，只要有一个采样点落在异常检测模板外，就认为该波形为异常波形。

（6）将第j幅异常波形发生时的时间戳N_j与异常波形数据一起存储到DDR中。

（7）DSP读取DDR中的时间戳N_j，根据公式t_j=t+(N_j-N)*T，将N_j转换成实时时钟t_j。如果时间戳N_j=3870，则

t_j=2013年3月20日11时26分17秒90毫秒+(3870-2660)×1

=2013年3月20日11时26分18秒300毫秒

（8）显示并观察异常波形及对应的发生时间，对异常波形进行分析。

图6是采用本发明进行单幅异常波形显示的示意图。如图6所示，黑色波形是正常的模板波形，白色波形是异常波形，该异常波形发生的时间是2013年3月20日11时26分18秒300毫秒。

图7是采用本发明进行多幅异常波形显示的示意图。如图7所示，黑色波形是正常的模板波形，白色波形是多幅异常波形的叠加，这些异常波形发生的时间段是2013年3月20日11时30分15秒100毫秒—2013年3月20日11时45分5秒200毫秒。

图8是异常波形发生频率的统计图。将采集到的所有异常波形进行统计分析，观察10min内，每1min异常波形出现的次数。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (9)

1.一种高捕获率示波器的异常波形录制方法，其特征在于包括以下步骤：

（1）、在FPGA端设置一时间戳计数器，DSP启动时，读取FPGA中的当前时间戳N，并将时间戳N与DSP中当前的实时时钟t绑定；

（2）、DSP构建异常波形检测模板，提交至FPGA；

（3）、FPGA读取ADC采集的每幅波形数据，将每个采样点与对应的异常检测模板进行比对，如果某个采样点幅度值V_i落在异常检测模板取值范围a≤V_i≤b之外，则认为该幅波形是异常波形数据，记录该异常波形数据的时间戳，将异常波形数据和时间戳一同存储到DDR中；如果该幅波波形数据的每个采样点的幅度取值都在模板范围内，则认为该幅波形为正常波形，不作任何操作；

（4）、当DDR存满或DSP向DDR发出读中断信号时，DSP从DDR中读取异常波形数据和对应的时间戳，计算异常波形的发生时间t_j=t+(N_j-N)*T，其中t为时间戳为N时的DSP端实时时钟，N_j为第j幅异常波形发生时的时间戳，T为FPGA中的时钟周期；

（5）DSP将从DDR中读取的异常波形数据以及计算得到的异常波形发生时间发送至显示器中进行显示。

2.根据权利要求1所述的异常波形录制方法，其特征在于，所述的时间戳N与DSP中当前的实时时钟t绑定的方法为：

2.1）、在FPGA中建立一个周期为T的时钟信号CLK，以及一个n位的时间戳计数器，记录周期为T的时钟的周期数作为时间戳；

2.2）、当DSP启动后，读取DSP端的实时时钟t和FPGA中的当前时间戳N，并在DSP端保存这种对应关系。

3.根据权利要求1所述的异常波形录制方法，所述的异常波形检测模板的建立方法为：将已知的k个采样点的幅度取值范围a_i≤V_i≤b_i,0≤i≤k导入DSP中作为异常检测的模板，其中k为每次触发采集得到的采样点数，V_i是第i个采样点的幅度值，a_i,0≤a_i≤2^d-1是第i个采样点可取的最小幅度值，b_i,0≤b_i≤2^d-1是第i个采样点在可取的最大幅度值，d为示波器的垂直分辨率。

4.根据权利要求1所述的异常波形录制方法，所述的异常波形检测模板的建立方法为：记录ADC采集得到M幅正常波形数据，每次触发采集得到的采样点数为k，对M幅正常波形数据进行统计分析，得出第i,0≤i≤k个采样点的幅度取值范围a_i≤V_i≤b_i，其中V_i是第i个采样点的幅度值，a_i,0≤a_i≤2^d-1是第i个采样点M幅正常波形中的最小幅度值，b_i,0≤b_i≤2^d-1是第i个采样点在M幅正常波形中的最大幅度值，d为示波器的垂直分辨率。

5.根据权利要求1所述的异常波形录制方法，所述的异常波形检测模板的建立方法为：观测人员根据实际情况在线设定k个采样点的幅度取值范围a_i≤V_i≤b_i，其中k为每次触发采集得到的采样点数，V_i是第i个采样点的幅度值，a_i,0≤a_i≤2^d-1是第i个采样点可取的最小幅度值，b_i,0≤b_i≤2^d-1是第i个采样点在可取的最大幅度值，d为示波器的垂直分辨率。

6.根据权利要求1所述的异常波形录制方法，所述的异常波形数据以及异常波形发生时间显示的方法为单独显示每幅异常波形与发生时间。

7.根据权利要求1所述的异常波形录制方法，所述的异常波形数据以及异常波形发生时间显示的方法为将设定时间段的所有异常波形叠加显示。

8.根据权利要求1所述的异常波形录制方法，所述的异常波形数据显示时与模板波形叠加显示。

9.根据权利要求1至8任一所述的异常波形录制方法，所述的DSP对异常波形发生的频率进行分时段统计并送至显示器显示。

Images