CN103297057B - Sigma-Delta调变器及将模拟信号转换为数字信号的方法 - Google Patents
Sigma-Delta调变器及将模拟信号转换为数字信号的方法 Download PDFInfo
- Publication number
- CN103297057B CN103297057B CN201310051051.2A CN201310051051A CN103297057B CN 103297057 B CN103297057 B CN 103297057B CN 201310051051 A CN201310051051 A CN 201310051051A CN 103297057 B CN103297057 B CN 103297057B
- Authority
- CN
- China
- Prior art keywords
- impedance circuit
- operational amplifier
- node
- output
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
- H03M3/37—Compensation or reduction of delay or phase error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
Abstract
一种Sigma-Delta调变器,用以产生数字输出信号。此Sigma-Delta包括多阶回路滤波器、量化器、以及数字模拟转换器。多阶回路滤波器接收模拟输入信号,且根据模拟输入信号产生积分输出信号。多阶回路滤波器的每一阶包括一反馈电路。量化器接收积分输出信号,且对积分输出信号进行量化以产生数字输出信号。数字模拟转换器接收数字输出信号,且将数字输出信号转换为补偿信号。数字模拟转换器提供补偿信号至多阶回路滤波器的最后一阶的反馈电路内的多个内部节点,以补偿额外回路延迟。本发明还提供一种将模拟信号转换为数字信号的方法。
Description
技术领域
本发明涉及一种Sigma-Delta调变器,特别是涉及一种具有额外回路延迟(excessloopdelay)补偿的连续时间(continuous-time)Sigma-Delta调变器及将模拟信号转换为数字信号的方法。
背景技术
一般而言,连续时间Sigma-Delta调变器容易受到反馈路径上的延迟所影响。所述的延迟是由量化器或处理数字输出信号的任何其他电路所引起,称为额外回路延迟(excessloopdelay,ELD)。延迟会导致连续时间Sigma-Delta调变器的不稳定。在传统技术中,在连续时间Sigma-Delta调变器中对于额外回路延迟的补偿可通过至少一个额外的反馈数字-模拟转换器于传递函数(transferfunction)中引导出一常数项来实现。根据实施延迟补偿的位置,对于一个反馈数字-模拟转换器而言需要一个额外的运算放大器,或者需要两个反馈数字-模拟转换器,这增加了连续时间Sigma-Delta调变器的成本和功率消耗。当实施延迟补偿的位置是在量化器之前时,由反馈数字-模拟转换器所引导出的极点可能降低回路稳定度。在其他情况下,当实施延迟补偿的位置是在一运算放大器的两输入端时,连续时间Sigma-Delta调变器的传递函数将会改变,这不利于电路设计。
发明内容
因此,期望提供一种Sigma-Delta调变器及将模拟信号转换为数字信号的方法,其可补偿额外回路延迟,而不会消极地影响Sigma-Delta调变器的传递函数和稳定度。
本发明提供一种Sigma-Delta调变器,用以产生数字输出信号。此Sigma-Delta包括多阶回路滤波器、量化器、以及数字模拟转换器。多阶回路滤波器接收模拟输入信号,且根据模拟输入信号产生积分输出信号。多阶回路滤波器的每一阶包括一反馈电路。量化器接收积分输出信号,且对积分输出信号进行量化以产生数字输出信号。数字模拟转换器接收数字输出信号,且将数字输出信号转换为补偿信号。数字模拟转换器提供补偿信号至多阶回路滤波器的最后一阶的反馈电路内的多个内部节点,以补偿额外回路延迟。
在一实施例中,多阶回路滤波器的最后一阶具有第一输入节点、第二输入节点、第一输出节点、以及第二输出节点。积分输出信号产生于第一与第二输出节点之间。多阶回路滤波器的最后一阶的反馈电路包括第一阻抗电路、第二阻抗电路、第三阻抗电路、以及第四阻抗电路。第一阻抗电路与一第二阻抗电路串联于多阶回路滤波器的最后一阶的第一输入节点与第一输出节点之间。第三阻抗电路与第四阻抗电路串联于多阶回路滤波器的最后一阶的第二输入节点与第二输出节点之间。数字模拟转换器提供补偿信号至第一与第二阻抗电路之间的第一内部节点以及第三与第四阻抗电路之间的第二内部节点。
本发明提供一种将模拟信号转换为数字信号的方法,其包括:由Sigma-Delta调变器的多阶回路滤波器来接收模拟输入信号且根据模拟输入信号来产生积分输出信号;由Sigma-Delta调变器的量化器来对积分输出信号进行量化以产生数字输出信号;将数字输出信号转换为补偿信号;以及提供补偿信号至多阶回路滤波器的最后一阶的反馈电路内的多个内部节点。
本发明的此实施例的多阶回路滤波器具有多个阶积分电路。每一阶的积分电路包括一个反馈电路。对于最后一阶的积分电路而言,其反馈回路包括多个阻抗电路。DAC提供补偿信号至多个内部节点,而每一内部节点位于两个耦接的阻抗电路之间。DAC通过补偿信号来引导出一个常数项给多阶回路滤波器的传递函数。通过常数项的引导,Sigma-Delta调变器的额外回路延迟可以被补偿。
附图说明
图1表示根据本发明一实施例的Sigma-Delta调变器。
图2表示根据本发明一实施例,在Sigma-Delta调变器中的多阶回路滤波器。
图3~4表示根据本发明实施例在多阶回路滤波器中最后一阶的反馈电路。
图5表示根据本发明另一实施例在Sigma-Delta调变器中的多阶回路滤波器。
图6~8表示根据本发明实施例在多阶回路滤波器中最后一阶的反馈电路。
具体实施方式
为使本发明之上述目的、特征和优点能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明如下。
在本说明书以及权利要求书当中使用了某些词汇来指代特定的组件。本领域的技术人员应可理解,硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求并不以名称的差异作为区分组件的方式,而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”是一个开放式的用语,因此应解释成“包含但不限定于”。另外,“耦接”一词在此包含任何直接及间接的电气连接手段。因此,若文中描述第一装置耦接第二装置,则代表第一装置可以直接电气连接于第二装置,或通过其它装置或连接手段间接地电气连接至第二装置。
图1表示根据本发明一实施例的Sigma-Delta调变器。参阅图1,Sigma-Delta调变器1包括多阶(multi-stage)回路滤波器(loopfilter)10、量化器(quantizer)11、以及数字-模拟转换器(digital-to-analogconverter,DAC)12与13。多阶回路滤波器10接收一个模拟输入信号SIN,且对模拟输入信号SIN执行积分操作以产生积分输出信号S10。量化器11接收积分输出信号S10,且对积分输出信号S10进行量化以产生数字输出信号SOUT。数字输出信号SOUT被传送至外部电路以进行进一步的数字处理。数字输出信号SOUT也传送至DAC12,其将数字输出信号SOUT转换回模拟信号给多阶回路滤波器10。如此一来,Sigma-Delta调变器1操作如同一闭合回路。DAC13接收数字输出信号SOUT,且将数字输出信号SOUT转换为模拟的补偿信号S13。
此实施例的多阶回路滤波器10具有多个阶积分电路。每一阶的积分电路包括一个反馈电路。对于最后一阶的积分电路而言,其反馈回路包括多个阻抗电路。DAC13提供补偿信号S13至多个内部节点,而每一内部节点位于两个耦接的阻抗电路之间。DAC13通过补偿信号S13来引导出一个常数项给多阶回路滤波器10的传递函数。通过常数项的引导,Sigma-Delta调变器1的额外回路延迟可以被补偿。
在一实施例中,Sigma-Delta调变器1为一完全差动调变器。换句话说,多阶回路滤波器10系以多个个差动运算放大器来实施。参阅图2,系以三阶回路滤波器为一示范例作为多阶回路滤波器10。对于多阶回路滤波器10而言,三阶的积分电路作为示范例。多阶回路滤波器10包括运算放大器20~22、电阻器201~202、211~212、与221~222、以及反馈电路23~27。运算放大器20~22的每一者具有正(+)输入端、负(-)输入端、正输出端、以及负输出端。电阻器201的一端接收模拟输入信号SIN,且其另一端耦接运算放大器20的正输入端。电阻器202的一端接收模拟输入信号SIN,且其另一端耦接运算放大器20的负输入端。反馈电路23包括电容器231与232。电容器231耦接于运算放大器20的正输入端与负输出端之间,且电容器232耦接于运算放大器20的负输入端与正输出端之间。电阻器201与202、运算放大器20、以及反馈电路23形成多阶回路滤波器10其中一阶,也就是三阶积分电路中的第一阶。
电阻器211的一端耦接运算放大器20的正输出端,且其另一端耦接运算放大器21的正输入端。电阻器212的一端耦接运算放大器20的负输出端,且其另一端耦接运算放大器21的负输入端。反馈电路24包括电容器241与242。电容器241耦接于运算放大器21的正输入端与负输出端之间,且电容器242耦接于运算放大器21的负输入端与正输出端之间。电阻器211与212、运算放大器21、以及反馈电路24形成多阶回路滤波器10其中一阶,也就是三阶积分电路中的第二阶。
电阻器221的一端耦接运算放大器21的正输出端,且其另一端耦接运算放大器22的正输入端。电阻器222的一端耦接运算放大器21的负输出端,且其另一端耦接运算放大器22的负输入端。反馈电路25包括阻抗电路251~254。电阻器221与222、运算放大器22、以及反馈电路25形成多阶回路滤波器10其中一阶,也就是三阶积分电路中的最后一阶(第三阶)。对于最后一阶积分电路而言,运算放大器22的正与负输入端作为最后一阶积分电路的两输入节点,且其正与负输出端作为最后一阶积分电路的两输出节点。反馈电路26包括电容器261与262以及电阻器263与264。电容器261与电阻器263并联于运算放大器20的正输出端与运算放大器22的正输入端。电容器262与电阻器264并联于运算放大器20的负输出端与运算放大器22的负输入端。反馈电路27包括电阻器271与272。电阻器271耦接于运算放大器21的正输入端与运算放大器22的负输出端之间。电阻器272耦接于运算放大器21的负输入端与运算放大器22的正输出端之间。
在此实施例中,举例来说,在反馈电路25中介于阻抗电路251~254之间具有两个内部节点。参阅图2,阻抗电路251与253串联于运算放大器22的正输入端与负输出端之间,且阻抗电路252与254串联于运算放大器22的负输入端与正输出端之间。在上述两个内部节点中,一个内部节点N21位于阻抗电路251与253之间的共同连接点,而另一个内部节点N22位于阻抗电路252与254之间的共同连接点。如此一来,阻抗电路251耦接于运算放大器22的正输入端与内部节点N21之间,且阻抗电路253耦接于内部节点N21与运算放大器22的负输出端之间。阻抗电路252耦接于运算放大器22的负输入端与内部节点N22之间,且阻抗电路254耦接于内部节点N22与运算放大器22的正输出端之间。DAC13提供补偿信号S13至内部节点N21与N22,以引导出一个常数项给多阶回路滤波器10的传递函数。因此,通过DAC13的路径为额外回路延迟的一条补偿路径。
根据此实施例,多阶回路滤波器10的最后一阶积分电路靠近于量化器11,因此补偿路径是引导常数项的最快路径。参阅图2,补偿所实施的位置位于最后一阶积分电路之反馈电路25中的内部节点N21与N22,而不是运算放大器22的输入端。因此,连续时间Sigma-Delta调变器1的传递函数不会改变。此外,由于量化器11的等效输入电容较小,因此由等效输入电容所引导出的额外极点会位于大于Sigma-Delta调变器1采样率之频率的两倍或三倍的高频上。如此一来,尤其是在高速下,Sigma-Delta调变器1的稳定度不会受到此额外极点的影响。
在此实施例中,模拟输入信号SIN为一差动信号,故在Sigma-Delta调变器1中提供差动路径给模拟输入信号SIN为较佳。因此,电阻器201与202的电阻值约略相等,电阻器211与212的电阻值约略相等,电阻器221与222的电阻值约略相等,电阻器263与264的电阻值约略相等,且电阻器271与272的电阻值约略相等。此外,电容器231与232的电容值约略相等,电容器241与242的电容值约略相等,且电容器261与262的电容值约略相等。
在此实施例中,阻抗电路251与253之中,一者包括一电阻器,而另一者包括一电容器。阻抗电路252与254之中,一者包括一电阻器,而另一者包括一电容器。图3表示根据本发明一实施例在反馈电路25中的阻抗电路251~254。如图3所示,阻抗电路251包括电容器31,且阻抗电路253包括电阻器33。电容器31耦接于运算放大器22的正输入端与内部节点N21之间,且电阻器33耦接于内部节点N21与运算放大器22的负输出端之间。阻抗电路252包括电容器32,且阻抗电路254包括电阻器34。电容器32耦接于运算放大器22的负输入端与内部节点N22之间,且电阻器34耦接于内部节点N22与运算放大器22的正输出端之间。根据图3所示反馈电路的架构,DAC13的直流电流可通过电阻器33与34而由运算放大器22的正与负输出端来提供,而不是由具有较低驱动能力的第二阶运算放大器21的直流电流来提供。
图4表示根据本发明一实施例在反馈电路25中的阻抗电路251~254。如图4所示,阻抗电路251包括电阻器41,且阻抗电路253包括电容器43。电阻器41耦接于运算放大器22的正输入端与内部节点N21之间,且电容器43耦接于内部节点N21与运算放大器22的负输出端之间。阻抗电路252包括电阻器42,且阻抗电路254包括电容器44。电阻器42耦接于运算放大器22的负输入端与内部节点N22之间,且电容器44耦接于内部节点N22与运算放大器22的正输出端之间。
在上述的实施例中,多阶回路滤波器10的架构为使用三阶积分电路的一示范例。在其他实施例中,多阶回路滤波器10的架构可根据期望的积分电路阶数来决定。此外,最后一阶积分电路的反馈电路25可包括更多的阻抗电路。反馈电路25的内部节点数量可能因此大于两个。在此情况下,DAC13可提供补偿信号S13至最后一阶积分电路的反馈电路25内的任何一对内部节点,以补偿额外回路延迟。
在另一实施例中,Sigma-Delta调变器1为一伪差动调变器(pseudo-differentialmodule)。换句话说,多阶回路滤波器10以单端运算放大器来实施。参阅图5,多阶回路滤波器10包括共通电路50以及单端回路滤波器电路51与52。共通电路50耦接于单端回路滤波器电路51与52之间,用于单端回路滤波器电路51与52之间的联系。单端回路滤波器电路51与52通过共通电路50一起运作,以形成以单端运算放大器来实现的多个阶积分电路。DAC13提供补偿信号S13至最后一阶积分电路的反馈电路中的多个内部节点,以引导出一常数项给多阶回路滤波器10的传递函数,用于额外回路延迟的补偿。参阅图6,最后一阶积分电路包括运算放大器61与62以及反馈电路60。运算放大器61与62中的每一者都具有正(+)输入端、负(-)输入端、以及输出端。对于最后一阶积分电路而言,运算放大器61与62的各自负输入端作为最后一阶积分电路的两输入节点,且各自输出端作为最后一阶积分电路的两输出节点。运算放大器61与62的正输入端都耦接参考接地。反馈电路60包括阻抗电路601~604。
在此实施例中,举例来说,在反馈电路60中阻抗电路601~604之间具有两个内部节点,如图6所示。为了清楚说明,图6仅绘制量化器11、DAC13、运算放大器61与62、以及反馈电路60。参阅图6,阻抗电路601与603串联于运算放大器61的负输入端与输出端之间,且阻抗电路602与604串联于运算放大器62的负输入端与输出端之间。在上述两个内部节点中,一个内部节点N61位于阻抗电路601与603之间的共同连接点,而另一个内部节点N62位于阻抗电路602与604之间的共同连接点。如此一来,阻抗电路601耦接于运算放大器61的负输入端与内部节点N61之间,且阻抗电路603耦接于内部节点N61与运算放大器61的输出端之间。阻抗电路602耦接于运算放大器62的负输入端与内部节点N62之间,且阻抗电路604耦接于内部节点N62与运算放大器62的输出端之间。DAC13提供补偿信号S13至内部节点N61与N62。
在图6的实施例中,于阻抗电路601与603之中,一者包括一电阻器,而另一者包括一电容器。于阻抗电路602与604之中,一者包括一电阻器,而另一者包括一电容器。图7表示根据本发明一实施例在反馈电路60中的阻抗电路601~604。如图7所示,阻抗电路601包括电容器71,且阻抗电路603包括电阻器73。电容器71耦接于运算放大器61的负输入端与内部节点N61之间,且电阻器73耦接于内部节点N61与运算放大器61的输出端之间。阻抗电路602包括电容器72,且阻抗电路604包括电阻器74。电容器72耦接于运算放大器62的负输入端与内部节点N62之间,且电阻器74耦接于内部节点N62与运算放大器62的输出端之间。根据图7所示反馈电路的架构,DAC13的直流电流可通过电阻器73与74而由运算放大器61与62的输出端来提供,而不是由具有较低驱动能力的前一阶运算放大器的直流电流来提供。
图8表示根据本发明一实施例在反馈电路60中的阻抗电路601~604。如图8所示,阻抗电路601包括电阻器81,且阻抗电路603包括电容器83。电阻器81耦接于运算放大器61的负输入端与内部节点N61之间,且电容器83耦接于内部节点N61与运算放大器61的输出端之间。阻抗电路602包括电阻器82,且阻抗电路604包括电容器84。电阻器82耦接于运算放大器62的负输入端与内部节点N62之间,且电容器84耦接于内部节点N62与运算放大器62的输出端之间。
相似于上述的实施例,多阶回路滤波器10的架构不限于三阶。在一些实施例中,多阶回路滤波器10的架构可根据所期望的积分电路的阶数来决定。此外,最后一阶积分电路的反馈电路60可包括更多的阻抗电路。反馈电路60的内部节点数量可能因此大于两个。在此情况下,DAC13可提供补偿信号S13至最后一阶积分电路的反馈电路60内的任何一对内部节点,以补偿额外回路延迟。
Claims (13)
1.一种Sigma-Delta调变器,用以产生一数字输出信号,包括:
一多阶回路滤波器,接收一模拟输入信号,且根据该模拟输入信号产生一积分输出信号,其中,该多阶回路滤波器的每一阶包括一反馈电路;
一量化器,接收该积分输出信号,且对该积分输出信号进行量化以产生该数字输出信号;以及
一数字模拟转换器,接收该数字输出信号,且将该数字输出信号转换为一补偿信号;
其中,该数字模拟转换器提供该补偿信号至该多阶回路滤波器的最后一阶的该反馈电路内的多个内部节点;
其中,该多阶回路滤波器的最后一阶具有一第一输入节点、一第二输入节点、一第一输出节点、以及一第二输出节点,且该积分输出信号产生于该第一与第二输出节点之间;以及
该多阶回路滤波器的最后一阶的该反馈电路包括:
一第一阻抗电路以及一第二阻抗电路,串联于该多阶回路滤波器的最后一阶的该第一输入节点与该第一输出节点之间;以及
一第三阻抗电路以及一第四阻抗电路,串联于该多阶回路滤波器的最后一阶的该第二输入节点与该第二输出节点之间;
该数字模拟转换器提供该补偿信号至第一与第二阻抗电路之间的一第一内部节点以及第三与第四阻抗电路之间的一第二内部节点。
2.如权利要求1所述的Sigma-Delta调变器,其特征在于,第一与第二阻抗电路中一者包括一第一电容器,且第一与第二阻抗电路中另一者包括一第一电阻器;以及
第三与第四阻抗电路中一者包括一第二电容器,且第三、第四阻抗电路中另一者包括一第二电阻器。
3.如权利要求2所述的Sigma-Delta调变器,其特征在于,该多阶回路滤波器的最后一阶更包括一运算放大器,且该运算放大器具有正输入端、负输入端、正输出端、以及负输出端,分别耦接该多阶回路滤波器的最后一阶的该第一输入节点、该第二输入节点、该第二输出节点、以及该第一输出节点;
该第一阻抗电路耦接于该运算放大器的正输入端与该第一内部节点之间,且包括该第一电容器;
该第二阻抗电路耦接于该第一内部节点与该运算放大器的负输出端之间,且包括该第一电阻器;
该第三阻抗电路耦接于该运算放大器的负输入端与该第二内部节点之间,且包括该第二电容器;以及
该第四阻抗电路耦接于该第二内部节点与该运算放大器的正输出端,且包括该第二电阻器。
4.如权利要求2所述的Sigma-Delta调变器,其特征在于,该多阶回路滤波器的最后一阶更包括一运算放大器,且该运算放大器具有正输入端、负输入端、正输出端、以及负输出端,分别耦接该多阶回路滤波器的最后一阶的该第一输入节点、该第二输入节点、该第二输出节点、以及该第一输出节点;
该第一阻抗电路耦接于该运算放大器的正输入端与该第一内部节点之间,且包括该第一电阻器;
该第二阻抗电路耦接于该第一内部节点与该运算放大器的负输出端之间,且包括该第一电容器;
该第三阻抗电路耦接于该运算放大器的负输入端与该第二内部节点之间,且包括该第二电阻器;以及
该第四阻抗电路耦接于该第二内部节点与该运算放大器的正输出端,且包括该第二电容器。
5.如权利要求1所述的Sigma-Delta调变器,其特征在于,该多阶回路滤波器更包括:
一第一运算放大器,具有正输入端、负输入端、以及输出端,其中,该第一运算放大器的正输入端耦接一参考接地,该第一运算放大器的负输入端耦接该多阶回路滤波器的最后一阶的该第一输入节点,且该第一运算放大器的输出端耦接该多阶回路滤波器的最后一阶的该第一输出节点;以及
一第二运算放大器,具有正输入端、负输入端、以及输出端,其中,该第二运算放大器的正输入端耦接该参考接地,该第二运算放大器的负输入端耦接该多阶回路滤波器的最后一阶的该第二输入节点,且该第二运算放大器的输出端耦接该多阶回路滤波器的最后一阶的该第二输出节点。
6.如权利要求5所述的Sigma-Delta调变器,其特征在于,第一与第二阻抗电路中一者包括一第一电容器,且第一与第二阻抗电路中另一者包括一第一电阻器;以及
第三与第四阻抗电路中一者包括一第二电容器,且第三、第四阻抗电路中另一者包括一第二电阻器。
7.如权利要求6所述的Sigma-Delta调变器,其特征在于,该第一阻抗电路耦接于该第一运算放大器的负输入端与该第一内部节点之间,且包括该第一电容器;
该第二阻抗电路耦接于该第一内部节点与该第一运算放大器的输出端之间,且包括该第一电阻器;
该第三阻抗电路耦接于该第二运算放大器的负输入端与该第二内部节点之间,且包括该第二电容器;以及
该第四阻抗电路耦接于该第二内部节点与该第二运算放大器的输出端之间,且包括该第二电阻器。
8.如权利要求6所述的Sigma-Delta调变器,其特征在于,该第一阻抗电路耦接于该第一运算放大器的负输入端与该第一内部节点之间,且包括该第一电阻器;
该第二阻抗电路耦接于该第一内部节点与该第一运算放大器的输出端之间,且包括该第一电容器;
该第三阻抗电路耦接于该第二运算放大器的负输入端与该第二内部节点之间,且包括该第二电阻器;以及
该第四阻抗电路耦接于该第二内部节点与该第二运算放大器的输出端之间,且包括该第二电容器。
9.如权利要求5所述的Sigma-Delta调变器,其特征在于,该多阶回路滤波器更包括一共通电路,耦接于该第一运算放大器与该第二运算放大器之间。
10.如权利要求1所述的Sigma-Delta调变器,其特征在于,该Sigma-Delta调变器以一完全差动调变器来实施。
11.如权利要求1所述的Sigma-Delta调变器,其特征在于,Sigma-Delta调变器以一伪差动调变器来实施。
12.一种将模拟信号转换为数字信号的方法,包括:
由一Sigma-Delta调变器的一多阶回路滤波器来接收一模拟输入信号且根据该模拟输入信号产生一积分输出信号;
由该Sigma-Delta调变器的一量化器来对该积分输出信号进行量化以产生一数字输出信号;
将该数字输出信号转换为一补偿信号;以及
提供该补偿信号至该多阶回路滤波器的最后一阶的一反馈电路内的多个内部节点;
所述的将模拟信号转换为数字信号的方法,更包括:
提供一第一阻抗电路以及一第二阻抗电路,其中,第一与第二阻抗电路串联于该多阶回路滤波器的最后一阶的一第一输入节点与一第一输出节点之间;
提供一第三阻抗电路以及一第四阻抗电路,其中,第三与第四阻抗电路串联于该多阶回路滤波器的最后一阶的一第二输入节点与一第二输出节点之间;
其中,该补偿信号被提供至第一与第二阻抗电路之间的一第一内部节点以及第三与第四阻抗电路之间的一第二内部节点。
13.如权利要求12所述的将模拟信号转换为数字信号的方法,其特征在于,第一与第二阻抗电路中一者包括一第一电容器,且第一与第二阻抗电路中另一者包括一第一电阻器;以及
第三与第四阻抗电路中一者包括一第二电容器,且第三、第四阻抗电路中另一者包括一第二电阻器。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261601962P | 2012-02-22 | 2012-02-22 | |
US61/601,962 | 2012-02-22 | ||
US13/760,379 US8791848B2 (en) | 2012-02-22 | 2013-02-06 | Sigma-delta modulators with excess loop delay compensation |
US13/760,379 | 2013-02-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103297057A CN103297057A (zh) | 2013-09-11 |
CN103297057B true CN103297057B (zh) | 2016-03-30 |
Family
ID=48981841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310051051.2A Active CN103297057B (zh) | 2012-02-22 | 2013-02-16 | Sigma-Delta调变器及将模拟信号转换为数字信号的方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8791848B2 (zh) |
CN (1) | CN103297057B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9184754B2 (en) * | 2013-12-12 | 2015-11-10 | Mediatek Inc. | Analog-to-digital converting device and analog-to-digital converting method |
CN104954018B (zh) * | 2014-03-28 | 2018-03-27 | 澜起科技(上海)有限公司 | ∑‑δ模数转换器 |
US9312879B2 (en) * | 2014-08-25 | 2016-04-12 | Mediatek Inc. | Signal modulating device capable of reducing peaking in signal transfer function |
US9484877B2 (en) | 2014-08-25 | 2016-11-01 | Mediatek Inc. | Resonating device with single operational amplifier |
US9325341B2 (en) * | 2014-09-03 | 2016-04-26 | Qualcomm, Incorporated | Excess loop delay compensation (ELC) for an analog to digital converter (ADC) |
EP3171514A1 (en) * | 2015-11-19 | 2017-05-24 | Nxp B.V. | Differential summing node |
US9917594B1 (en) * | 2016-09-06 | 2018-03-13 | Texas Instruments Incorporated | Inbuilt threshold comparator |
US10243578B2 (en) * | 2017-02-23 | 2019-03-26 | Qualcomm Incorporated | Continuous-time delta-sigma ADC with scalable sampling rates and excess loop delay compensation |
EP3477855B1 (en) * | 2017-10-25 | 2023-06-14 | ams International AG | Sensor arrangement |
US10277241B1 (en) | 2018-04-24 | 2019-04-30 | Qualcomm Incorporated | Continuous-time analog-to-digital converter |
EP4018547A4 (en) * | 2019-08-22 | 2023-05-10 | Qualcomm Incorporated | REDUCTION OF CONDUCTIVITY MODULATION OF A RESISTANCE DURING AMPLIFICATION |
EP3926831A1 (en) * | 2020-06-19 | 2021-12-22 | NXP USA, Inc. | A sigma-delta analogue to digital converter |
CN112910466A (zh) * | 2021-01-27 | 2021-06-04 | 东南大学 | 一种磁性隧道结与电阻结合替代纯电阻的调制器电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5646621A (en) * | 1994-11-02 | 1997-07-08 | Advanced Micro Devices, Inc. | Delta-sigma ADC with multi-stage decimation filter and gain compensation filter |
CN101404503B (zh) * | 2007-10-04 | 2010-06-02 | 联发科技股份有限公司 | 连续时间∑-△调制器及其补偿环路延迟的方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6016112A (en) * | 1996-12-23 | 2000-01-18 | National Instruments Corporation | System and method for reducing errors in an analog to digital converter |
GB9803928D0 (en) * | 1998-02-26 | 1998-04-22 | Wolfson Ltd | Digital to analogue converters |
JP3795338B2 (ja) * | 2001-02-27 | 2006-07-12 | 旭化成マイクロシステム株式会社 | 全差動型サンプリング回路及びデルタシグマ型変調器 |
US6781533B2 (en) * | 2001-11-15 | 2004-08-24 | Hrl Laboratories, Llc. | Optically sampled delta-sigma modulator |
US6744392B2 (en) * | 2002-08-02 | 2004-06-01 | Cirrus Logic, Inc. | Noise shapers with shared and independent filters and multiple quantizers and data converters and methods using the same |
US7358881B2 (en) * | 2005-07-22 | 2008-04-15 | Cirrus Logic, Inc. | Quantizer overload prevention for feed-back type delta-sigma modulators |
US7944385B2 (en) * | 2006-01-25 | 2011-05-17 | Nxp B.V. | Continuous-time sigma-delta analog-to-digital converter with capacitor and/or resistance digital self-calibration means for RC spread compensation |
US7362252B1 (en) * | 2007-01-25 | 2008-04-22 | Mstar Semiconductor, Inc. | Bandwidth tunable sigma-delta ADC modulator |
DE102007056732B4 (de) * | 2007-11-26 | 2012-10-25 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und Verfahren zur effizienten Analog-zu-Digital-Wandlung |
US7936297B2 (en) * | 2008-10-21 | 2011-05-03 | Analog Devices, Inc. | Analog to digital converter |
-
2013
- 2013-02-06 US US13/760,379 patent/US8791848B2/en active Active
- 2013-02-16 CN CN201310051051.2A patent/CN103297057B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5646621A (en) * | 1994-11-02 | 1997-07-08 | Advanced Micro Devices, Inc. | Delta-sigma ADC with multi-stage decimation filter and gain compensation filter |
CN101404503B (zh) * | 2007-10-04 | 2010-06-02 | 联发科技股份有限公司 | 连续时间∑-△调制器及其补偿环路延迟的方法 |
Non-Patent Citations (2)
Title |
---|
Chen-Yen Ho等.A 75.1dB SNDR, 80.2dB DR, 4th-order Feed-forward.《IEEE Asian Solid-State Circuits Conference》.2011, * |
赵喆.高阶连续时间型Sigma_Delta调制器的研究与设计.《中国优秀硕士学位论文全文数据库》.2012, * |
Also Published As
Publication number | Publication date |
---|---|
CN103297057A (zh) | 2013-09-11 |
US20130214951A1 (en) | 2013-08-22 |
US8791848B2 (en) | 2014-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103297057B (zh) | Sigma-Delta调变器及将模拟信号转换为数字信号的方法 | |
US9019136B2 (en) | Sigma-delta modulators with high speed feed-forward architecture | |
CN107852164B (zh) | 抑制前馈δς转换器中的信号传递函数峰化 | |
US9467163B1 (en) | Power reduction in delta sigma modulator | |
WO2009133653A9 (ja) | 積分器、共振器及びオーバーサンプリングa/d変換器 | |
CN101917198A (zh) | 连续时间的高速低功耗sigma-delta调制器 | |
US8981978B2 (en) | Resonator and oversampling A/D converter | |
EP2482463A1 (en) | Delta-sigma modulator and signal processing system | |
CN102077467A (zh) | 传感器接口装置和放大器 | |
US10581453B1 (en) | Precision current-to-digital converter | |
CN103312333A (zh) | 适用于Sigma-Delta ADC电路的零点优化积分器电路 | |
KR101960180B1 (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
US20080068241A1 (en) | Sigma-delta modulator | |
US9729165B2 (en) | Delta-sigma analog-to-digital converter topology with improved distortion performance | |
JP2006140941A (ja) | フィルタ回路及びシグマデルタa/d変換器 | |
KR101559456B1 (ko) | 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기 | |
CN111030650B (zh) | 增强型时钟控制比较器失调误差的后台校正电路及方法 | |
JP2011244200A (ja) | デルタシグマ変調装置 | |
US20160056835A1 (en) | Signal modulating device capable of reducing peaking in signal transfer function | |
CN102483794B (zh) | 积分器及包括该积分器的过抽样a/d转换器 | |
KR101531921B1 (ko) | 간소화된 멀티 비트 다단 노이즈 쉐이핑 델타 시그마 변조기 | |
US8736474B1 (en) | Delta-sigma modulator for converting an analog input signal to a digital output signal using delta-sigma modulation | |
CN216794960U (zh) | 单运放二阶滤波器电路 | |
KR102629080B1 (ko) | 내부 피드-포워드 경로를 제거한 광대역 고차 델타-시그마 변조기 | |
CN104518752A (zh) | 滤波器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |