CN103297053B - Ad转换电路和微控制器以及采样时间调整方法 - Google Patents

Abstract

本发明的课题提供一种AD转换电路，其包括：采样保持电路，将从输入端子输入的模拟输入电压施加到由多个电容构成的电容阵列，蓄积电荷直到所设定的采样时间为止；比较器电路，从各电容依次读出所述电容阵列的各电容的电压，与预先设定的基准电压比较而生成数字信号；以及采样时间调整电路，测量与从所述输入端子所连接的外部装置输入的调整用电压相应地在所述采样保持电路的输入侧上升的电压达到相对于所述基准电压而预定的阈值为止的时间，将基于该测量的时间而求出的时间设定为所述采样时间。从而，能够与随按用途连接的外部装置而变化的输入阻抗值对应地自动设定采样时间。

Description

AD转换电路和微控制器以及采样时间调整方法

技术领域

本发明涉及具有采样与保持功能的依次比较型模拟－数字转换电路（以后，也记载为“AD转换电路”），特别是，涉及适于根据随所连接的外部装置而变化的输入阻抗来自动进行输入值的采样时间的调整的AD转换电路和微控制器以及采样时间调整方法。

背景技术

具有采样与保持功能的AD转换电路以比较简单的电路结构实现，与能够比较廉价地制造的CMOS工艺的整合性高，占用面积也比较小，因而多以LSI（Large ScaleIntegration：大规模集成电路）构成并内置于微控制器（MCU）中。

这样的AD转换电路对多个电容元件施加模拟输入电压，并对各电容元件充电（蓄积）该模拟输入电压程度的电荷，保持相当于该充电的电荷的电压，通过与AD转换电路的内部基准电压的比较，将模拟输入电压以AD转换电路的分辨率程度的数字值输出。此外，以下，为了简化说明，将向电容元件施加模拟输入电压而对电容元件充电（蓄积）该模拟输入电压程度的电荷，简单地记为对电容元件充电（蓄积）模拟输入电压，等。

在AD转换电路中，为了尽可能减少外接部件，在微控制器内部，设置用于充电模拟输入电压的电容元件，构成采样与保持电路（以下，也记为采样保持电路）。

以下，对图5所示的现有的6比特AD转换电路的结构与动作进行说明。在图5的AD转换电路中，模拟输入电压Vain经由导通状态的开关S1施加于由C梯形电路（ラダー）3内的多个电容元件构成的内部转换电容阵列（图中，记为“内部转换电容”）1。

通过导通开关S1，对电容元件阵列1充电模拟输入电压Vain后，断开开关S1并切断模拟输入电压Vain与C梯形电路3，其后，AD转换电路开始AD转换（从模拟信号到数字信号的转换）。开始AD转换时，内部电容元件阵列1的各电容元件通过由数字逻辑电路构成的控制电路2，通过开关SW1～SW7与开关S4，与基准电压Vref或GND的任一方连接。

比较器电路4与内部电容元件阵列1的一端（Cin）连接，根据AD转换结果输出“高（High）”或“低（Low）”电平。

比较器电路4中的AD转换动作在由控制电路2进行的控制下进行，所述控制基于采用从与AD转换电路一起设置在LSI内的未图示的微型计算机（以下，也称为中央处理装置或CPU）输入的基本时钟信号CLK以及控制信号。另外，来自比较器电路4的输出被输入至控制电路2，从控制电路2作为转换结果输出至微型计算机。

在这样的结构的AD转换电路中，内部电容元件阵列1整体地被充电Q＝64pF×(Vt-Vain)的电荷。此外，Vt为比较器电路4的阈值电压，此时，模拟输入电压Vain的输入用的开关S1以及比较器电路4中的开关S2、S3为ON（导通：连接状态）。

该充电期间结束时，通过控制电路2的控制，使模拟输入用开关S1以及比较器电路4的开关S2、S3为OFF（断开：截止状态），蓄积在内部电容元件阵列1的电荷一直保持到通过比较器电路4进行的AD转换结束为止。

在通过比较器电路4进行的AD转换中，以最上位比特的转换为例，仅有32pF的电容元件通过开关SW1连接到模拟输入电压（这里为基准电压Vref）侧，除此以外的电容元件全部经由开关SW2～SW7及开关S4连接到GND。

本例的AD转换电路为10bit（bit9～bit0）的AD转换电路，“9bit”为最上位bit，在该连接状态下，设内部电容元件阵列1的一端（Cin：比较器电路4侧）上的电压为“V9”时，蓄积在内部电容元件阵列1的电荷（Q）不变，下式（1）成立。

Q＝64pF×(Vt-Vain)＝32pF×(V9-Vref)＋32pF×(V9-GND）…（1）

设转换电压范围为从电源电压VDD到接地（0V）时，即，设基准电压Vref＝电源电压VDD、GND＝0V时，作为比较器电路4的输入部（Cin）的电压变化量的“Vt-V9”的值成为“Vt-V9＝Vain-（1/2）×VDD”。

在比较器电路4中，以V9的值比Vt的值高还是低来判定转换结果，因而若“Vain＞（1/2）×VDD”则“V9＜Vt”，转换结果为“1”（High，高），若“Vain＜（1/2）×VDD”则“V9＞Vt”，转换结果为“0”（Low，低）。

因此，最上位比特的判定以模拟输入电压Vain比“（1/2）×VDD”大还是小来决定。其他比特也用与最上位比特同样的动作来转换。

然而，在由这样的结构构成的AD转换电路中，关于对内部电容元件阵列1的模拟输入电压的充电期间，即，关于输入值的采样时间存在以下的问题点。

例如，在AD转换电路中，对模拟输入电压Vain进行采样的时间由内部转换电容阵列1与AD转换电路的输入阻抗的时间常数来决定。当前，为了使AD转换电路的转换时间高速化，存在减小输入阻抗值的趋势。然而，存在以下的情况：根据AD转换电路的输入阻抗，对AD转换电路的输入电压采样的时间不够，AD转换电路输出错误的转换结果。这样的情况，需要规定输入阻抗的值。

然而，输入阻抗值由与包括AD转换电路的微控制器连接的外部装置来决定，因而在未特别指定所连接的外部装置的状态下，不能够在微控制器侧决定输入阻抗值。

例如，虽然也可考虑以规格来规定输入阻抗值，但在该情况下，用户的设计自由度会变窄。另外，虽然也可考虑这样的结构，即设置多个采样时间并设为从其中选择，但为此需要设置寄存器等，成本变高。

此外，与AD转换电路中的采样时间有关的现有技术例如记载于专利文献1、2中。

在专利文献1中记载了如下的结构：在依次比较型AD转换器中，使增益为1且高输入阻抗、低输出阻抗的放大器介于模拟开关与开关电路部之间，其中，该依次比较型AD转换器包括：用于控制应转换为数字信号的模拟信号的输入的模拟开关；用于模拟信号的采样的开关电路部；由进行了2进制加权的多个电容构成的电容阵列部；以及用于形成作为输出信号的数字信号的比较器部。

通过采用这样的结构，在采样时，对构成电容阵列部的电容的充电时间依赖于放大器的低输出阻抗，能够缩短充电时间。

另外，在专利文献2中，记载了如下的技术：在模拟输入信号ANin用采样保持电路来采样、用比较器依次比较采样保持电路的输出电压与从D/A转换器依次输出的多个模拟基准电压ANs、将该比较结果存储于依次比较寄存器并作为数字输出信号Dout输出的依次比较型AD转换器中，采用通过基于时钟信号而动作的控制电路来控制采样动作及依次比较动作的结构，通过时钟信号选择电路，基于基准时钟信号CLK生成多个时钟信号，从该多个时钟信号中选择任一个时钟信号并作为动作时钟信号CLKM输出至控制电路，并且通过选择控制电路，基于电源电压变更用时钟信号选择电路选择的时钟信号，变更采样动作时间及依次比较动作时间。

然而，在这样的专利文献1、2所记载的技术中，不能与随按用途连接的外部装置而变化的输入阻抗值对应地自动设定采样时间。

专利文献1：日本特开平4-220016号公报；

专利文献2：日本特开平7-264071号公报。

发明内容

本发明是为了解决上述问题点而做出的，其目的在于提供能与随按用途连接的外部装置而变化的输入阻抗值对应地自动设定采样时间的AD转换电路和微控制器以及采样时间调整方法。

为了达到上述目的，本发明的AD转换电路包括：采样保持电路，对由多个电容构成的电容阵列蓄积从输入端子输入的模拟输入电压直到所设定的采样时间为止；比较器电路，从各电容依次读出蓄积在所述电容阵列的各电容的所述模拟输入电压，与预先设定的基准电压比较而生成数字信号；以及采样时间调整电路，测量与从所述输入端子所连接的外部装置输入的调整用电压相应地在所述采样保持电路的输入侧上升的电压达到相对于所述基准电压而预定的阈值为止的时间，将基于该测量的时间而求出的时间设定为所述采样时间。

另外，本发明的微控制器包括所述AD转换电路以及进行基于包含该AD转换电路的动作控制的程序的处理的中央处理装置。

另外，本发明的采样时间调整方法，设定AD转换电路中的采样时间，所述AD转换电路包括：采样保持电路，对由多个电容构成的电容阵列蓄积从输入端子输入的模拟输入电压直到所设定的采样时间为止；比较器电路，从各电容依次读出蓄积在所述电容阵列的各电容的所述模拟输入电压，与预先设定的基准电压比较而生成数字信号，所述方法包含：第1步骤，测量与从所述输入端子所连接的外部装置输入的调整用电压相应地在所述采样保持电路的输入侧上升的电压达到相对于所述基准电压而预定的阈值为止的时间，以及第2步骤，将基于在所述第1步骤测量的时间而求出的时间设定为所述采样时间。

依据本发明，在AD转换电路及包括其的微控制器中，能与随按用途连接的外部装置而变化的输入阻抗值对应地自动设定采样时间。

附图说明

图1是示出实施方式的AD转换电路的结构例子的电路图；

图2是示出图1中的AD转换电路的动作例子的时序图；

图3是示出包括图1中的AD转换电路的微控制器的结构例子的框图；

图4是示出实施方式的AD转换电路中的采样时间调整方法的步骤例子的流程图；

图5是示出现有的AD转换电路的结构例子的电路图。

附图标记说明

1 内部转换电容阵列；2、2a 控制电路；3 C梯形电路（采样保持电路）；4 比较器电路；11 比较器；12 NMOS晶体管；13、14 触发器（带复位D触发器）；15 2输入AND门；16 计数器；31 微控制器；32 AD转换电路；32a 采样保持电路；32b 比较器电路；32c 采样时间调整电路；32d 控制电路；33 CPU（中央处理装置）；34 存储器；R1、R2 电阻；S1～S5、SW1～SW7开关。

具体实施方式

以下，使用附图对本发明的实施方式进行说明。

图1示出本实施方式的AD转换电路的结构，成为在图5所示的现有AD转换电路设有采样时间调整电路的结构。

如图1所示，本实施方式的AD转换电路的进行AD转换的电路部分（采样保持电路部分及比较器电路部分）的结构及动作与图5所示的现有电路大致相同，仅在控制电路2a的动作上存在不同，关于这里的AD转换动作不进行详细说明，以下，主要关于采样时间调整电路的结构与动作进行说明。

本实施方式的采样时间调整电路包括：比较器11；NMOS晶体管12；带复位的D触发器（以下，简称为“触发器”）13、14；2输入AND门15；计数器16；电阻R1、R2；以及开关S5。此外，在本例中，用未图示的微型计算机（中央处理装置、CPU）实现的功能（例如导出单元）、未图示的存储装置（例如非易失性存储单元）等也成为采样时间调整电路的构成要素。

对AD转换电路的C梯形电路3中的内部电容元件阵列1的输入线Lin上的模拟输入电压Vain，经由开关S5输入至比较器11的正输入（同相输入）。

用电阻R1与电阻R2对基准电压Vref分压而得的电压输入至比较器11的负输入（反相输入）。

NMOS晶体管12的漏极与电阻R2连接，源极与GND连接，对开关S5进行ON/OFF（通/断）控制的信号cont1输入至栅极。此外，该信号cont1基于来自微型计算机的控制信号而从控制电路2a输出。

比较器11的输出连接到触发器13的D输入，该触发器13的Q输出与触发器14的D输入和2输入AND门15的一个输入连接。

触发器14的Q输出与2输入AND门15的另一个输入连接。

触发器13、14的时钟CK与复位R各自分别连接在一起。输入至时钟CK的CLK与输入至控制电路2a的CLK相同。

从控制电路2a输出的cont2信号输入至触发器13、14的复位R。与从控制电路2a输出至开关SW1的cont2信号相同的信号输入至触发器13、14。

CLK连接至计数器16中的时钟输入CK， cont2信号输入至复位R。

而且，2输入AND门15的输出连接至计数器16的停止端子（S端子），通过来自该2输入AND门15的输出被输入至S端子，计数器16停止计数动作。

2输入AND门15的输出与计数器16的输出OUT输入至未图示的微型计算机。

以下，对调整这样的结构的AD转换电路中的采样时间的动作进行说明。此外，在采样时间调整的动作时停止AD转换动作。

首先，连接设定对象的外部装置，从该外部装置向输入模拟输入电压Vain的输入端输入与基准电压Vref为相同电压的调整用电压Vref。

在该状态下，输入基本时钟CLK，并且基于来自微型计算机的控制信号，在控制电路2a中将cont1信号从“低”设为“高”。

这样，通过使cont1信号从“低”变化为“高”，NMOS晶体管12与开关S5均导通，调整用电压Vref输入至比较器11的正输入侧，将用电阻R1、R2对基准电压Vref进行分压而得的电压（Vref×R2/（R1＋R2））输入至比较器11的负输入。

在该状态下，接着，控制电路2a将cont2从信号“低”设为“高”。这样，通过cont2信号从“低”变为“高”，开关S1导通，并且触发器13、14以及计数器16复位。在该复位后开始由计数器16进行的计数动作。

这样，当开关S1导通时，以与所连接的外部装置的输入阻抗和C梯形电路3中的内部转换电容阵列1的时间常数τ相应的速度，比较器11的正输入以成为基准电压Vref的方式上升。

此时间常数τ在设所连接的外部装置的输入阻抗为Z、内部转换电容阵列1的电容为C时，用“τ＝1-exp^（-1/ZC）”来表示，在基准电压Vref的63.2％的电压为“1τ”。

因此，在本例中，以使比较器11的负输入的电压为基准电压Vref的63.2％的方式设定电阻R1与电阻R2。例如，在设电阻R1与电阻R2的电阻值的总计为100R的情况下，设定为电阻R1为36.8R、电阻R2为63.2R。

通过这样设定，比较器11的正输入的电压成为负输入侧的基准电压Vref的63.2％以上时，比较器11的输出从“低”变化到“高”。

将该比较器11的输出用触发器13、14来锁存（保持）。

这样使用触发器13、14这两个来进行2次锁存是为了防止误检测。

触发器13、14的输出Q均为“高”时，2输入AND门15的输出从“低”变化为“高”，该信号的变化成为微型计算机读入计数器16的计数器值的通知信号。

2输入AND门15的“高”输出输入至计数器16的S端子，计数器16的计数动作停止，由计数器16计数的计数器值被发送至进行AD转换电路的控制的微型计算机。

微型计算机一读取计数器16的计数器值，则将cont1信号与cont2信号设为“低”，使采样时间调整电路与AD转换电路的动作复位。

然后，微型计算机将使用所读取的计数器16的计数器值求出的时间，作为对于外部装置的采样保持电路中的模拟输入电压的采样时间，设定于控制电路2a。

在本例中，采样时间调整电路将使用计数器值求出的时间乘以与预定精度对应的值而得的值设定为采样时间。

例如，对于采样时间的设定，当设定为计数器值（1τ的时间）的8倍时，则为“τ＝1-exp^-8”，相对内部转换电容的充电的电压误差为0.0335％。这样，在例如10bit AD转换电路的情况下，在“exp^-8×2¹⁰”约为“0.34LSB”的误差精度，作为AD转换电路的采样时间是足够的。

这样，在本例中，比较内部的基准电压与调整用电压，通过直到调整用电压比内部的基准电压的63.2％的值高为止利用以AD转换电路的动作时钟进行动作的计数器来进行计数，求出外部装置的输入阻抗与AD转换电路的内部转换电容的时间常数τ，使用此时的计数器值来设定AD转换电路的输入电压Vain的采样时间。

如此设定采样时间时，微型计算机在AD转换电路的实际动作控制中，经由控制电路2a使cont2信号导通，以设定的采样时间进行模拟输入电压Vain的采样动作，其后与现有技术同样地进行AD转换。

此外，在本实施方式例子中，也可以设置未图示的存储装置（例如非易失性存储装置），通过将用采样时间调整电路测量的时间或设定的采样时间存储于该存储装置，在AD转换时使用存储的采样时间，进行对于该外部装置的AD转换。由此，不再需要在每次启动AD转换电路时，测量采样时间并设定于控制电路2a。

这样，本例的采样时间调整电路在比较器11中比较调整用电压与基准电压，并输出表示调整用电压达到阈值的信号，在计数器16中，测量从调整用电压对采样保持电路的输入开始到从比较器11输出信号为止的时间，在微型计算机中，使用由计数器16测量的时间来导出采样保持时间。

而且，如上所述，在本实施方式例中，以调整用电压对于基准电压的小于1的比来规定阈值。

即，本例的采样时间调整电路构成为利用电阻R1、R2对基准电压Vref分压并作为阈值输入至比较器11，电阻R1、R2的各个电阻值以如下的方式设定：以与输入阻抗与内部转换电容的时间常数τ相应地上升的调整用电压小于基准电压的100％来输出来自比较器11的信号。

具体而言，在本例的采样时间调整电路中，电阻R1、R2的电阻值以被分压并输入至比较器11的电压为基准电压的63.2％的方式设定。

由此，不需要等到所输入的调整用电压与基准电压一致，因此能够在短时间内决定带有充分精度的采样时间。

此外，电阻R1与电阻R2也可以为可变电阻。通过这样，能够自动地调整为与任意的精度相应的采样时间。

在图2示出以上的本例的采样时间调整电路的动作的时序图，以下，对该图2中的采样时间调整电路的动作进行说明。

在从所连接的设定对象的外部装置向模拟输入电压的输入端子（Vain）输入与基准电压为相同电压的调整用电压Vref、向比较器11的负输入输入用电阻R1、R2将基准电压Vref分压而得的“Vref×R2/（R1＋R2）”的电压的状态下，通过输入基本时钟CLK而使cont1信号从“低”切换到“高”，从而能够向比较器11的正输入侧输入调整用电压Vref。

在该状态下，接着，将cont2信号从“低”切换至“高”时，由计数器16进行的计数动作（0、1、2、…、n）开始。

在该状态下，以与所连接的外部装置的输入阻抗和C梯形电路3中的内部转换电容阵列1的时间常数τ相应的速度，比较器11的正输入上升，当成为负输入侧的基准电压Vref的63.2％以上时，比较器11的输出从“低”变化到“高”。

根据该比较器11的输出的变化，2输入AND门15的输出发生变化，该变化成为向微型计算机读入计数器16的计数器值的通知信号。即，由于2输入AND门15的“高”输出，计数器16的计数动作停止，计数器16的停止的计数器值（n）被发送至微型计算机。

使用这样发送的计数器16的计数器值，微型计算机求出与从外部装置输入的调整用电压Vref相应地在采样保持电路的输入侧上升的电压达到相对于基准电压Vref而预定的阈值（例如基准电压的63.2％）为止的时间，进而，将基于该时间而求出的时间设定为对于外部装置的采样保持电路中的模拟输入电压的采样时间。

接着，使用图3对包括设有这样的采样时间调整电路的AD转换电路的微控制器（半导体装置）的结构进行说明。

图3所示的本例的微控制器31包括AD转换电路32、CPU 33及存储器34，AD转换电路32包括采样保持电路32a、比较器电路32b、采样时间调整电路32c以及控制电路32d。

控制电路32d输入由基于CPU 33的程序的处理输出的控制信号，并进行采样保持电路32a、比较器电路32b及采样时间调整电路32c的动作控制。

此外，采样保持电路32a包括图1所示的C梯形电路3，比较器电路32b包括图1所示的比较器电路4，采样时间调整电路32c包括如图1所示的比较器11、NMOS晶体管12、触发器13、14、2输入AND门15、计数器16、电阻R1、R2以及开关S5。

利用这样的结构，本例的微控制器31通过与基于存储于CPU 33的存储器34的程序的处理相应的控制电路32d的控制，在采样保持电路32a中，对电容阵列中的各电容元件蓄积模拟输入电压直到所设定的采样时间为止，在比较器电路32b中，依次读出在各电容元件蓄积的模拟输入电压，与预先设定的基准电压比较而生成数字信号，然后，在采样时间调整电路32c中，在开始AD转换动作前，测量与从所连接的外部装置输入的基准电压为相同值的调整用电压相应地在采样保持电路32a的输入侧上升的电压达到相对于基准电压而预定的阈值（例如基准电压的63.2％）为止的时间，并基于测量的时间设定对于外部装置的采样保持电路32a中的模拟输入电压的采样时间。

此外，微控制器31将用AD转换电路32转换的数字信号经由未图示的接口部输出至外部。

接着，使用图4来说明基于这样的CPU 33的所编程的处理的采样时间调整电路32c的处理内容。

首先，在步骤400中，将调整用电压（Vref）输入至模拟输入电压的输入端子，在步骤402中，将基准电压Vref的63.2％的分压输入至比较器11的负输入。

在步骤404中，开始计数器16的计数动作，在步骤406中，等待来自比较器11的高电平信号的输出。

如果存在来自比较器11的高电平信号的输出，则在步骤408中，停止计数器16的计数动作，在步骤410中，读取计数器16的计数值，在步骤412中，使用读取的计数值算出采样时间并结束处理。

以上，如使用图1～图4所说明的，本例的AD转换电路利用采样保持电路，对由多个电容构成的电容阵列蓄积从输入端子输入的模拟输入电压直到设定的采样时间为止；利用比较器电路，从各电容依次读出在电容阵列的各电容蓄积的模拟输入电压，与预先设定的基准电压比较而生成数字信号，利用采样时间调整电路，在停止AD转换动作的状态下，测量与从所连接到输入端子的外部装置输入的基准电压为相同值的调整用电压相应地在采样保持电路的输入侧上升的电压达到相对于基准电压而预定的阈值（例如基准电压的63.2％）为止的时间，并将基于测量的时间而求出的时间设定为对于外部装置的采样保持电路中的模拟输入电压的采样时间，用所设定的采样时间进行对从该外部装置输入的模拟输入电压的采样，进行AD转换。

此外，采样时间调整电路将测量的时间乘以与预定精度对应的值（例如8）而得的值设定为采样时间。

另外，以调整用时间对于基准电压的小于1的比来规定阈值。

另外，也可以构成为包括存储用采样时间调整电路测量的时间或存储设定的采样时间的存储装置，例如非易失性存储装置。

另外，采样时间调整电路也可以构成为包括：比较器（11），比较调整用电压与阈值，输出表示调整用电压达到阈值的信号；计数器16，测量从调整用电压对采样保持电路的输入开始到从比较器（11）输出信号为止的时间；以及微型计算机的处理功能，使用由计数器16测量的时间来导出采样保持时间。

另外，采样时间调整电路包括将基准电压分压并作为阈值输入至比较单元的第1电阻R1和第2电阻R2，第1电阻R1的电阻值与第2电阻R2的电阻值以如下的方式设定：以与输入阻抗和内部转换电容的时间常数τ相应地上升的调整用电压小于基准电压的100％来输出来自比较器（11）的信号。

例如，第1电阻R1的电阻值与第2电阻R2的电阻值以被分压并输入至比较器（11）的电压为基准电压的63.2％的方式设定。

此外，第1电阻R1与第2电阻R2也可以是可变电阻。

而且，本例的微控制器构成为包括这样的AD转换电路以及进行该AD转换电路的动作控制的CPU，为了设定这样的AD转换电路中的采样时间，进行采样时间调整方法，所述方法包含：第1步骤，测量与从连接至输入端子的外部装置输入的基准电压为相同值的调整用电压相应地在采样保持电路的输入侧上升的电压达到相对于基准电压而预定的阈值（例如基准电压的63.2％）为止的时间；以及第2步骤，将基于用第1步骤测量的时间而求出的时间设定为对于外部装置的采样保持电路中的模拟输入电压的采样时间。

如以上那样，在本例中，比较内部的基准电压与调整用电压，通过直到调整用电压比相对于内部的基准电压而预定的阈值（例如基准电压的63.2％）高为止，用以AD转换电路的动作时钟进行动作的计数器进行计数，从而求出达到所连接的外部装置的输入阻抗与AD转换电路的内部转换电容的时间常数τ的时间，能够使用此时的时间自动设定AD转换电路的输入电压Vain的采样时间。

而且，如上所述，对于采样时间的设定，当设定为计数器值（1τ的时间）的8倍时，则为“τ＝1-exp^-8”，相对内部转换电容的充电的电压的误差为0.0335％。这是因为，在例如10bit AD转换电路的情况下，在“exp^-8×2¹⁰”约为“0.34LSB”的误差精度，作为AD转换电路的采样时间已足够。

另外，一旦将测定的采样时间的测定结果写入闪速存储器等非易失性存储器，则不需要在每次启动AD转换电路时测定采样时间。

另外，例如，本例的AD转换电路能搭载于通用的微控制器，能用于火灾警报器用IC、电饭煲用IC等。

此外，本发明并不限于使用图1～图4说明的例子，在不脱离其要旨的范围内能进行各种变更。例如，在本例中，通过CPU读入存储于存储器的程序并执行，来进行本发明的采样时间调整电路的控制，但也可以构成为用由逻辑元件电路构成的硬件结构来进行这样的采样时间调整电路的控制。

另外，在本例中，虽然以10比特的AD转换电路为例，但并不限定于此。

另外，在图1所示的例子中，设为将调整用电压输入至比较器11的正输入、将基准电压的分压输入至负输入的结构，但也可以是进行相反的输入并在比较器11的输出侧设置反相器的结构。另外，作为构成采样时间调整电路的比较单元、测量单元及导出单元，并不限定于图1所示的由比较器11、电阻R1、R2、触发器13、14、2输入AND门15、计数器16构成的结构，能适当地进行变更。

另外，在本例中，通过将基准电压的63.2％设为阈值，求出达到外部装置的输入阻抗与AD转换电路的内部转换电容的时间常数的1τ的时间，使用此时的时间来自动调整AD转换电路的输入电压Vain的采样时间，但也可求出例如达到“2τ”或“3τ”的时间并使用此时的时间来自动调整AD转换电路的输入电压Vain的采样时间。另外，也可以将阈值设为基准电压的63.2％以下，例如，以基准电压的50％为阈值。在该情况下，以满足AD转换电路的规格的精度的方式，决定使用该阈值求出的时间设为多少倍。然而，例如，在设为90％以上或10％以下这样极端高、低的阈值的情况下，需要提高比较器11的精度。特别是，在设为高阈值的情况下，计数器值的取得耗费时间。

Claims (11)

1.一种AD转换电路，包括：

采样保持电路，将从输入端子输入的模拟输入电压施加到由多个电容构成的电容阵列，蓄积电荷直到所设定的采样时间为止；

比较器电路，将所述电容阵列的各电容的电压依次从各电容读出，与预先设定的基准电压比较而生成数字信号；以及

采样时间调整电路，测量与从所述输入端子所连接的外部装置输入的调整用电压相应地在所述采样保持电路的输入侧进行上升的电压达到相对于所述基准电压而预定的阈值为止的时间，将基于该测量的时间而求出的时间设定为所述采样时间。

2.如权利要求1所述的AD转换电路，其中，

所述采样时间调整电路将所述测量的时间乘以与预定精度对应的值而得的值设定为所述采样时间。

3.如权利要求1或权利要求2所述的AD转换电路，其中，

以所述调整用电压对于所述基准电压的小于1的比来规定所述阈值。

4.如权利要求1或权利要求2所述的AD转换电路，其中，

包括存储用所述采样时间调整电路测量的时间或设定的采样时间的存储单元。

5.如权利要求1所述的AD转换电路，其中，

所述采样时间调整电路包括：

比较单元，比较所述调整用电压与所述阈值并输出表示所述调整用电压达到所述阈值的信号；

测量单元，测量从所述调整用电压对所述采样保持电路的输入开始到从所述比较单元输出所述信号为止的时间；以及

导出单元，使用由所述测量单元测量的时间来导出所述采样保持时间。

6.如权利要求5所述的AD转换电路，其中，

所述采样时间调整电路包括将所述基准电压分压并作为所述阈值输入至所述比较单元的第1电阻和第2电阻，

所述第1电阻的电阻值和第2电阻的电阻值以如下方式设定：与连接有所述外部装置时的输入阻抗与所述电容阵列的时间常数τ相应地上升的所述调整用电压小于所述基准电压的100％而从所述比较单元输出所述信号。

7.如权利要求5所述的AD转换电路，其中，

所述采样时间调整电路包括将所述基准电压分压并作为所述阈值输入至所述比较单元的第1电阻和第2电阻，

所述第1电阻的电阻值和第2电阻的电阻值以被分压并输入至所述比较单元的电压为所述基准电压的63.2％的方式设定。

8.如权利要求6或权利要求7所述的AD转换电路，其中，

所述第1电阻和所述第2电阻是可变电阻。

9.一种微控制器，包括：

权利要求1至8的任一项所述的AD转换电路；以及

中央处理装置，进行基于包含该AD转换电路的动作控制的程序的处理。

10.一种采样时间调整方法，设置AD转换电路中的采样时间，所述AD转换电路包括：采样保持电路，将从输入端子输入的模拟输入电压施加到由多个电容构成的电容阵列，蓄积电荷直到所设定的采样时间为止；以及比较器电路，将所述电容阵列的各电容的电压从各电容依次读出，与预先设定的基准电压比较而生成数字信号，所述方法包含：

第1步骤，测量与从所述输入端子所连接的外部装置输入的调整用电压相应地在所述采样保持电路的输入侧进行上升的电压达到相对于所述基准电压而预定的阈值为止的时间；以及

第2步骤，将基于在所述第1步骤测量的时间而求出的时间设定为所述采样时间。

11.如权利要求10所述的采样时间调整方法，在所述第2步骤中，将在所述第1步骤测量的时间乘以与预定精度对应的值而得的值设定为所述采样时间。