CN103280242A - 适用于片上存储edac的可配置后台刷新方法 - Google Patents

Abstract

一种适用于片上存储EDAC的可配置后台刷新方法，步骤为：将系统时钟通过近秒时钟产生电路和刷新定时器的两次分频之后产生刷新时钟，刷新时钟的上升沿触发一次片上存储器的刷新操作，一次刷新操作包含多个刷新请求；刷新操作根据刷新地址寄存器的内容产生刷新请求和刷新地址、发向仲裁逻辑，刷新请求对从存储体读出的数据进行纠错后写回存储器，如出现1位错误或1位以上错误，则将该信息写入刷新控制寄存器；刷新操作再根据刷新地址寄存器的内容产生新的刷新请求和刷新地址并进行处理，直到刷新地址寄存器中的起始地址域内容大于终止地址域内容，则本次刷新操作完毕。本发明具有对正常数据访问通路影响小、硬件复杂度低、配置能力强等优点。

Description

适用于片上存储EDAC的可配置后台刷新方法

技术领域

本发明主要涉及到处理器设计领域，特指一种适用于片上存储EDAC的可配置后台刷新方法，尤其是对于具有片上存储机制(如便签式存储器、Cache体、Tag体和页表等)并进行空间应用的处理器领域。

背景技术

随着人类对空间领域探索的不断深入，空间辐射效应对飞行器中电子设备的影响不断加剧。星载处理器(包括星载CPU和DSP等)是空间飞行器电子设备的核心部件，对其进行抗辐射加固具有特殊意义。在星载处理器中，片上存储器(包含便签式存储器、Cache体、Tag体和页表等)占据着芯片的较大部分面积，由空间辐射导致的单粒子翻转(Single EventUpset，SEU)将会使片上存储器中的某一位从一个稳态转化为另一个稳态，从而导致其存储的数据发生错误，影响系统正常工作运行。

当前的星载处理器一般都采用了错误检查和校正(Error Detection And Correction，EDAC)技术对其片上存储单元进行纠错来消除SEU故障，如采用Hamming码检测和纠正1比特错误、检测2比特错误等。

片上存储的EDAC技术包含软件方法和硬件方法两种，其中硬件EDAC方法的执行效率较高，得到了广泛的采用。硬件EDAC方法既包含在片上存储写入和读出时进行信息编解码和纠错，也包含定时地对片上存储体进行刷新纠错。其中，刷新纠错能够避免SEU故障在存储器中产生累积效应，从而减少2比特错误发生的概率，是硬件EDAC方法的重要组成部分。当前的硬件EDAC刷新技术通常采用前台显式刷新数据的方法，需要程序员编写程序来触发对存储体的读出和写入，这会使处理器正常的数据访问受到影响，导致应用程序的执行效率降低。同时，由于不同的空间环境对片上存储的刷新特征(如刷新周期等)的需求不同，在当前的技术中，程序员必须对不同辐射场景中的同一应用程序的代码进行修改和优化，如通过调整存储刷新程序的配置参数以改变刷新周期等，这将会增加程序员的软件开发难度。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种原理简单、对正常数据访问通路影响小、硬件复杂度低、配置能力强的适用于片上存储EDAC的可配置后台刷新方法。

为解决上述技术问题，本发明采用以下技术方案：

一种适用于片上存储EDAC的可配置后台刷新方法，步骤为：首先，将系统时钟通过近秒时钟产生电路和刷新定时器的两次分频之后产生刷新时钟，刷新时钟的上升沿触发一次片上存储器的刷新操作，一次刷新操作包含多个刷新请求；然后，刷新操作根据刷新地址寄存器的内容产生刷新请求和刷新地址，并发向仲裁逻辑，刷新请求对从存储体读出的数据进行纠错，再写回到存储器，如果出现1位错误或1位以上错误，则将该信息写入到刷新控制寄存器；接下来，刷新操作再根据刷新地址寄存器的内容产生新的刷新请求和刷新地址并进行处理；如此反复，直到刷新地址寄存器中的起始地址域内容大于终止地址域内容，则本次刷新操作完毕。

作为本发明的进一步改进：

所述近秒时钟电路由计数器组成，输入的信号为系统时钟，输出数据为近秒时钟，所述计数器对系统时钟进行计数。

所述刷新定时器用来对近秒时钟按照用户的配置进行进一步的分频，其输入信号为近秒时钟，输出信号为刷新时钟；所述刷新定时器包含刷新周期配置寄存器和计数器，所述刷新周期配置寄存器由一个Q位的寄存器构成，用户可设置的范围为0到2^Q-1；所述计数器的位数和刷新周期配置寄存器的位数相同；初始时，所述计数器的值为零，每经过一个近秒时钟周期，计数器的值加1，当计数器的数值和刷新周期配置寄存器的数值相同时，刷新时钟的数值发生翻转，同时计数器数值归零并进行下一轮的近秒时钟计数。

所述刷新控制寄存器用于接收用户对提出的后台刷新机制进行具体的配置，并且将刷新过程中的重要信息反映给用户；所述刷新控制寄存器的宽度为32位，由系统配置总线进行配置；所述刷新控制寄存器2包含六个域：出错处理方式域、使能域、状态域、1位错标志域和1位以上错标志域，其余位保留。

与现有技术相比，本发明的优点在于：

1、本发明能够有效地减少片上存储刷新对正常数据访问通路的影响。由于本发明采用了后台刷新机制，刷新请求和处理器的Load/Store访问、DMA的加载和读出等请求相比具有较低的访问优先级，因而系统能够利用空闲的访问周期完成对片上存储的刷新操作。

2、本发明的可配置能力强。本发明在是否刷新、刷新周期和刷新地址空间等方面为程序员提供了灵活的配置能力，从而能够满足不同空间环境、不同应用程序背景的刷新需求。

3、本发明在应用时硬件开销小。本发明使用了端口复用技术，不需要增加片上存储器的端口数目，对原有的片上存储控制机制改动也比较小。本发明所需要的逻辑仅为计数器、寄存器等开销较小的单元。

4、本发明在应用时编程复杂度低。应用本发明，程序员只需在应用程序的起始阶段根据空间环境和应用程序背景等因素配置片上存储EDAC刷新的相关参数，不需要对核心程序进行修改。程序员在此过程中的工作量较小，编程复杂度较低。

综上所述，本发明通过采用近秒时钟产生电路、刷新定时器等一系列功能单元，为程序员提供了一种高效、灵活可配的片上存储后台刷新机制，从而能够在尽可能不打扰正常数据访问的情况下，减少SEU故障在存储器中发生累积的概率。由于本发明具有支持后台访问、可配置能力强、硬件开销小、编程复杂度低等特点，因而非常适合采用EDAC技术对片上存储进行抗辐射加固的处理器。

附图说明

图1是典型单核处理器的结构图。

图2是本发明的逻辑原理示意图。

图3是具体实施例中近秒时钟产生电路的示意图。

图4是具体实施例中刷新定时器的电路示意图。

图5是具体实施例中刷新控制寄存器的示意图。

图6是具体实施例中某次刷新操作在某一时刻其刷新地址寄存器的情况示意图。

图7是具体实施例中不同访存请求的仲裁和处理示意图。

图8是本发明在具体应用实例中进行后台EDAC刷新时的总体工作流程示意图。

图例说明：

1、近秒时钟产生电路；2、刷新控制寄存器；3、刷新定时器；4、刷新地址寄存器；5、仲裁逻辑。

具体实施方式

以下将结合说明书附图和具体实施例对本发明做进一步详细说明。

如图1所示，为典型单核处理器的结构图。首先取指单元从L1I(一级指令Cache)取出一个指令包，经过译码、派发之后传递给运算单元对寄存器的数据进行运算。取指单元根据当前指令包是否包含分支指令以及分支指令是否跳转成功，从L1I读出当前指令包的下一个指令包或跳转目的地的第一个指令包，并继续进行译码、派发执行。如果指令包中包含Load/Store指令，则需要在寄存器和L1D(一级数据Cache)之间交互数据。当请求在L1I和L1D中缺失时，需要对下一下存储器L2或更下一级存储器进行数据访问。在图1描述的典型的单核处理器的结构中，L1I、L1D和L2占据着芯片的大部分面积，均容易受到空间辐射效应的影响。本发明提出的适用于片上存储EDAC的可配置后台刷新方法(图1阴影部分所示)就能够在尽可能不打扰正常数据访问对L1I、L1D和L2的情况下，减少SEU故障在存储器中发生累积的概率。由于单核处理器是多核处理器的基础，因而本发明不仅适用于单核处理器也适用于多核处理器。

如图2所示，为本发明的逻辑原理示意图，其具体实施步骤如下：首先，将系统时钟通过近秒时钟产生电路1和刷新定时器3的两次分频之后产生刷新时钟，刷新时钟的上升沿触发一次片上存储器的刷新操作，一次刷新操作包含多个刷新请求；然后，刷新操作根据刷新地址寄存器4的内容产生刷新请求和刷新地址，并发向仲裁逻辑5，刷新请求对从存储体读出的数据进行纠错，再写回到存储器，如果出现1位错误或1位以上错误，则将该信息写入到刷新控制寄存器2；接下来，刷新操作再根据刷新地址寄存器4的内容产生新的刷新请求和刷新地址并进行处理，如此反复，直到刷新地址寄存器4中的起始地址域内容大于终止地址域内容，则本次刷新操作完毕。系统将会等待新的刷新时钟上升沿来触发新的刷新操作。

如图3所示，为具体应用实例中近秒时钟产生电路1的示意图。近秒时钟电路1由计数器组成，其输入的信号为系统时钟，输出数据为近秒时钟。计数器对系统时钟进行计数。假设系统时钟为WHz，则近秒时钟产生电路1中的计数器的位数为

这里的

表示向下取整操作。如果当前计数器的值为T，则经过一个系统时钟周期之后计数器的值变为T+1，依次反复，当计数器的值等于为2^M-1时，输出的近秒时钟的数值在下一拍取反，同时计数器的数值在下一拍变为零。由此产生的近秒时钟的周期为

秒。显然，N为一个小于等于1且接近1的数值。

假设当前的系统时钟为160MHz，则系统时钟周期为秒。此时，近秒时钟产生电路1中计数器为26位，即每间隔2²⁶个系统时钟周期，近秒时钟翻转一次，则近秒时钟的周期为 $\frac{1}{160\×2^{20}}\×2^{27}=0.8$ 秒。

如图4所示，为具体实施例中刷新定时器3的电路示意图。刷新定时器3的主要作用是对近秒时钟按照用户的配置进行进一步的分频，其输入信号为近秒时钟，输出信号为刷新时钟。刷新定时器3包含刷新周期配置寄存器和计数器，刷新周期配置寄存器由一个Q位的寄存器构成，用户可设置的范围为0到2^Q-1。计数器的位数和刷新周期配置寄存器的位数相同。初始时计数器的值为零，每经过一个近秒时钟周期，计数器的值加1，当计数器的数值和刷新周期配置寄存器的数值相同时，刷新时钟的数值发生翻转，同时计数器数值归零并进行下一轮的近秒时钟计数。

如图5所示，为具体实施例中刷新控制寄存器2的原理示意图。刷新控制寄存器2用于接收用户对提出的后台刷新机制进行具体的配置，并且将刷新过程中一些重要信息反映给用户。刷新控制寄存器2的宽度为32位，由系统配置总线进行配置。刷新控制寄存器2包含六个域：出错处理方式域(EDT，2位)、使能域(EN，1位)、状态域(SF，1bits)、1位错标志域(EF1，1bits)和1位以上错标志域(EF2，1bits)，其余位保留。其中，出错处理方式域EDT表示出现1位以上错时应该如何处理。当EDT[1:0]为00时，表示对出现的1位以上错不处理，保持程序正常执行；当EDT[1:0]为01时，表示停止流水线并等待；当EDT[1:0]为10时，表示进入Power Down(低功耗)模式。使能域EN表示是否进行后台刷新。当EN为1表示系统允许后台刷新，即在刷新定时器中计数器内容为0时，系统将按照刷新地址寄存器的内容启动对片上存储体的刷新；当EN为0表示系统不需要后台刷新。状态域SF表示当前是否正在进行后台刷新。SF为1表示当前正在进行后台刷新；SF为0表示当前没有进行后台刷新。1位错标志域EF1表示是否发生了1位错误，当发生了1位错误时，EF1域将高有效一拍。1位以上错标志域EF2表示是否发生了1位以上错误，当发生了1位以上错误时，EF2域将高有效一拍。SF、EF1和EF2能够给用户提供芯片在后台EDAC方面的重要信息，包含一共进行刷新次数、每次刷新所花费的节拍数、出现1位错误的次数、出现1位以上错误的次数等。

如图6所示，为具体实施例中进行某次刷新操作在某一时刻其刷新地址寄存器4的情况示意图。刷新地址寄存器4包含两个域：起始地址域和终止地址域。用户可以根据不同的程序或不同的程序运行时刻设置需要纠错的存储体的地址范围。当一次刷新请求启动之后，控制逻辑会读取刷新地址寄存器4的起始地址域，同时和终止地址域的内容进行对比。如果起始地址域的地址小于等于终止地址域的地址，则控制逻辑会按照当前起始地址域的地址读取存储体一行数据并进行纠错，然后写回到存储器。同时将起始地址域的内容加上L，L为存储体支持的一次能够读取的数据的字节数。当起始地址域的地址大于终止地址域的地址，控制逻辑会认为本次刷新请求执行完毕，同时将起始地址域的内容重置为程序员设置的初始起始地址。

如图6所示，为一个具体的应用实例，假设程序员配置的刷新起始地址为0x20000000，终止地址为0x20005000。在某一时刻，当前起始地址为0x20004020，由于当前起始地址0x20004020小于终止地址0x20005000，因而本次刷新操作还没有结束，0x20004020将作为刷新请求地址去访问存储器并进行纠错。当0x20004020这一行数据处理完毕之后，该地址和一次能够读取的存储器的宽度(假设此时L＝0x10字节)相加得到新的当前起始地址0x20004030。如此反复，直到当前起始地址为0x20005010时，由于0x20005010大于0x20005000，系统将认为本次刷新操作结束，程序员的配置的初始起始地址0x20000000将会被重新载入到刷新地址寄存器的起始地址域。

如图7所示，为本发明中不同访存请求的仲裁和处理示意图。刷新操作根据刷新地址寄存器4产生刷新请求，刷新请求相比于DMA访存请求、CPU访存请求、上一次刷新请求的1位错回写请求具有较低的优先级。在某一节拍，如果存储体只有刷新请求访问而没有其它访存请求时，仲裁逻辑5才会接收当次刷新请求，并将刷新请求确认信息返回给刷新地址寄存器4，刷新地址寄存器4将会更新其刷新起始地址域。刷新请求向存储体读取一行数据并对存储体返回的数据进行EDAC校验，如果没有出现位错误，则本次刷洗请求完成；如果出现1位错误，则进行纠正后向仲裁逻辑5发出回写请求，在纠正后的数据写入到存储体后，本次刷新请求完成；如果出现1位以上错误，则根据刷新控制寄存器2(EDT)的具体值进行对应的处理。

如图8所示，为本发明在具体应用实例中进行后台EDAC刷新时的总体工作流程示意图。具体的工作流程如下：

8.1系统处于刷新IDLE状态，等待刷新操作启动。如果刷新控制寄存器2的使能域EN＝1，则在刷新周期的上升沿一次新的刷新操作启动，跳转至8.2，否则系统保持IDLE状态不变；

8.2将刷新控制寄存器2的SF域设置为“1”。读取当前的刷新起始地址和终止地址，并比较两者的大小。如果起始地址大于终止地址，则跳转至8.3；否则跳转至8.4；

8.3将刷新控制寄存器2的SF域设置为“0”。将程序员初始配置的刷新起始地址重新赋给刷新地址寄存器4的起始地址域，并跳转至8.1；

8.4以当前的刷新起始地址作为读地址，向片上存储器发送读取一行数据的请求，转入8.5；

8.5判断读取的数据是否返回，如果返回，跳转至8.6，否则在8.5等待；

8.6进行纠错。判断是否发生了两位错误。如果发生两位错误，并且在刷新控制寄存器2的EDT[1:0]为01时，则设置刷新控制寄存器2的EF2域高有效一拍，并跳转至8.10；如果没有发生两位错误，则跳转至8.7；

8.7判断是否发生了一位错误，如果发生错误则设置刷新控制寄存器2的EF1域高有效一拍，并跳转至8.8，否则跳转至8.10；

8.8对一位错误进行纠正，并向片上存储器写入纠正后的数据，转入8.9；

8.9判断是否受到写确认信号，如果收到，则跳转至8.10，否则在8.9等待；

8.10对当前的刷新起始地址进行更新：即将当前起始地址域的内容加上L并作为新的起始地址域的内容，L为存储体支持的一次能够读取的数据的字节数，跳转至8.2。

以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (4)

1.一种适用于片上存储EDAC的可配置后台刷新方法，其特征在于，步骤为：首先，将系统时钟通过近秒时钟产生电路和刷新定时器的两次分频之后产生刷新时钟，刷新时钟的上升沿触发一次片上存储器的刷新操作，一次刷新操作包含多个刷新请求；然后，刷新操作根据刷新地址寄存器的内容产生刷新请求和刷新地址，并发向仲裁逻辑，刷新请求对从存储体读出的数据进行纠错，再写回到存储器，如果出现1位错误或1位以上错误，则将该信息写入到刷新控制寄存器；接下来，刷新操作再根据刷新地址寄存器的内容产生新的刷新请求和刷新地址并进行处理；如此反复，直到刷新地址寄存器中的起始地址域内容大于终止地址域内容，则本次刷新操作完毕。

2.根据权利要求1所述的适用于片上存储EDAC的可配置后台刷新方法，其特征在于，所述近秒时钟电路由计数器组成，输入的信号为系统时钟，输出数据为近秒时钟，所述计数器对系统时钟进行计数。

3.根据权利要求1所述的适用于片上存储EDAC的可配置后台刷新方法，其特征在于，所述刷新定时器用来对近秒时钟按照用户的配置进行进一步的分频，其输入信号为近秒时钟，输出信号为刷新时钟；所述刷新定时器包含刷新周期配置寄存器和计数器，所述刷新周期配置寄存器由一个Q位的寄存器构成，用户可设置的范围为0到2^Q-1；所述计数器的位数和刷新周期配置寄存器的位数相同；初始时，所述计数器的值为零，每经过一个近秒时钟周期，计数器的值加1，当计数器的数值和刷新周期配置寄存器的数值相同时，刷新时钟的数值发生翻转，同时计数器数值归零并进行下一轮的近秒时钟计数。

4.根据权利要求1所述的适用于片上存储EDAC的可配置后台刷新方法，其特征在于，所述刷新控制寄存器用于接收用户对提出的后台刷新机制进行具体的配置，并且将刷新过程中的重要信息反映给用户；所述刷新控制寄存器的宽度为32位，由系统配置总线进行配置；所述刷新控制寄存器2包含六个域：出错处理方式域、使能域、状态域、1位错标志域和1位以上错标志域，其余位保留。

Images