CN103258764B - 用于晶片薄化的载具及其制法 - Google Patents

用于晶片薄化的载具及其制法 Download PDF

Info

Publication number
CN103258764B
CN103258764B CN201210041064.7A CN201210041064A CN103258764B CN 103258764 B CN103258764 B CN 103258764B CN 201210041064 A CN201210041064 A CN 201210041064A CN 103258764 B CN103258764 B CN 103258764B
Authority
CN
China
Prior art keywords
recess
sub
patterning
embedded
wafer thinning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210041064.7A
Other languages
English (en)
Other versions
CN103258764A (zh
Inventor
陈明志
谢昌宏
胡迪群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Suzhou Corp
Xinxing Electronics Co Ltd
Original Assignee
Unimicron Technology Suzhou Corp
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Suzhou Corp, Xinxing Electronics Co Ltd filed Critical Unimicron Technology Suzhou Corp
Priority to CN201210041064.7A priority Critical patent/CN103258764B/zh
Publication of CN103258764A publication Critical patent/CN103258764A/zh
Application granted granted Critical
Publication of CN103258764B publication Critical patent/CN103258764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种用于晶片薄化的载具及其制法,该用于晶片薄化的载具包括板体与嵌埋材料,该板体的一表面上形成有图案化凹部,该图案化凹部包括圆形子凹部及环绕该圆形子凹部的环形子凹部,且该嵌埋材料充填于该图案化凹部中,且该嵌埋材料为疏水性材料。相比于现有技术,本发明能有效改善现有用于晶片薄化的载具及其相关设备与材料过于昂贵的问题。

Description

用于晶片薄化的载具及其制法
技术领域
本发明涉及一种载具及其制法,尤其指一种用于晶片薄化的载具及其制法。
背景技术
随着电子产业的蓬勃发展,现今电子产品也逐渐朝向更薄、更短、与更小的方向前进,这使得半导体晶片必须被薄化成较薄的厚度;另外,在当前最热门的3D-IC领域的产品中,晶片的薄化及薄化后的再加工也已成为必要的标准工艺。
然而,当半导体晶片的厚度薄到一定程度时(例如厚度在100微米(μm)以下),将会面临到许多工艺上的困难,举例来说,会有晶片弯曲或翘曲、晶片夹持不易、晶片无法被机台判读、及晶片容易破碎等问题产生。
为了解决上述这些问题,3M与杜邦公司发展了一套晶片承载系统(wafersupportsystem),其借由全平面载具并搭配激光分离技术,以先将晶片粘着至载具上,接着进行晶片研磨与其它工艺,最后以激光将该晶片与载具分离。但是,此种系统的机台设备及材料较为昂贵,且残胶的清除也需再添加其它设备,而不利于产品成本的降低。
另外,BrewerScience与TOK公司也分别发展出搭配热分离技术的全平面载具及搭配冲洗分离技术的具通孔的载具。然而,BrewerScience公司的热分离技术具有分离温度甚高的缺点,且残胶的清除也是需要额外的设备,又前述这两种技术同样都有机台设备及材料较为昂贵的缺点。
由上可知,现有用于晶片薄化的载具的相关设备皆是高成本的投资,且整体产能完全受限于机台,故若要扩充产能则必须扩增设备,而不利于整体成本的下降。因此,如何克服上述现有技术中的用于晶片薄化的载具于薄化过程中所需的整体费用过高的问题,实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的用于晶片薄化的载具的相关设备的成本过高的缺失,本发明提供一种用于晶片薄化的载具,其包括:一表面上形成有图案化凹部的板体,该图案化凹部包括圆形子凹部及环绕该圆形子凹部的环形子凹部;以及充填于该图案化凹部中的嵌埋材料,其中,该嵌埋材料为疏水性材料。
本发明还提供一种用于晶片薄化的载具的制法,其包括:于板体的一表面上形成图案化凹部,该图案化凹部包括圆形子凹部及环绕该圆形子凹部的环形子凹部;以及于该圆形子凹部中充填嵌埋材料。
由上可知,本发明的用于晶片薄化的载具及其制法的整体成本较低,以适合一般大量生产的情况,且借由嵌埋材料的巧妙设置,载具与晶片的分离也较为快速,进而能减少整体工艺时间。
附图说明
图1A至图1I为本发明的用于晶片薄化的载具及其制法与应用例的剖视图,其中,图1E-2为图1E-1的另一实施例,图1E-1’与图1E-2’分别为图1E-1与图1E-2的俯视图。
主要组件符号说明
10板体
100图案化凹部
100a圆形子凹部
100b环形子凹部
100c条形子凹部
101表面
11阻层
110图案化开口区
12嵌埋材料
13粘着层
14,14’晶片
15研磨头
16溶解液。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供本领域技术人员的了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”及“一”等的用语,也仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本发明可实施的范畴。
请参阅图1A至图1I,其为本发明的用于晶片薄化的载具及其制法与应用例的剖视图,其中,图1E-2为图1E-1的另一实施例,图1E-1’与图1E-2’分别为图1E-1与图1E-2的俯视图。
如图1A所示,提供一板体10,且该板体10的材质可为玻璃、硅、或与晶片的热膨胀系数(coefficientofthermalexpansion,简称CTE)相近(较佳为差距在7ppm以内)的金属或合金。
如图1B所示,于该板体10的表面101上形成阻层11,该阻层11具有外露该板体10的图案化开口区110。
如图1C所示,借由喷砂或蚀刻的方式来移除该图案化开口区110中的部分该板体10材料,以形成该图案化凹部100。
如图1D所示,移除该阻层11。
如图1E-1与图1E-1’所示,该图案化凹部100包括圆形子凹部100a及环绕该圆形子凹部100a的环形子凹部100b,该圆形子凹部100a共圆心于该环形子凹部100b,于该图案化凹部100中充填或灌注嵌埋材料12,该嵌埋材料12为疏水性材料,该嵌埋材料12的材质为铁氟龙或其它不易被粘着材料附着的材质,至此即完成本发明的用于晶片薄化的载具。
或者,于另一实施例中,如图1E-2与图1E-2’所示,该图案化凹部100包括圆形子凹部100a、环绕该圆形子凹部100a的环形子凹部100b、及连接该圆形子凹部100a与环形子凹部100b的条形子凹部100c,该圆形子凹部100a共圆心于该环形子凹部100b,于该图案化凹部100中充填或灌注嵌埋材料12。前述该图案化凹部100的形状与排列为以后续浸泡的液体易于渗入为原则,且该图案化凹部100的形状与排列须使得后续晶片有足够的支撑,进而防止晶片于薄化过程中碎裂。以下步骤将仅以图1E-1做例示说明。
如图1F所示,其开始说明本发明的用于晶片薄化的载具的应用例,首先,借由粘着层13以将晶片14设置于该板体10的表面101上,该晶片14的材质可为硅,该板体10的表面101(即接着面)的面积较佳略大于该晶片14的面积;此时,该粘着层13邻接该嵌埋材料12与板体10。
如图1G所示,利用研磨头15将该晶片14研磨薄化成晶片14’。
如图1H所示,将该板体10、晶片14’与粘着层13同时浸泡在用以溶解该粘着层13的溶解液16中,此时,由于该嵌埋材料12与粘着层13彼此不易附着而于界面处具有孔隙,所以该溶解液16会快速地进入到该嵌埋材料12与粘着层13之间,使得该溶解液16与粘着层13的接触面积大增,进而能快速地溶解该粘着层13。
详而言之,于图1E-1’所示的实施例中,该溶解液16可由外而内依序地通过该环形子凹部100b与圆形子凹部100a中的嵌埋材料12,并溶解该粘着层13;此外,于第1E-2’图所示的实施例中,该溶解液16可由外而内依序地沿该环形子凹部100b、条形子凹部100c与圆形子凹部100a中的嵌埋材料12流动,并迅速溶解该粘着层13,由于该条形子凹部100c中的嵌埋材料12可进一步促进该溶解液16快速向内流动,因此,该溶解液16可更快速地流动到该圆形子凹部100a中的嵌埋材料12处,进而加速完全溶解该粘着层13。
如图1I所示,浸泡该溶解液16一段时间后,该粘着层13完全被溶解,并使得该板体10与晶片14’分离,而得到独立的已薄化的该晶片14’。
本发明还提供一种用于晶片薄化的载具,其包括:板体10,其一表面101上形成有图案化凹部100,该图案化凹部100包括圆形子凹部100a及环绕该圆形子凹部100a的环形子凹部100b;以及嵌埋材料12,其充填于该图案化凹部100中,其中,该嵌埋材料12为疏水性材料。
于前述的用于晶片薄化的载具中,该图案化凹部100还包括连接该圆形子凹部100a与环形子凹部100b的条形子凹部100c,且该嵌埋材料12还充填于该条形子凹部100c中,又该圆形子凹部100a共圆心于该环形子凹部100b。
于本发明的载具中,该嵌埋材料12的材质为铁氟龙,且该晶片14的材质为硅。
又于本实施例的载具中,该板体10的材质可为玻璃、硅、或与该晶片14的热膨胀系数(coefficientofthermalexpansion,简称CTE)相近的金属或合金。
综上所述,相比于现有技术,本发明的用于晶片薄化的载具及其制法的成本较低,以符合大量生产的需求,且借由嵌埋材料的巧妙设置,以使载具与晶片能快速分离,进而可减少整体工艺时间。
上述实施例仅用以例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修改。因此本发明的权利保护范围,应如权利要求书所列。

Claims (12)

1.一种用于晶片薄化的载具,其包括:
板体,其一表面上形成有图案化凹部,该图案化凹部包括圆形子凹部及环绕该圆形子凹部的环形子凹部;以及
嵌埋材料,其充填于该图案化凹部中,其中,该嵌埋材料为疏水性材料。
2.根据权利要求1所述的用于晶片薄化的载具,其特征在于,该图案化凹部还包括连接该圆形子凹部与环形子凹部的条形子凹部,且该嵌埋材料还充填于该条形子凹部中。
3.根据权利要求1所述的用于晶片薄化的载具,其特征在于,该圆形子凹部共圆心于该环形子凹部。
4.根据权利要求1所述的用于晶片薄化的载具,其特征在于,该嵌埋材料的材质为铁氟龙。
5.根据权利要求1所述的用于晶片薄化的载具,其特征在于,该板体的材质为玻璃或硅。
6.一种用于晶片薄化的载具的制法,其包括:
于板体的一表面上形成图案化凹部,该图案化凹部包括圆形子凹部及环绕该圆形子凹部的环形子凹部;以及
于该圆形子凹部中充填嵌埋材料,其中,该嵌埋材料为疏水性材料。
7.根据权利要求6所述的用于晶片薄化的载具的制法,其特征在于,形成该图案化凹部的步骤包括:
于该板体的表面上形成阻层,该阻层具有外露该板体的图案化开口区;
移除该图案化开口区中的部分该板体材料,以形成该图案化凹部;以及
移除该阻层。
8.根据权利要求6所述的用于晶片薄化的载具的制法,其特征在于,该图案化凹部还包括连接该圆形子凹部与环形子凹部的条形子凹部,且还于该环形子凹部与条形子凹部中充填该嵌埋材料。
9.根据权利要求6所述的用于晶片薄化的载具的制法,其特征在于,该圆形子凹部共圆心于该环形子凹部。
10.根据权利要求6所述的用于晶片薄化的载具的制法,其特征在于,该嵌埋材料的材质为铁氟龙。
11.根据权利要求6所述的用于晶片薄化的载具的制法,其特征在于,形成该图案化凹部的方式为喷砂或蚀刻。
12.根据权利要求6所述的用于晶片薄化的载具的制法,其特征在于,该板体的材质为玻璃或硅。
CN201210041064.7A 2012-02-21 2012-02-21 用于晶片薄化的载具及其制法 Active CN103258764B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210041064.7A CN103258764B (zh) 2012-02-21 2012-02-21 用于晶片薄化的载具及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210041064.7A CN103258764B (zh) 2012-02-21 2012-02-21 用于晶片薄化的载具及其制法

Publications (2)

Publication Number Publication Date
CN103258764A CN103258764A (zh) 2013-08-21
CN103258764B true CN103258764B (zh) 2016-06-15

Family

ID=48962596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210041064.7A Active CN103258764B (zh) 2012-02-21 2012-02-21 用于晶片薄化的载具及其制法

Country Status (1)

Country Link
CN (1) CN103258764B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111453996A (zh) * 2020-03-05 2020-07-28 绍兴同芯成集成电路有限公司 一种环形玻璃载板的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4009540A (en) * 1974-04-01 1977-03-01 U.S. Philips Corporation Method of working flat articles
CN201167837Y (zh) * 2008-03-06 2008-12-24 浙江爱仕达电器股份有限公司 铝合金阳极氧化物理不粘锅

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03256668A (ja) * 1990-03-06 1991-11-15 Hitachi Cable Ltd 半導体ウェハ研磨用マウント板
JPH0582491A (ja) * 1991-09-20 1993-04-02 Mitsubishi Electric Corp ウエハはがし装置
JPH06169006A (ja) * 1992-06-10 1994-06-14 Nec Corp 半導体基板保持板
JP4273193B2 (ja) * 2002-06-24 2009-06-03 フジコピアン株式会社 両面密着シート
SE0500605L (sv) * 2005-03-11 2006-09-12 Sandvik Intellectual Property Metallprodukt, produktionsmetod och användning därav
JP2007083377A (ja) * 2005-09-26 2007-04-05 Shin Etsu Polymer Co Ltd 固定キャリア及び薄板のグラインド方法
JP2007207728A (ja) * 2006-02-06 2007-08-16 Aisin Seiki Co Ltd 固体高分子型燃料電池用セパレータ及びその製造方法、並びに固体高分子型燃料電池

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4009540A (en) * 1974-04-01 1977-03-01 U.S. Philips Corporation Method of working flat articles
CN201167837Y (zh) * 2008-03-06 2008-12-24 浙江爱仕达电器股份有限公司 铝合金阳极氧化物理不粘锅

Also Published As

Publication number Publication date
CN103258764A (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
Burghartz Ultra-thin chip technology and applications
CN103872028B (zh) 半导体组合件、堆叠式半导体装置及制造半导体组合件及堆叠式半导体装置的方法
CN106935563B (zh) 电子封装件及其制法与基板结构
CN106206509B (zh) 电子封装件及其制法与基板结构
KR20060132450A (ko) 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및 전자기기
TW201205759A (en) Microelectronic elements having metallic pads overlying vias
TW201232751A (en) Substrate with embedded stacked through-silicon via die
Fischer et al. Very high aspect ratio through-silicon vias (TSVs) fabricated using automated magnetic assembly of nickel wires
TW201208133A (en) Methods of forming semiconductor elements using micro-abrasive particle stream
US11631595B2 (en) High density organic interconnect structures
CN104064509A (zh) 晶圆暂时键合及分离的方法
CN111081655B (zh) 电子封装结构及其制作方法
US20160126110A1 (en) Method for manufacturing three-dimensional integrated circuit
CN117913071A (zh) 用于封装顶部嵌入式多管芯互连桥的剥离的再分布层制造
US20100052157A1 (en) Channel for a semiconductor die and methods of formation
US9543197B2 (en) Package with dielectric or anisotropic conductive (ACF) buildup layer
US20230197661A1 (en) Microelectronic assemblies with silicon nitride multilayer
CN103258764B (zh) 用于晶片薄化的载具及其制法
Rahman et al. Die stacking technology for terabit chip-to-chip communications
CN105810593A (zh) 一种扇出型封装结构及其封装方法
Li et al. Study of annular copper-filled TSVs of sensor and interposer chips for 3-D integration
Kuran et al. Integration of laser die transfer and magnetic self-assembly for ultra-thin chip placement
US8487429B2 (en) Assembly of multi-chip modules using sacrificial features
US10150667B2 (en) Panel level packaging for MEMS application
Guan et al. Fabrication, characterization, and simulation of a low-cost TSV integration without front-side CMP process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant