CN103250385A - 软判决值生成电路 - Google Patents

Abstract

得到一种能够削减用于软判决值生成的运算量、硬件规模的软判决值生成电路。设置有：相位旋转部（2），旋转同步检波后的接收码元的相位；加法部（3a、3b），根据进行了相位旋转的接收码元计算出针对预先限定的软判决值候补的软判决值的绝对值；最小值选择部（4a、4b），从软判决值的绝对值中选择最小值；符号反映部（5a、5b），基于相位旋转后的接收码元的相位，将符号信息反映到最小值中；软判决值补正部（6a、6b），针对符号反映部（5a、5b）的输出，相乘与噪声方差值以及调制码元的振幅值相应的系数。

Description

软判决值生成电路

技术领域

本发明涉及数字通信系统中的接收装置等中包含的软判决值生成电路。

背景技术

在数字通信中，通常多使用纠正在传送线路中产生的数据的错误的纠错。该纠错通过发送侧的纠错编码和接收侧的纠错解码来实现。

在纠错编码中有几个种类，而近年作为具有强有力的纠错能力的代码已知有Turbo码、LDPC码。这些代码通过在接收侧分别进行Turbo解码以及LDPC解码能够得到较高的纠错效果。

输入到这些解码器中的信息一般被称为“软判决值”。数字数据具有“0”或“1”的位信息，因此有将输入到解码器中的信息设为通过0或1的2值来判决的信息（称其为“硬判决值”）的方法、以及不使用2值而是将表示为成为0或者1的概率、似然、或者对数似然的软判决值输入到解码器中的方法。特别地，后者的方法被称为软判决解码，与Turbo解码、LDPC解码的亲和性高，与前者的方法（称其为硬判决解码）相比，发挥较高的纠错效果。

将生成提供给解码器的软判决值的电路称为软判决值生成电路。在该软判决值生成电路中，根据使用的数字调制方式，从接收信号（以后，将信号称为码元（symbol））生成软判决值。在将同步检波作为前提的数字通信中，一般使用传送特性好的移相键控（Phase ShiftKeying：PSK）、正交调幅（Quadrature Amplitude Modulation：QAM）等数字调制方式。在PSK、QAM中的软判决值的生成方法例如在非专利文献1中公开。

另一方面，在2值PSK（Binary PSK：BPSK）、4值PSK（Quadrature PSK：QPSK）中，有将调制码元进行差分编码的差分编码（Differentially Encoded：DE）BPSK、DEQPSK等调制方式。这些通过在接收机中实施延迟检波能够解调（软判决值的生成），一般不需要同步检波。但是，通过在接收机中实施同步检波，能够发挥比实施延迟检波更高的接收性能（例如，在非专利文献2中报告了接收性能）。

在专利文献1中公开有如下发明：在DEBPSK、DEQPSK等进行了差分编码的调制方式中，针对接收码元分别求出与发送位成为1的模式（调制码元候补点）之间的误差的最小值和与发送位成为0的调制码元候补点之间的误差的最小值，并将其差作为可靠度信息，即软判决值。

专利文献1：日本特开平10-75274号公报

非专利文献1：Hidehiro Matsuoka，Seiichi Sampei，NorihikoMorinaga，and Yukiyoshi Kamio，"Adaptive Modulation Systemwith Punctured Convolutional Code for High Quality PersonalCommunication Systems"IEICE Trans.Commun.，vol.E79-B，no.3，pp.328-334，March1996.

非专利文献2：Hiroshi Nishimoto，Toshihiko Nishimura，Takeo Ohgane，and Yasutaka Ogawa，"Blind Iterative Decoding inBit-Interleaved Coded DPSK，"Proc.WPMC2008，CC2-4，Sept.2008.

发明内容

但是，专利文献1记载的发明相当于一般的软判决值计算的原理。在DEQPSK中生成软判决值的情况下，根据该发明，发送位成为1的调制码元候补点存在8个，需要分别求出与接收码元之间的误差并搜索最小值。因为发送位成为0的候补点也存在8个，所以对此也同样地需要进行误差计算以及最小值搜索。另外，通过欧式距离（Euclidian distance）的平方计算出接收码元和候补点之间的误差，因此在硬件上需要乘法器或者平方电路。因此，存在如下问题：在通过数字电路实现该发明的情况下，运算量多，而在向数字LSI（LargeScale Integration）、FPGA（Field-Programmable Gate Array）的安装中，特别是在使多个应用该发明的电路进行并行动作的情况下，需要很大的电路规模以及很大的功耗。

本发明是为了解决上述课题而完成的，其目的在于得到一种在差分编码调制方式中能够削减用于软判决值生成的运算量以及硬件规模的软判决值生成电路。

本发明的软判决值生成电路具备：相位旋转单元，旋转同步检波后的接收码元的相位；加法单元，根据进行了相位旋转的接收码元计算出针对预先限定的软判决值候补的软判决值的绝对值；最小值选择单元，从所述软判决值的绝对值中选择最小值；以及符号反映单元，基于相位旋转后的接收码元的相位，将符号信息反映到所述最小值中。

通过本发明的软判决值生成电路，起到如下优异的效果：关于预先限定的软判决值候补，能够通过正负反转处理、加减法处理这样的简易的运算来计算出软判决值，能够降低运算量、电路规模，进而能够降低功耗。

附图说明

图1是示出本发明的实施方式1的软判决值生成电路的结构的框图。

图2是示出本发明的实施方式1的软判决值生成电路的相位旋转后的接收码元位置的图。

图3是示出DEQPSK的映射规则的图。

图4是示出本发明的实施方式1的软判决值生成电路的软判决值候补的削减的图。

图5是示出在本发明的实施方式1的软判决值生成电路中r₁'位于第1象限的情况下的候补削减后的软判决值计算例的图。

图6是示出在本发明的实施方式1的软判决值生成电路中针对r₁'所在的象限的候补削减后的软判决值的图。

图7是示出本发明的实施方式1的软判决值生成电路的相位旋转部的处理的图。

图8是示出本发明的实施方式1的软判决值生成电路的加法部的处理的图。

图9是示出本发明的实施方式1的软判决值生成电路的符号反映部的处理的图。

图10是示出以往的软判决值生成电路的结构的框图。

（附图标记说明）

1：延迟部；2：相位旋转部；3a、3b：加法部；4a、4b：最小值选择部；5a、5b：符号反映部；6a、6b：软判决值补正部；10a：位处理部；10b：位处理部；20：软判决值生成电路。

具体实施方式

以下，使用附图说明本发明的软判决值生成电路的适合的实施方式。

首先，作为前提条件，说明未应用本发明的情况下的以往的软判决值生成电路的动作。

具体地，说明一般的软判决值的观点及其近似值，并参照附图说明在使用DEQPSK调制的系统中根据同步检波后的接收码元生成软判决值的以往方法。另外，设此处处理的DEQPSK调制为未进行π/4移位的DEQPSK调制。也就是说，具体可取的调制点是如后述那样地、与QPSK相同的4个点。

首先说明对数似然比（Log Likelihood Ratio：LLR）的定义。另外，设以往方法和本发明都是将后述的近似LLR作为软判决值来输出。

将发送信息（发送位）序列设为b∈（0，1），将接收信号设为r（复数）。在接收信号是r时发送信息序列是b的后验概率P（b|r）根据贝叶斯定理（Bayes'theorem）通过下面的式（1）来表示。

[数学式1]

$P\left(b\right|r)=P\left(r\right|b)\·\frac{P\left(b\right)}{P\left(r\right)}---\left(1\right)$

因此，在接收信号是r时的b的对数似然比L（b|r）通过下面的式（2）给出。

[数学式2]

$L\left(b\right|r)=1n\frac{P(b=0|r)}{P(b=1|r)}$

$=1n\frac{P\left(r\right|b=0)\·\frac{P(b=0)}{P\left(r\right)}}{P\left(r\right|b=1)\·\frac{P(b=1)}{P\left(r\right)}}$

$=1n\frac{P\left(r\right|b=0)}{P\left(r\right|b=1)}+1n\frac{P(b=0)}{P(b=1)}---\left(2\right)$

另外，一般视为在发送信息序列b中0的发生概率和1的发生概率相等，因此P（b=0）=P（b=1）。也就是说，将式（2）的第2项考虑为0。

此处，如果将调制码元点设为qi（复数），将高斯噪声（Gaussiannoise）的方差设为σ²，则在发送q_i的情况下的接收信号r的概率密度通过下面的式（3）给出。

[数学式3]

$P\left(r\right|q_i)=\frac{1}{\sqrt{{2\mathrm{\π\σ}}^2}}\exp (-\frac{{|r-q_i|}^2}{{2\mathrm{\σ}}^2})---\left(3\right)$

设为在调制码元q_i中映射有M位，并将各位表示为b₀、b₁、……、b_M-1。如果将b_k=0（0≤k≤M-1）的调制码元点的集合设为C（b_k=0），将b_k=1的调制码元点的集合设为C（b_k=1），设各自的元素数量相等，则根据式（2），b_k的对数似然比L（b_k|r）通过下面的式（4）给出。

[数学式4]

$L\left(b_k\right|r)=1n\frac{P\left(r\right|b_k=0)}{P\left(r\right|b_k=1)}$

$=1n\frac{\underset{q_i\∈C(b_k=0)}{\mathrm{\Σp}}\left(r\right|q_i)}{\underset{q_i\∈C(b_k=1)}{\mathrm{\Σp}}\left(r\right|q_i)}$

$=1n\frac{\underset{q_i\∈C(b_k=0)}{\mathrm{\Σ}}\exp (-\frac{{|r-q_i|}^2}{{2\mathrm{\σ}}^2})}{\underset{q_i\∈C(b_k=1)}{\mathrm{\Σ}}\exp (-\frac{{|r-q_i|}^2}{{2\mathrm{\σ}}^2})}$

$=1n\underset{q_i\∈C(b_k=0)}{\text{\Σ}}\exp (-\frac{{|r-q_i|}^2}{{2\mathrm{\σ}}^2})-\ln \underset{q_i\∈C(b_k=1)}{\mathrm{\Σ}}\exp (-\frac{{|r-q_i|}^2}{{2\mathrm{\σ}}^2})---\left(4\right)$

在作为L（b_k|r）的计算式的式（4）中，存在关于q_i∈C（b_k=0）的指数和以及关于q_i∈C（b_k=1）的指数和，在成为总和的对象的调制码元的集合C（b_k=0）和C（b_k=1）的元素数量较大的情况下，这些指数和需要庞大的运算。因此，针对这些指数和，通过只使用各自的最大项来近似LLR。将该近似方法称为对数和最大近似。

[数学式5]

$L\left(b_k\right|r)\≈\ln \underset{q_i\∈C(b_k=0)}{\max }\exp (-\frac{{|r-q_i|}^2}{{2\mathrm{\σ}}^2})-\ln \underset{q_i\∈C(b_k=1)}{\max }\exp (-\frac{{|r-q_i|}^2}{{2\mathrm{\σ}}^2})$

$=\underset{q_i\∈C(b_k=1)}{\min }\left(\frac{{|r-q_i|}^2}{{2\mathrm{\σ}}^2}\right)-\underset{q_i\∈C(b_k=0)}{\min }\left(\frac{{|r-q_i|}^2}{{2\mathrm{\σ}}^2}\right)$

$=\frac{1}{{2\mathrm{\σ}}^2}\{\underset{q_i\∈C(b_k=1)}{\min }\left({|r-q_i|}^2\right)-\underset{q_i\∈C(b_k=0)}{\min }\left({|r-q_i|}^2\right)\}$

$=\mathrm{\λ}\left(b_k\right|r)---\left(5\right)$

也就是说，根据b_k=0的调制码元和接收信号r之间的最小平方距离、b_k=1的调制码元和接收信号r之间的最小平方距离以及噪声电力，能够导出近似LLRλ（b_k|r）。

此处，说明在DEQPSK调制中的近似LLR计算。以下是以往方法的计算。

如果将n设为序列编号，将DEQPSK的发送码元设为s（n）（复数），将发送信息位设为b_n，则发送信号s（n）通过下面的式（6）、式（7）给出。

[数学式6]

$s\left(n\right)=s(n-1)\·e^{{\mathrm{j\θ}}_n}---\left(6\right)$

${\mathrm{\θ}}_n=\left\{\begin{array}{cc}0& (b_{2n}=0,b_{2n+1}=0)\\ \mathrm{\π}/2& (b_{2n}=1,b_{2n+1}=0)\\ \mathrm{\π}& (b_{2n}=1,b_{2n+1}=1)\\ 3\mathrm{\π}/2& (b_{2n}=0,b_{2n+1}=1)\end{array}\right.---\left(7\right)$

此处，将

设为开始点。a表示I-ch（InphaseChannel，同相信道）以及Q-ch（Quadrature-phase Channel，正交相位信道）的发送振幅的绝对值。由此，发送码元成为和通常的QPSK相同的群集（constellation）。通常的QPSK的群集是指，也就是说，q₀=（a，a）、q₁=（-a，a）、q₂=（-a，-a）、q₃=（a，-a）这4个点。

考虑根据连续的接收码元r（n-1）、r（n）求出与该码元转换有关的信息位2位各自的LLR。以后，只着眼于码元时刻n-1和n，并如以下的式（8）～式（13）那样简化记载。另外，在图3中示出DEQPSK的映射规则。

[数学式7]

s₀←s(n-1)    （8）

s₁←s(n)      （9）

r₀←r(n-1)    （10）

r₁←r(n)      （11）

b₀←b_2n       （12）

b₁←b_2n+1     （13）

式（2）是在使接收的1码元和发送信息对应起来的情况下的LLR的定义，但是在进行了差分编码的码元中，在连续的2个码元之间的状态转换中包含发送信息，因此在该情况下的位b_k（k=0，1）的对数似然比L（b_k|r₀，r₁）通过下面的式（14）给出。

[数学式8]

$L\left(b_k\right|r_0,r_1)=\ln \frac{P(r_0,r_1|b_k=0)}{P(r_0,r_1|b_k=1)}---\left(14\right)$

式（14）展开为以下的式（15）。另外，将b_k=0的调制码元点s₀、s₁的组合的集合设为D（b_k=0），将b_k=1的调制码元点s₀、s₁的组合的集合设为D（b_k=1）。

[数学式9]

$L\left(b_k\right|r_0,r_1)=\ln \frac{\underset{(q_i,q_j)\∈D(b_k=0)}{\mathrm{\Σ}}p(r_0,r_1|s_0=q_i,s_1=q_j)}{\underset{(q_i,q_j)\∈D(b_k=1)}{\mathrm{\Σ}}p(r_0,r_1|s_0=q_i,s_1=q_j)}$

$=\ln \frac{\underset{(q_i,q_j)\∈D(b_k=0)}{\mathrm{\Σ}}\frac{1}{\sqrt{{2\mathrm{\π\σ}}^2}}\exp (-\frac{{|r_0-q_i|}^2}{{2\mathrm{\σ}}^2})\·\frac{1}{\sqrt{{2\mathrm{\π\σ}}^2}}\exp (-\frac{{|r_1-q_j|}^2}{{2\mathrm{\σ}}^2})}{\underset{(q_i,q_j)\∈D(b_k=1)}{\mathrm{\Σ}}\frac{1}{\sqrt{{2\mathrm{\π\σ}}^2}}\exp (-\frac{{|r_0-q_i|}^2}{{2\mathrm{\σ}}^2})\·\frac{1}{\sqrt{{2\mathrm{\π\σ}}^2}}\exp (-\frac{{|r_1-q_j|}^2}{{2\mathrm{\σ}}^2})}$

$=\ln \frac{\underset{(q_i,q_j)\∈D(b_k=0)}{\mathrm{\Σ}}\exp (-\frac{{|r_0-q_i|}^2}{{2\mathrm{\σ}}^2})\·\exp (-\frac{{|r_1-q_j|}^2}{{2\mathrm{\σ}}^2})}{\underset{(q_i,q_j)\∈D(b_k=1)}{\mathrm{\Σ}}\exp (-\frac{{|r_0-q_i|}^2}{{2\mathrm{\σ}}^2})\·\exp (-\frac{{|r_1-q_j|}^2}{{2\mathrm{\σ}}^2})}---\left(15\right)$

此处，与式（5）相同地，如果应用对数和最大近似，则能够得到下面的式（16）的近似LLR。

[数学式10]

$\mathrm{\λ}\left(b_k\right|r_0,r_1)=\ln \underset{(q_i,q_j)\∈D(b_k=0)}{\max }\exp (-\frac{{|r_0-q_i|}^2}{{2\mathrm{\σ}}^2})\·\exp (-\frac{{|r_1-q_j|}^2}{{2\mathrm{\σ}}^2})$

$-\ln \underset{(q_i,q_j)\∈D(b_k=1)}{\max }\exp (-\frac{{|r_0-q_i|}^2}{{2\mathrm{\σ}}^2})\·\exp (-\frac{{|r_1-q_j|}^2}{{2\mathrm{\σ}}^2})$

$=\underset{(q_i,q_j)\∈D(b_k=1)}{\min }(\frac{{|r_0-q_i|}^2}{{2\mathrm{\σ}}^2}+\frac{{|r_1-q_j|}^2}{{2\mathrm{\σ}}^2})-\underset{\left(q_{i,}{q}_j\right)\∈D(b_k=0)}{\min }(\frac{{|r_0-q_i|}^2}{{2\mathrm{\σ}}^2}+\frac{{|r_1-q_j|}^2}{{2\mathrm{\σ}}^2})$

$=\frac{1}{{2\mathrm{\σ}}^2}\{\underset{(q_i,q_j)\∈D(b_k=1)}{\min }({|r_0-q_i|}^2+{|r_1-q_j|}^2)-\underset{(q_i,q_j)\∈D(b_k=0)}{\min }({|r_0-q_i|}^2+{|r_1-q_j|}^2)\}---\left(16\right)$

如果将距r₀最近的调制码元点设为q_m0，将距r₁最近的调制码元点设为q_m1，则式（16）通过下面的式（17）表示。

[数学式11]

λ(b_k|r₀,r₁)

$=\left\{\begin{array}{cc}\frac{1}{{2\mathrm{\σ}}^2}\{\underset{(q_i,q_j)\∈D(b_k=1)}{\min }({|r_0-q_i|}^2+{|r_1-q_j|}^2)-({|r_0-q_{m0}|}^2+{|r_1-q_{m1}|}^2)\}& (q_{m0},q_{m1})\∈D(b_k=0)\\ \frac{1}{{2\mathrm{\σ}}^2}\{({|r_0-q_{m0}|}^2+{|r_1-q_{m1}|}^2)-\underset{(q_i,q_j)\∈D(b_k=0)}{\min }({|r_0-q_i|}^2+{|r_1-q_j|}^2)\}& (q_{m0},q_{m1})\∈D(b_k=1)\end{array}\right.---\left(17\right)$

通过式（17）给出的近似LLR是以往方法。更具体地考虑以往方法。在k=0时，即如果考虑b₀，则在q_m0、q_m1包含在集合D（b₀=0）中的情况下，b₀=0成为最大似然位，按照式（17）的上部的式来计算近似LLR。也就是说，b₀=0的似然被唯一地求出（式（17）上部第2项目），因此需要从成为反转位b₀=1的（q_i，q_j）的组合候补中搜索出平方距离成为最小的组合（式（17）上部第1项目）。根据图3，成为b₀=1的（q_i，q_j）的组合候补存在8个，因此，为了计算出b₀的近似LLR，需要针对每个接收码元从8个组合候补中搜索。这在b₀=1成为最大似然位的情况下，也通过式（17）下部计算出近似LLR，因此同样地需要搜索b₀=0的8个组合候补。关于b₁也是相同的。因此，在通过硬件实现以往方法的情况下，存在运算量多并且需要很大的电路规模以及很大的功耗的问题。

图10是示出实现以往方法的软判决值生成电路的结构的框图。另外，以后在各图中，相同符号表示相同或者相当部分。

在图10中，以往的软判决值生成电路30a设置有最大似然位似然计算部31a、平方误差最小值选择部32a、对数似然比计算部33a、符号反映部34a、以及软判决值补正部35a。

另外，以往的软判决值生成电路30b与软判决值生成电路30a同样，设置有最大似然位似然计算部31b、平方误差最小值选择部32b、对数似然比计算部33b、符号反映部34b以及软判决值补正部35b。另外，在软判决值生成电路30a以及30b的前级设置有延迟部1。

软判决值生成电路30a生成针对b₀的软判决值，而软判决值生成电路30b生成针对b₁的软判决值。为了简化说明，以下说明生成针对b₀的软判决值的软判决值生成电路30a。

输入的接收码元首先被进行分支，一方被输入到延迟部1中，而另一方被作为r₁按其原样输入到软判决值生成电路30a中。延迟部1将输入的接收码元延迟1个码元。延迟部1的输出被作为r₀输入到软判决值生成电路30a中。

最大似然位似然计算部31a根据从延迟部1输入的接收码元r₀和从延迟部1的输入侧（前级）输入的接收码元r₁求出各自的最大似然点q_m0、q_m1，并决定b₀的最大似然位。将决定的最大似然位输出给平方误差最小值选择部32a以及符号反映部34a。另外，计算出针对最大似然位的似然。根据在式（17）中的与q_m0、q_m1对应的项、即下面的式（18）求出针对最大似然位的似然。

[数学式12]

λ_m(b₀|r₀,r₁)=|r₀-q_m0|²+|r₁-q_m1|²（18）

求出的似然输出给对数似然比计算部33a。

平方误差最小值选择部32a求出从最大似然位似然计算部31a输入的b₀的最大似然位的反转位。根据从延迟部1输入的接收码元r₀和从延迟部1的输入侧输入的接收码元r₁，针对成为反转位的r₀和r₁的组合候补8个（参照图3）全部求出在式（17）中的反转位项的似然。也就是说，针对组合候补8个全部计算下面的式（19）。

[数学式13]

λ_r(b₀|r₀,r₁)=|r₀-q_r0|²+|r₁-q_r1|²（19）

此处，q_r0、q_r1分别表示与r₀、r₁对应的反转位的候补点。针对8个全部实施式（19）的计算，求出其最小值λ_rm（b₀|r₀，r₁），并作为反转位的似然输出给对数似然比计算部33a。

对数似然比计算部33a根据分别从最大似然位似然计算部31a、平方误差最小值选择部32a输入的λ_m（b₀|r₀，r₁）、λ_rm（b₀|r₀，r₁），求出近似LLR的绝对值（但是，未反映系数1/（2σ²））。根据下面的式（20）计算出近似LLR的绝对值。

[数学式14]

$\stackrel{\‾}{\mathrm{\λ}}\left(b_0\right|r_0,r_1)={\mathrm{\λ}}_{\mathrm{rm}}\left(b_0\right|r_0,r_1)-{\mathrm{\λ}}_m\left(b_0\right|r_0,r_1)---\left(20\right)$

此处，λ_m（b₀|r₀，r₁）是从最大似然候补点求出的似然，因此总是满足λ_rm（b₀|r₀，r₁）≥λ_m（b₀|r₀，r₁）的关系，（-）λ（b₀|r₀，r₁）一定成为非负值（另外，（-）λ表示λ的上划线）。将计算出的值输出给符号反映部34a。

符号反映部34a按照从最大似然位似然计算部31a输入的最大似然位，将符号反映到从对数似然比计算部33a输入的值中。具体地，在最大似然位是b₀=1的时候，对近似LLR的绝对值赋予负的符号。也就是说，在符号反映部34a中的处理可通过下面的式（21）表示。[数学式15]

${\mathrm{\λ}}^{\′}\left(b_0\right|r_0,r_1)=\begin{array}{}\end{array}\left\{\begin{array}{cc}\stackrel{\‾}{\mathrm{\λ}}\left(b_0\right|r_0,r_1)& (q_{m0},q_{m1})\∈D(b_0=0)\\ -\stackrel{\‾}{\mathrm{\λ}}\left(b_0\right|r_0,r_1)& (q_{m0},q_{m1})\∈D(b_0=1)\end{array}\right.---\left(21\right)$

将通过式（21）求出的λ￥quote（b₀|r₀，r₁）输出给软判决值补正部35a。

软判决值补正部35a对从符号反映部34a输入的值乘以1/（2σ²）。也就是说，在软判决值补正部35a中的处理能够通过下面的式（22）来表现。

[数学式16]

$\mathrm{\λ}\left(b_0\right|r_0,r_1)=\frac{1}{{2\mathrm{\σ}}^2}\·{\mathrm{\λ}}^{\′}\left(b_0\right|r_0,r_1)---\left(22\right)$

将通过式（22）求出的λ（b₀|r₀，r₁）作为软判决值生成电路30a的运算结果输出。

以上说明了通过由最大似然位似然计算部31a、平方误差最小值选择部32a、对数似然比计算部33a、符号反映部34a以及软判决值补正部35a构成的软判决值生成电路30a能够计算出针对位b₀的以往的近似LLR。在软判决值生成电路30b中，也通过按照同样的次序实施处理，能够计算出针对位b₁的近似LLR。但是，平方误差最小值选择部32a、32b需要关于反转位的组合候补8个全部实施式（19）的平方误差计算，并搜索最小值，因此以往方法存在运算量多的问题。

本发明立足于在上述的以往方法中的近似LLR计算方法，将电路构成为能够削减运算处理量。

实施方式1

参照图1到图9说明本发明的实施方式1的软判决值生成电路。图1是示出本发明的实施方式1的软判决值生成电路的结构的框图。

在图1中，本发明的实施方式1的软判决值生成电路20设置有相位旋转部（相位旋转单元）2、位处理部10a以及位处理部10b。关于延迟部（延迟单元）1，后面记述。

位处理部10a设置有加法部（加法单元）3a、最小值选择部（最小值选择单元）4a、符号反映部（符号反映单元）5a以及软判决值补正部（软判决值补正单元）6a。另外，位处理部10b设置有加法部（加法单元）3b、最小值选择部（最小值选择单元）4b、符号反映部（符号反映单元）5b以及软判决值补正部（软判决值补正单元）6b。

位处理部10a是针对b₀的处理部，而位处理部10b是针对b₁的处理部。位处理部10a和位处理部10b的结构是相同的。

首先，说明在本发明中的软判决值生成方法的原理。

在差分编码PSK中，因为只有连续的2个码元之间的相对的相位差成为问题，所以对r₀施加π/2单位的相位旋转，以使r₀位于第1象限，并将相位旋转后的码元设为r₀'。另外，将对r₁施加了相同的相位旋转的结果设为r₁'。另外，表示为r₀=（u₀，v₀）、r₁=（u₁，v₁）、r₀'=（x₀，y₀）、r₁'=（x₁，y₁）。此时，相位旋转前后的码元的关系通过下面的式（23）、（24）、（25）来表现。

[数学式17]

r₀′=r₀·e^jφ（23）

r₁′=r₁·e^jφ（24）

$\mathrm{\&phi;}=\left\{\begin{array}{cc}0& (u_0\&GreaterEqual;0,v_0\&GreaterEqual;0)\\ \mathrm{\&pi;}/2& (u_0\&GreaterEqual;0,v_0<0)\\ \mathrm{\&pi;}& (u_0<0,v_0<0)\\ 3\mathrm{\&pi;}/2& (u_0<0,v_0\&GreaterEqual;0)\end{array}\right.---\left(25\right)$

如果将距r₀'最近的调制码元点设为q_m0'，将距r₁'最近的调制码元点设为q_m1'，则近似LLR通过下面的式（26）来表示。

[数学式18]

λ(b_k|r₀,r₁)

$=\left\{\begin{array}{cc}\frac{1}{{2\mathrm{\&sigma;}}^2}\{\underset{(q_i,q_j)\&Element;D(b_k=1)}{\min }({|r_0^{\&prime;}-q_i|}^2+{|r_1^{\&prime;}-q_j|}^2)-({|r_0^{\&prime;}-q_{m0}^{\text{\&prime;}}|}^2+{|r_1^{\&prime;}-q_{m1}^{\&prime;}|}^2)\}& (q_{m0}^{\&prime;},q_{m1}^{\&prime;})\&Element;D(b_k=0)\\ \frac{1}{{2\mathrm{\&sigma;}}^2}\{({|r_0^{\&prime;}-q_{m0}^{\&prime;}|}^2+{|r_1^{\&prime;}-q_{m1}^{\&prime;}|}^2)-\underset{(q_i,q_j)\&Element;D(b_k=0)}{\min }({|r_0^{\&prime;}-q_i|}^2+{|r_1^{\&prime;}-q_j|}^2)\}& (q_{m0}^{\&prime;},q_{m1}^{\&prime;})\&Element;D(b_k=1)\end{array}\right.---\left(26\right)$

以下，关于r₁'位于第1象限时（图2）的位b₀的LLRλ（b₀|r₀，r₁）进行展开。

r₀'位于第1象限，因此必定是q_m0'=q₀，而r₁'位于第1象限，因此q_m1'=q₀。在q₀→q₀的转换中的信息位b₀是b₀=0（参照图3），因此λ（b₀|r₀，r₁）通过下面的式（27）来表示。

[数学式19]

$\mathrm{\&lambda;}\left(b_0\right|r_0,r_1)=\frac{1}{{2\mathrm{\&sigma;}}^2}\{\underset{(q_i,q_j)\&Element;D(b_0=1)}{\min }({|r_0^{\&prime;}-q_i|}^2+{|r_1^{\&prime;}-q_j|}^2)-({|r_0^{\&prime;}-q_0|}^2+{|r_1^{\&prime;}-q_0|}^2)\}---\left(27\right)$

图4示出针对成为（q_i，q_j）∈D（b₀=1）的8个转换（q_i→q_j）（参照图3）的

[数学式20] ${|r_0^{\&prime;}-q_i|}^2+{|r_1^{\&prime;}-q_j|}^2{|}_{(q_i,q_j)\&Element;D(b_0=1)}.$

如图4所示，r₁'位于第1象限，因此可知项目号（2）、（3）、（5）、（6）、（8）不可能成为最小值。因此只将项目号（1）、（4）、（7）这3个设为计算对象即可。

接下来，将式（27）展开为下面的式（28）。

[数学式21]

$\mathrm{\&lambda;}\left(b_0\right|r_0,r_1)=\frac{1}{{2\mathrm{\&sigma;}}^2}\underset{(q_i,q_j)\&Element;D(b_0=1)}{\min }({|r_0^{\&prime;}-q_i|}^2+{|r_1^{\&prime;}-q_j|}^2-{|r_0^{\&prime;}-q_0|}^2-{|r_1^{\&prime;}-q_0|}^2)---\left(28\right)$

如果关于图4的项目号（1）、（4）、（7）具体求出式（28）中的

[数学式22]

|r₀′-q_i|²+|r₁′-q_j|²-|r₀′-q₀|²-|r₁′-q₀|²，

则如图5所示。如图5所示，具体的候补值能够限定为3个。

因此，r₁'位于第1象限时的λ（b₀|r₀，r₁）能够根据下面的式（29）求出。

[数学式23]

$\mathrm{\&lambda;}\left(b_0\right|r_0,r_1)=\frac{2a}{{\mathrm{\&sigma;}}^2}\&CenterDot;\min (x_1,x_0+y_1,y_0)---\left(29\right)$

系数2a/σ²对3个候补值是共用的，因此在最小值选择之后进行相乘即可。

同样地，能够求出r₁'位于第1象限时的位b₁的近似LLRλ（b₁|r₀，r₁），进一步地，能够求出r₁'分别位于第2、第3、第4象限时的λ（b₀|r₀，r₁）、λ（b₁|r₀，r₁）。图6示出这些的对应表。如该图所示，可知通过r₁'所在的象限进行情况区分，由此能够将λ（b₀|r₀，r₁）、λ（b₁|r₀，r₁）的候补值分别限定为4个。通过求出这些候补值的最小值，能够计算出λ（b₀|r₀，r₁）、λ（b₁|r₀，r₁）。另外，可知能够通过正负反转处理、加减法处理这样的简易的处理来计算出。另外，在该图所示的值中，省略了系数2a/σ²的记载。

以下，为了简化说明，说明针对b₀的近似LLR计算方法。即，说明相位旋转部2和位处理部10a的动作。

相位旋转部2针对从延迟部1输入的接收码元r₀和从延迟部1的输入侧输入的接收码元r₁施加相位旋转。关于相位旋转，以成为x₀≥0、y₁≥0的方式，将以90度为单位的旋转应用于各码元。以90度为单位的旋转处理能够通过符号反转和I-ch（实部）/Q-ch（虚部）的交换来实现。图7示出这些的对应表。应用了相位旋转的r₀'、r₁'分别输出给加法部3a。

加法部3a基于从相位旋转部2分别输入的r₀'、r₁'，通过加法运算求出软判决值候补的3个值。图8示出加法部3a的处理的汇总。在该图中，记载了位b₀、b₁双方的处理，即加法部3a、3b双方的处理。另外，求出的3个值全部是非负的。将求出的3个值输出给最小值选择部4a。

最小值选择部4a在从加法部3a输入的3个值之中求出最小值。将求出的最小值输出给符号反映部5a。

符号反映部5a基于从相位旋转部2输入的r₁'，将符号反映到从最小值选择部4a输入的值中。图9示出符号反映部5a的处理的汇总。在该图中，记载了位b₀、b₁双方的处理，即符号反映部5a、5b双方的处理。从该图可知，根据r₁'的相位进行符号的反映。将反映了符号的值输出给软判决值补正部6a。

软判决值补正部6a对从符号反映部5a输入的值乘以系数2a/σ²。但是，在将估计的噪声水平设为固定的情况下，系数2a/σ²成为固定值，该乘法成为固定值乘法。固定值乘法有通过位的移位和加法器来实现的手法、使用参照表格来将输出进行查表的手法等不使用乘法器来实现的手法，因此软判决值补正部6a、6b的乘法对处理量增加、电路规模增加不太会产生影响。这关于在以往方法中的软判决值补正部35a、35b也是同样的。由此，将乘以系数2a/σ²的值设为近似LLR，并作为软判决值生成电路20的运算结果输出。

像这样，关于在本实施方式中的针对位b₀的近似LLR，能够通过相位旋转部2和位处理部10a简易地生成。关于针对位b₁的近似LLR，通过相位旋转部2和位处理部10b，也能够同样地简易地生成。针对位b₁的处理包含在上述的说明中，因此省略详细说明。

另外，在本实施方式的软判决值生成电路20中，不包含用于使接收码元延迟1个码元的延迟部1。但是，不限于此，也可以将延迟部1包含在软判决值生成电路20中。

另外，在本实施方式的软判决值生成电路20中，包含了将系数2a/σ²相乘的软判决值补正部6a、6b。但是，例如在后级的纠错解码器实施软判决维特比（Viterbi）解码的情况下，只要能够识别软判决值的相对的大小关系即可，因此不需要系数2a/σ²的乘积。因此，不限于上述的实施方式，也可以在软判决值生成电路20中不包含软判决值补正部6a、6b。

另外，在本实施方式中，作为对象的通信系统既可以是有线通信，也可以是无线通信。另外，既可以是多载波通信，也可以是单载波通信。

另外，在DEBPSK调制中也能够实施本发明的手法。在该情况下，与以往方法相比，不能得到软判决值候补的削减效果，但是不需要在以往方法中必需的平方误差计算，如通过本实施方式说明的那样，能够通过正负反转处理、加减法处理和比较处理来容易地生成软判决值。

在本实施方式的软判决值生成电路20中，在DEQPSK调制中，比以往削减软判决值候补，并能够通过正负反转处理、加减法处理和比较处理来简易地计算出软判决值。

以上，基于实施方式说明了本发明。当然，在这些实施方式的各构成要素、各处理过程的组合中能够有各种各样的变形例。

如以上所述，本发明的软判决值生成电路20在进行软判决解码的接收装置、信号处理装置中是有用的。

Claims (3)

1.一种软判决值生成电路，其特征在于，具备：

相位旋转单元，旋转进行同步检波后的接收码元的相位；

加法单元，根据进行了相位旋转的接收码元计算出针对预先限定的软判决值候补的软判决值的绝对值；

最小值选择单元，从所述软判决值的绝对值中选择最小值；

符号反映单元，基于相位旋转后的接收码元的相位，将符号信息反映到所述最小值。

2.根据权利要求1所述的软判决值生成电路，其特征在于，

还具备软判决值补正单元，该软判决值补正单元针对所述符号反映单元的输出，相乘与噪声方差值以及调制码元的振幅值相应的系数。

3.根据权利要求1或者2所述的软判决值生成电路，其特征在于，还具备延迟单元，该延迟单元设置在所述相位旋转单元的前级，并使接收码元延迟1个码元。

Images