CN103248355B - 一种基于cmos工艺的tandor门电路 - Google Patents

Abstract

本发明设计了一种基于CMOS工艺的TANDOR门电路，该门电路包括第一、第二、第三和第四高阈PMOS管；第一、第二、第三和第四高阈NMOS管；第一、第二、第三、第四、第五和第六低阈PMOS管；第一、第二、第三、第四、第五和第六低阈NMOS管。跟现有技术比较，该TANDOR门电路的优点是：本发明在保证功能正确的前提下，降低了电路的复杂度，少用了16个MOS管；而且经分析比较表明，本发明的TANDOR门电路的关键路径比现有技术的电路短，缩短了电路的传输延迟时间，提高了电路的性能。

Description

一种基于CMOS工艺的TANDOR门电路

技术领域本发明涉及一种由高低两种阈值的MOS管构成的三值“与或”复合门电路TANDOR。

背景技术CMOS门电路的设计方法有二：具有恒定传输源的设计法和具有可变传输源的设计法。由于用后者设计的电路不具备信号整形的功能，所以其信号稳定性差，抗干扰能力弱。因此，常用的门电路都是采用恒定传输源的CMOS电路设计方法来设计的。本发明中提及的门电路都是采用恒定传输源的CMOS电路设计方法来设计的。

三值信号(变量)的基本运算：“与”运算和“或”运算，分别被定义为信号的取小运算和取大运算^[1-3]，“与”运算用“∩”表示，“或”运算用“∪”表示。这两种运算分别可由CMOS三值基本与门电路(TAND)^[1]和三值基本或门电路(TOR)^[1]实现。这两个门电路从输入到输出都经过两级MOS管，且都使用了12个MOS管^[1]。要实现四个三值变量的“与或”运算，即实现函数表达式：Y＝(A∩B)∪(C∩D)，其中输入变量A、B、C和D为三值输入变量，即A，B，C，D∈{0，1，2}，从目前的现有技术^[1～3]来看，需要用两个“与”门电路和一个“或”门电路予以实现。这样，实现四个三值变量的“与或”运算需要经过四级MOS管，共用36个MOS管。这种用基本门电路构成的三值数字电路的缺点是：电路复杂，连线和元器件用得过多；从输入到输出的路径过长，电路的工作性能不高。

参考文献：

[1]吴训威.多值逻辑电路设计原理[M].杭州：杭州大学出版社，1994.

[2]Wu，X.，Prosser，F.：DesignofternaryCMOScircuitsbasedontransmissionfunctiontheory，InternationalJournalofElectronics，1988；65(5)：891-905

[3]Prosser，F.，Wu，X.，Chen，X.CMOSTernaryFlip-Flops&TheirApplications.IEEProceedingsonComputer&DigitalTechniques1988；135(5)：266-272.

发明内容针对用基本门电路实现三值“与或”运算而出现的电路复杂和工作效率低下的问题，本发明的目的就是发明一个能实现三值“与或”运算的单个复合门电路。它将基本的“与”运算和“或”运算集成在单个电路里，由该单个门电路实现三值四变量的“与或”运算，即实现函数表达式：Y＝(A∩B)∪(C∩D)，以降低电路的复杂度，提高电路的工作性能和效率。

本发明采取的技术方案是：根据传输电压开关理论，用MOS管从开关级来构建三值“与或”复合门(TANDOR)，而非现有技术的门级来实现“与或”运算。

上述的三值“与或”复合门(TANDOR)包含如下技术特征：

①设计一个阈值为0.5的四变量“与或非”复合门来产生控制信号N1；

②设计一个阈值为1.5的四变量“与或非”复合门来产生控制信号N2；

③用控制信号N1和N2去控制形成三值“与或”复合门的输出信号Y。

因为从四输入变量A、B、C和D到产生控制信号N1和N2为一级MOS管传输，从控制信号N1和N2到形成三值“与或”复合门的输出信号Y，又为一级MOS管传输，所以新设计的四变量三值“与或”复合门TANDOR为两级MOS管结构，共用掉20个MOS管。因此该单个复合门电路TANDOR比现有技术实现四个三值变量的“与或”运算，要节省元器件的数量，共节省了16个MOS管的使用量，节省幅度为44％。而且本发明的单个复合门电路从输入到输出的路径为两级MOS管，比现有技术的四级降低了一半。总之，本发明降低了电路的复杂度，减少了元器件和连线的数量，提高了电路的工作性能和效率。

附图说明下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1是基于CMOS工艺的四输入变量的三值“与或”复合门电路TANDOR的电路图。

图2是图1所示电路中四个三值输入变量A、B、C、D和一个三值输出信号Y的瞬态波形图。

具体实施方式根据本发明的技术方案，要实现三值四变量“与或”运算，即实现函数表达式：Y＝(A∩B)∪(C∩D)，可根据传输电压开关理论对该表达式进行开关级变换，其开关级的函数表达式如式(1)所示，

$Y=(A\∩B)\∪(C\∩D)$

$=0*{((A\∩B)\∪(C\∩D))}^{0.5}$

$\#1*\left[((A\∩B)\∪(C\∩D))\·((A\∩B)\∪(C\∩D))_{1.5}^{0.5}\right]$

$\#2*((A\∩B)\∪(C\∩D))---\left(1\right)_{1.5}$

$=0*\stackrel{\‾}{((A\∩B)\∪(C\∩D))\left(0.5\right)}_{0.5}$

$\#1*[{\stackrel{\‾}{((A\∩B)\∪(C\∩D))\left(0.5\right)}}^{0.5}\·\stackrel{\‾}{((A\∩B)\∪(C\∩D))\left(1.5\right)}_{0.5}]$

$\#2*{\stackrel{\‾}{((A\∩B)\∪(C\∩D))\left(1.5\right)}}^{0.5}$

表达式(1)中有两个公共项： $\stackrel{\‾}{((A\∩B)\∪(C\∩D))\left(0.5\right)}$ 和 $\stackrel{\‾}{((A\∩B)\∪(C\∩D))\left(1.5\right)},$ 把它们的输出值分别记为N1和N2，对它们进行开关级展开，分别可得表达式(2)和(3)：

$\stackrel{\‾}{((A\∩B)\∪(C\∩D))\left(0.5\right)}=2*{((A\∩B)\∪(C\∩D))}^{0.5}\#0*((A\∩B)\∪(C\∩D))_{0.5}$ (2)

$=2*((A^{0.5}{+B}^{0.5})+(C^{0.5}{+D}^{0.5}))\#0*(\left(A\·_{0.5}^{0.5}B\right)\·\left(C\·_{0.5}^{0.5}D\right))$

$\stackrel{\‾}{((A\∩B)\∪(C\∩D))\left(1.5\right)}=2*{((A\∩B)\∪(C\∩D))}^{1.5}\#0*((A\∩B)\∪(C\∩D))_{1.5}$ (3)

$=2*((A^{1.5}{+B}^{1.5})\·(C^{1.5}{+D}^{1.5}))\#0*(\left(A\·_{1.5}^{1.5}B\right)+\left(C\·_{1.5}^{1.5}D\right))$

根据开关级表达式(1)、(2)和(3)，可设计出如图1所示的四变量三值“与或”复合门电路TANDOR的电路图。

该“与或”复合门电路TANDOR的输入输出信号说明如下：图1中的信号A、B、C和D为四个进行三值“与或”运算的输入信号，信号Y则为完成三值“与或”运算后的三值输出信号。即该单个“与或”复合门TANDOR的输入输出信号的关系式为函数表达式Y＝(A∩B)∪(C∩D)。

为验证本发明的功能的正确性，下面对它进行HSPICE软件模拟。模拟时采用TSMC180nm的CMOS工艺参数，输出负载为30fF。电压值5.0V代表三值信号的2；电压值2.5V代表三值信号的1；电源地代表三值信号的0。本发明的三值“与或”复合门TANDOR模拟所得的瞬态波形如图2所示，其中A、B、C和D为四个三值输入信号，信号的取值范围包含了四个三值变量的全部3×3×3×3＝81种取值组合；Y为TANDOR门电路的输出信号。图2的模拟结果表明，本发明的TANDOR门电路具有正确的电路运算功能。

总结：本发明创造的单个TANDOR门电路功能正确，具有电路结构简单和工作性能高等特点。跟现有技术设计的电路比，少用了16个MOS管，其MOS管使用量的减少幅度达44％：由原来使用的36个MOS管，减为现在的20个MOS管。另外，还提高了电路的工作性能，即降低了电路的传输延迟时间，因关键的数据输出路径缩短了一半：从原来信号输入到输出需经过四级MOS管的传输，到现在只需经过两级MOS管即可。

Claims (1)

1.一种基于CMOS工艺的三值“与或”复合门电路TANDOR(TernaryAND-OR)，其功能是实现四个三值变量的两次三值“与”运算和一次三值“或”运算于单个门电路中；

所述三值“与或”复合门电路的输出信号Y在控制信号N1和N2的控制下形成，输出信号Y与控制信号N1和N2之间的CMOS电路连接为：两个栅极接控制信号N1的阈-0.5的PMOS管和阈0.5的NMOS管分别记为pN1和nN1，两个栅极接控制信号N2的阈-0.5的PMOS管和阈0.5的NMOS管分别记为pN2和nN2，所述pN2、pN1和nN1的源极分别接逻辑值2、逻辑值1和地，所述pN1的漏极与所述nN2的源极相接，所述pN2、nN2和nN1的漏极连接至所述输出信号Y；

所述三值“与或”复合门电路的特征在于由四个输入信号A、B、C和D产生所述控制信号N1和N2的CMOS电路部分，其为一个单一的整体，其连接为：四个栅极接信号A、B、C和D的阈-1.5的PMOS管分别记为p1、p2、p3和p4，四个栅极接信号A、B、C和D的阈-0.5的PMOS管分别记为p5、p6、p7和p8，四个栅极接信号A、B、C和D的阈0.5的NMOS管分别记为n1、n2、n3和n4，四个栅极接信号A、B、C和D的阈1.5的NMOS管分别记为n5、n6、n7和n8；所述p1、p2、p5和p6的源极都接逻辑值2，所述p1和p2的漏极相接于结点s，所述p3和p4的源极相接于结点t，所述结点s和t相接在一起，所述p5和p6的漏极相接于结点h，所述p7和p8的源极相接于结点g，所述结点h和g相接在一起，所述n2、n4、n6和n8的源极都接地，所述n2、n4、n6和n8的漏极分别与所述n1、n3、n5和n7的源极相接，所述p3、p4、n1和n3的漏极都相接于所述控制信号N1，所述p7、p8、n5和n7的漏极都相接于所述控制信号N2。