CN103326709B - 基于cmos工艺的torand电路单元 - Google Patents
基于cmos工艺的torand电路单元 Download PDFInfo
- Publication number
- CN103326709B CN103326709B CN201310192694.9A CN201310192694A CN103326709B CN 103326709 B CN103326709 B CN 103326709B CN 201310192694 A CN201310192694 A CN 201310192694A CN 103326709 B CN103326709 B CN 103326709B
- Authority
- CN
- China
- Prior art keywords
- circuit unit
- torand
- signal
- threshold
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本发明设计了一种基于CMOS工艺的TORAND电路单元,该电路单元包括第一、第二、第三、第四、第五和第六低阈PMOS管;第一、第二、第三和第四高阈PMOS管;第一、第二、第三、第四、第五和第六低阈NMOS管;第一、第二、第三和第四高阈NMOS管。跟现有技术设计的电路相比,该TORAND电路单元的优点是:在保证功能正确的前提下,降低了电路的复杂度,少用了16个MOS管;分析比较表明,本发明的TORAND电路单元的关键路径只为现有技术电路的一半,减少了电路的传输延迟时间,提高了电路的工作性能。
Description
技术领域本发明涉及一种由高低两种阈值的MOS管构成的三值“或与”复合门电路单元TORAND。
背景技术CMOS门电路单元的设计方法有二:具有恒定传输源的设计法和具有可变传输源的设计方。由于用后者设计的电路不具备信号整形的功能,所以其信号稳定性差,抗干扰能力弱。因此,常用的门电路单元都是采用恒定传输源的CMOS电路设计方法来设计的。本发明中提及的门电路单元都是采用恒定传输源的CMOS电路设计方法来设计的。
三值信号(变量)的基本运算:“与”运算和“或”运算,分别被定义为信号的取小运算和取大运算[1-3],“与”运算用“∩”表示,“或”运算用“∪”表示。这两种运算分别可由CMOS三值与门电路(TAND)[1]和三值或门电路(TOR)[1]实现。这两个门电路从输入到输出都经过两级MOS管,且都使用了12个MOS管[1]。要实现四变量三值“或与”运算,即实现函数表达式Y=(A∪B)∩(C∪D),其中输入变量A、B、C和D为三值输入变量,即A,B,C,D∈{0,1,2},从目前的现有技术[1~3]来看,需要用两个“或”门电路和一个“与”门电路予以实现。这样,实现四变量三值“或与”运算需要经过四级MOS管,共用36个MOS管。这种用基本门电路构成的三值数字电路的缺点是:电路复杂,连线和元器件用得过多;从输入到输出的路径过长,电路的工作性能不高。
参考文献:
[1]吴训威.多值逻辑电路设计原理[M].杭州:杭州大学出版社,1994.
[2]Wu,X.,Prosser,F.:DesignofternaryCMOScircuitsbasedontransmissionfunctiontheory,InternationalJournalofElectronics,1988;65(5):891-905
[3]Prosser,F.,Wu,X.,Chen,X.CMOSTernaryFlip-Flops&TheirApplications.IEEProceedingsonComputer&DigitalTechniques1988;135(5):266-272.
发明内容针对上述用基本门电路单元实现三值“或与”运算而出现的电路复杂和工作效率低下的问题,本发明的目的就是发明一个能实现三值“或与”运算的单个复合门电路单元。它将“或”运算和“与”运算集成在单个电路里,由该电路单元实现四变量三值“或与”运算,即实现Y=(A∪B)∩(C∪D)函数表达式,以降低电路的复杂度,提高电路的工作性能和效率。
本发明采取的技术方案是:根据传输电压开关理论,用MOS管从开关级来构建三值“或与”复合门电路单元TORAND,而非现有技术的门级来实现“或与”运算。
上述的三值“或与”复合门电路单元TORAND包含如下技术特征:
①设计一个阈值为0.5的四变量“或与非”复合门来产生控制信号X1;
②设计一个阈值为1.5的四变量“或与非”复合门来产生控制信号X2;
③用控制信号X1和X2去控制形成三值“或与”复合门电路单元的输出信号Y。
因为从四输入变量A、B、C和D到产生控制信号X1和X2为一级MOS管传输,从控制信号X1和X2到形成三值“或与”复合门电路单元的输出信号Y,又为一级MOS管传输,所以新设计的四变量三值“或与”复合门电路单元TORAND为两级MOS管结构,共用掉20个MOS管。因此该复合门电路单元TORAND比现有技术实现四变量三值的“或与”运算,要节省元器件的数量,共节省了16个MOS管的使用量,节省幅度为44%。而且本发明的TORAND电路单元从输入到输出的路径为两级MOS管,比现有技术的四级降低了一半。总之,本发明降低了电路的复杂度,减少了元器件和连线的数量,提高了电路的工作性能和效率。
附图说明下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是基于CMOS工艺的四变量三值“或与”复合门电路单元TORAND的电路图。
图2是图1所示电路中四个三值输入变量A、B、C、D和一个三值输出信号Y的瞬态波形图。
具体实施方式根据本发明的技术方案,要实现四变量三值“或与”运算,即实现函数表达式:Y=(A∪B)∩(C∪D),可根据传输电压开关理论对该表达式进行开关级变换,其开关级的函数表达式如式(1)所示,
式(1)中有两个公共项: 和 把它们的输出值分别记为X1和X2,对它们进行开关级展开,分别可得表达式(2)和(3):
根据开关级表达式(1)、(2)和(3),可设计出如图1所示的四变量三值“或与”复合门电路单元TORAND的电路图。
该“或与”复合门电路单元TORAND的输入输出信号说明如下:图1中的信号A、B、C和D为四个进行三值“或与”运算的输入信号,信号Y则为完成三值“或与”运算后的三值输出信号。即该“或与”复合门电路单元TORAND的输入输出信号的关系式为函数表达式Y=(A∪B)∩(C∪D)。
为验证本发明电路的功能的正确性,下面对它进行HSPICE软件模拟。模拟时采用TSMC180nm的CMOS工艺参数,输出负载为30fF。电压值5.0V代表三值信号的2;电压值2.5V代表三值信号的1;电源地代表三值信号的0。本发明的三值“或与”复合门电路单元TORAND模拟所得的瞬态波形如图2所示,其中A、B、C和D为四个三值输入信号,信号的取值范围包含了四个三值变量的全部3×3×3×3=81种取值组合;Y为TORAND电路单元的输出信号。图2的模拟结果表明,本发明的TORAND电路单元具有正确的电路运算功能。
总结:本发明创造的TORAND电路单元的功能正确,具有电路结构简单和工作性能高等特点。跟现有技术设计的电路比,少用了16个MOS管,其MOS管使用量的减少幅度达44%:由原来使用的36个MOS管,减为现在的20个MOS管。另外,还提高了电路的工作性能,即降低了电路的传输延迟时间,因关键的数据输出路径缩短了一半:从原来信号输入到输出需经过四级MOS管的传输,到现在只需经过两级MOS管即可。
Claims (1)
1.一种基于CMOS工艺的三值“或与”复合门电路单元TORAND(TernaryOR-AND),其功能是实现四个三值变量的两次三值“或”运算和一次三值“与”运算于单个门电路中;
所述三值“或与”复合门电路单元TORAND的输出信号Y在控制信号X1和X2的控制下形成,输出信号Y与控制信号X1和X2之间的CMOS电路连接为:两个栅极接控制信号X1的阈-0.5的PMOS管和阈0.5的NMOS管分别记为pX1和nX1,两个栅极接控制信号X2的阈-0.5的PMOS管和阈0.5的NMOS管分别记为pX2和nX2,所述pX2、pX1和nX1的源极分别接逻辑值2、逻辑值1和地,所述逻辑值2和逻辑值1分别代表电压值5.0V和电压值2.5V,所述pX1的漏极与所述nX2的源极相接,所述pX2、nX2和nX1的漏极连接至所述输出信号Y;
所述三值“或与”复合门电路单元TORAND的特征在于由四个输入信号A、B、C和D产生所述控制信号X1和X2的CMOS电路部分,其为一个单一的整体,其连接为:四个栅极接信号A、B、C和D的阈-1.5的PMOS管分别记为p1、p2、p3和p4,四个栅极接信号A、B、C和D的阈-0.5的PMOS管分别记为p5、p6、p7和p8,四个栅极接信号A、B、C和D的阈0.5的NMOS管分别记为n1、n2、n3和n4,四个栅极接信号A、B、C和D的阈1.5的NMOS管分别记为n5、n6、n7和n8;所述p1、p3、p5和p7的源极都接所述逻辑值2,所述p1、p3、p5和p7的漏极分别与所述p2、p4、p6和p8的源极相接,所述n3和n4的漏极与所述n1和n2的源极这四个MOS管的电极相接在一起,所述n7和n8的漏极与所述n5和n6的源极这四个MOS管的电极相接在一起,所述n3、n4、n7和n8的源极都接地,所述p2、p4、n1和n2的漏极都相接于所述控制信号X1,所述p6、p8、n5和n6的漏极都相接于所述控制信号X2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310192694.9A CN103326709B (zh) | 2013-05-20 | 2013-05-20 | 基于cmos工艺的torand电路单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310192694.9A CN103326709B (zh) | 2013-05-20 | 2013-05-20 | 基于cmos工艺的torand电路单元 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103326709A CN103326709A (zh) | 2013-09-25 |
CN103326709B true CN103326709B (zh) | 2016-02-17 |
Family
ID=49195277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310192694.9A Expired - Fee Related CN103326709B (zh) | 2013-05-20 | 2013-05-20 | 基于cmos工艺的torand电路单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103326709B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101395801A (zh) * | 2006-01-31 | 2009-03-25 | 国立大学法人北陆先端科学技术大学院大学 | 三值逻辑函数电路 |
CN102916687A (zh) * | 2012-09-27 | 2013-02-06 | 浙江工商大学 | 基于cmos工艺的三值时钟发生器 |
-
2013
- 2013-05-20 CN CN201310192694.9A patent/CN103326709B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101395801A (zh) * | 2006-01-31 | 2009-03-25 | 国立大学法人北陆先端科学技术大学院大学 | 三值逻辑函数电路 |
CN102916687A (zh) * | 2012-09-27 | 2013-02-06 | 浙江工商大学 | 基于cmos工艺的三值时钟发生器 |
Non-Patent Citations (2)
Title |
---|
Efficient Physical Timing Models for CMOS AND-OR-Inverter and OR-AND-Inverter Gates and Their Applications;CHUNG-YU WU et;《IEEE Transactions on Computer-Aided Design》;19900930;第9卷(第9期);1002-1009 * |
多值低功耗双边沿触发器的简化设计;郎燕峰;《杭州电子科技大学学报》;20101031;第30卷(第5期);21-24 * |
Also Published As
Publication number | Publication date |
---|---|
CN103326709A (zh) | 2013-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104333356A (zh) | 四二值时钟转换的qb02电路单元 | |
CN103346780B (zh) | Mos管与单电子晶体管混合结构的可复用逻辑门 | |
CN104836570A (zh) | 一种基于晶体管级的与/异或门电路 | |
CN103326709B (zh) | 基于cmos工艺的torand电路单元 | |
CN104506183A (zh) | 单电压亚阈值电平转换器 | |
CN204376867U (zh) | 低功耗逻辑电路及具有该逻辑电路的或非门、与非门和反相器 | |
CN103248355B (zh) | 一种基于cmos工艺的tandor门电路 | |
CN104270145B (zh) | 一种多pdn型电流模rm逻辑电路 | |
CN208985029U (zh) | 电压转换电路及数据运算单元、芯片、算力板和计算设备 | |
CN104617916B (zh) | 一种基于FinFET器件的主从触发器 | |
CN104320128A (zh) | 一种基于cmos的qbc23电路 | |
CN104299647A (zh) | 负压转换电路 | |
CN105790574A (zh) | 一种电压倍增电路 | |
CN103716014B (zh) | 一种基于神经元mos管的差分型双边沿触发器设计 | |
CN114389592A (zh) | 电平转换电路 | |
CN202453865U (zh) | 基于阈值逻辑的set/mos混合结构2位乘法器 | |
CN103795398A (zh) | 输入缓冲电路 | |
CN203340048U (zh) | Mos管与单电子晶体管混合结构的可复用逻辑门 | |
CN202435377U (zh) | 基于set/mos混合结构的二进制码-格雷码转换器 | |
CN104753522A (zh) | 负压转换电路及其控制方法 | |
CN203691376U (zh) | 一种单端输入的电压转换电路 | |
CN104333370A (zh) | 基于四二值时钟的qbc20电路 | |
CN202435379U (zh) | 基于阈值逻辑的set/mos混合结构乘法器单元 | |
CN102611429A (zh) | 基于阈值逻辑的set/mos混合结构的加法器 | |
CN102571071A (zh) | 基于阈值逻辑的set/mos混合结构乘法器单元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent for invention or patent application | ||
CB02 | Change of applicant information |
Address after: Hangzhou City, Zhejiang Province, Xihu District staff road 310012 No. 149 Applicant after: Zhejiang Gongshang University Address before: Hangzhou City, Zhejiang province 310018 Xiasha Higher Education Park is 18 street. Applicant before: Zhejiang Gongshang University |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160217 Termination date: 20170520 |
|
CF01 | Termination of patent right due to non-payment of annual fee |