CN103248327A - Σ-δ闭环加速度计接口电路中的低噪声前置补偿电路 - Google Patents

Σ-δ闭环加速度计接口电路中的低噪声前置补偿电路 Download PDF

Info

Publication number
CN103248327A
CN103248327A CN2013102032479A CN201310203247A CN103248327A CN 103248327 A CN103248327 A CN 103248327A CN 2013102032479 A CN2013102032479 A CN 2013102032479A CN 201310203247 A CN201310203247 A CN 201310203247A CN 103248327 A CN103248327 A CN 103248327A
Authority
CN
China
Prior art keywords
switch
capacitor
disconnect
links
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102032479A
Other languages
English (en)
Other versions
CN103248327B (zh
Inventor
刘晓为
徐宏林
周佳骏
杨健
刘亮
尹亮
付强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN201310203247.9A priority Critical patent/CN103248327B/zh
Publication of CN103248327A publication Critical patent/CN103248327A/zh
Application granted granted Critical
Publication of CN103248327B publication Critical patent/CN103248327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Amplifiers (AREA)

Abstract

Σ-Δ闭环加速度计接口电路中的低噪声前置补偿电路,它涉及一种Σ-Δ闭环加速度计接口电路,它解决了目前高阶系统设计导致的稳定性差,后级按比例放大部分的运算放大器低频工作时较高的闪烁噪声与电压失调的问题。输入信号Xinp通过开关S11n、电容C1n、开关S22n、开关S1n、运算放大器OP反向输入端、运算放大器OP的正向输出端、开关S1nd输出信号Youtp,输入信号Xinn通过开关S11p、电容C1p、开关S22p、开关S1p、运算放大器OP正向输入端、运算放大器OP的反向输出端、开关S1pd输出信号Youtn。本发明可保证高阶系统稳定性,降低放大器工作闪烁噪声和失调电压,提高系统信噪比及系统性能。

Description

Σ-Δ闭环加速度计接口电路中的低噪声前置补偿电路
技术领域
本发明适用于MEMS惯性器件领域,涉及一种Σ-Δ闭环加速度计接口电路。
背景技术
MEMS是在微电子技术的基础上发展起来的,利用微电子的硅微细加工技术制作微型机械结构,并结合集成电路实现各种微型器件的一种技术。在MEMS惯性器件领域,将MEMS工艺和IC工艺相结合,综合二者的优势,电容式微加速度计就是典型的MEMS惯性器件。由于其体积小、功耗低以及便于批量生产等优点,因此,广泛应用于消费电子产品、汽车工业。并且微加速度计能达到相当高的精度与稳定性,在军事装备以及航空航天领域中占有举足轻重的地位。
目前的前置补偿电路开关较多,增加了工作时的开关噪声,开关在关断状态与导通状态之间切换时,由于非理想因素的存在,会出现沟道电荷注入与时钟馈通现象,降低信号采样的精度,而且电路对输入信号有衰减,需要在后级加入比例放大电路,增大了系统的功耗与芯片面积,另其电路没有噪声消除部分,系统的信噪比会相应降低。
采用Σ-Δ技术的微加速度计,基于过采样技术和噪声整形技术,大大降低了系统噪声,改善了系统的信噪比,实现了高精度,并且能够提供数字信号输出,无需加入额外的模数转换器,降低了功耗与电路复杂度,因而应用前景十分广阔。目前,为了进一步提高Σ-Δ微机械加速度计的精度,机械结构使用特殊结构,并采用真空封装,大大降低了表头的机械噪声。在接口电路中,多采用高阶系统与补偿电路相结合,提升噪声整形能力,以提高系统信噪比,但随之而来的系统功耗增加与稳定性问题也是一个挑战。斩波稳定技术是将低频的噪声和失调电压利用一个高频交流调制信号调制到高频后再进行滤波。不仅可以消除放大器因失调电压造成的非线性,且能有效地抑制器件噪声。
发明内容
本发明目的是为了解决目前在Σ-Δ加速度计接口电路中,由于采用高阶系统设计而导致的稳定性变差,以及传统前置补偿电路后级按比例放大部分的运算放大器低频工作时相对较高的闪烁噪声与电压失调的问题,提供了一种Σ-Δ闭环加速度计接口电路中的低噪声前置补偿电路。
本发明由开关S11n、开关S12n、开关S13n、开关S21n、开关S22n、开关S23n、开关S11p、开关S12p、开关S13p、开关S21p、开关S22p、开关S23p、开关S1n、开关S2n、开关S3n、开关S1p、开关S2p开关S3p、开关S1nd、开关S2nd、开关S1pd、开关S2pd、电容C1n、电容C2n、电容C3n、电容C1p、电容C2p、电容C3p、运算放大器OP组成;开关S11n的一端与输入信号Xinp相连;开关S11n的另一端同时与开关S21n的一端、电容C2n的一端、电容C1n的一端相连;开关S21n的另一端接地;电容C1n的另一端同时与开关S22n的一端、开关S12n的一端相连;电容C2n的另一端同时与开关S13n的一端、开关S23n的一端相连;开关S12n另一端接地;开关S23n的另一端接地;开关S22n的另一端、开关S13n的另一端同时与开关S1n的一端、开关S2p的一端、开关S3n的一端、电容C3n的一端相连;开关S11p的一端与输入信号Xinn相连;开关S11p的另一端同时与开关S21p的一端、电容C2p的一端、电容C1p的一端相连;开关S21p的另一端连接接地;电容C1p的另一端同时与开关S22p的一端、开关S12p的一端相连;电容C2p的另一端同时与开关S13p的一端、开关S23p的一端相连;开关S12p另一端接地;开关S23p的另一端接地;开关S22p的另一端、开关S13p的另一端同时与开关S1p的一端、开关S2n的一端、开关S3p的一端、电容C3p的一端相连;开关S1n的另一端、开关S2n的另一端同时与运算放大器的OP的反向输入端相连;开关S1p的另一端、开关S2p的另一端同时与运算放大器的OP的正向输入端相连;运算放大器的正向输出端分别与开关S1nd的一端、开关S2pd的一端相连;运算放大器的反向输出端分别与开关S1pd的一端、开关S2nd的一端相连;开关S3n的另一端、电容C3n的另一端、开关S1nd的另一端、开关S2nd的另一端同时相连为整个电路的输出端Youtp;开关S3p的另一端、电容C3p的另一端、开关S1pd的另一端、开关(S2pd)的另一端同时相连为整个电路的输出端Youtn; 相位补偿电路实现的离散域传递函数如式1所示:
        式1                                                        
Figure 2013102032479100002DEST_PATH_IMAGE002
               
令C2=C3,C1=αC3,其中C1n=C1p= C1,C2n=C2p= C2,C3n=C3p= C3 ,则可得式2:
      式2                 
Figure 2013102032479100002DEST_PATH_IMAGE004
                
式2中的α由开关电容网络的采样电容和积分电容的比值确定,即
Figure 2013102032479100002DEST_PATH_IMAGE006
;上述所有开关的通断状态控制步骤为:
第一步,开关S11n、开关S12n、开关S13n、开关S11p、开关S12p、开关S13p闭合,开关S3n和S3p断开,开关S21n、开关S22n、开关S23n、开关S21p、开关S22p、开关S23p断开,开关S1n、开关S1p、开关S1nd、开关S1pd闭合,开关S2p、开关S2n开关S2pd、开关S2nd断开,电容C1n与电容C1p进行信号采样,同时电容C2n与电容C2p进行信号无延迟积分;
第二步,开关S3n和开关S3p闭合,开关S11n、开关S12n、开关S13n、开关S11p、开关S12p、开关S13p断开,开关S21n、开关S22n、开关S23n、开关S21p、开关S22p、开关S23p断开,开关S1n、开关S1p、开关S1nd、开关S1pd断开,开关S2p、开关S2n、开关S2pd、开关S2nd断开,对电容C3n、电容C3p进行复位;
第三步,开关S21n、开关S22n、开关S23n、开关S21p、开关S22p、开关S23p闭合,开关S3n和开关S3p断开,开关S11n、开关S12n、开关S13n、开关S11p、开关S12p、开关S13p断开,开关S2p、开关S2n、开关S2pd、开关S2nd闭合,开关S1n、开关S1p、开关S1nd、开关S1pd断开,对电容C1n与电容C1p上一周期采样的信号进行积分,同时电容C2n与电容C2p进行复位;此过程不断循环下去;
其中开关S2p、开关S2n、开关S1n、开关S1p、开关S2pd、开关S2nd、开关S1nd、开关S1pd的时钟频率比开关S11n、开关S12n、开关S13n、开关S21n、开关S22n、开关S23n、开关S11p、开关S12p、开关S13p、开关S21p、开关S22p、开关S23p的时钟频率低,使开关S2p、开关S2n、开关S1n、开关S1p、开关S2pd、开关S2nd、开关S1nd、开关S1pd在每个工作周期的状态不一定变化。
本发明的优点:本发明采用了相位补偿技术与斩波稳定技术相结合,综合了二者的优势,在对系统进行相位补偿以保证高阶系统稳定性的基础上,同时降低了放大器工作时的闪烁噪声与失调电压,提高了系统的信噪比,并且采用全差分结构,使得电路对共模误差不敏感,提升了系统的性能。由于本发明将相位补偿技术与斩波稳定技术相结合,在补偿系统相位裕度,提高系统稳定性的同时,降低了运算放大器工作时的闪烁噪声与失调电压,并且采用全差分结构,使得电路对共模误差不敏感,提高了Σ-Δ加速度计接口电路的性能。
附图说明
图1是本发明的电路原理图。
具体实施方式
具体实施方式一:结合图1说明本实施方式,本实施方式由开关S11n、开关S12n、开关S13n、开关S21n、开关S22n、开关S23n、开关S11p、开关S12p、开关S13p、开关S21p、开关S22p、开关S23p、开关S1n、开关S2n、开关S3n、开关S1p、开关S2p开关S3p、开关S1nd、开关S2nd、开关S1pd、开关S2pd、电容C1n、电容C2n、电容C3n、电容C1p、电容C2p、电容C3p、运算放大器OP组成;开关S11n的一端与输入信号Xinp相连;开关S11n的另一端同时与开关S21n的一端、电容C2n的一端、电容C1n的一端相连;开关S21n的另一端接地;电容C1n的另一端同时与开关S22n的一端、开关S12n的一端相连;电容C2n的另一端同时与开关S13n的一端、开关S23n的一端相连;开关S12n另一端接地;开关S23n的另一端接地;开关S22n的另一端、开关S13n的另一端同时与开关S1n的一端、开关S2p的一端、开关S3n的一端、电容C3n的一端相连;开关S11p的一端与输入信号Xinn相连;开关S11p的另一端同时与开关S21p的一端、电容C2p的一端、电容C1p的一端相连;开关S21p的另一端接地;电容C1p的另一端同时与开关S22p的一端、开关S12p的一端相连;电容C2p的另一端同时与开关S13p的一端、开关S23p的一端相连;开关S12p另一端接地;开关S23p的另一端接地;开关S22p的另一端、开关S13p的另一端同时与开关S1p的一端、开关S2n的一端、开关S3p的一端、电容C3p的一端相连;开关S1n的另一端、开关S2n的另一端同时与运算放大器的OP的反向输入端相连;开关S1p的另一端、开关S2p的另一端同时与运算放大器的OP的正向输入端相连;运算放大器的正向输出端分别与开关S1nd的一端、开关S2pd的一端相连;运算放大器的反向输出端分别与开关S1pd的一端、开关S2nd的一端相连;开关S3n的另一端、电容C3n的另一端、开关S1nd的另一端、开关S2nd的另一端同时相连为整个电路的输出端Youtp;开关S3p的另一端、电容C3p的另一端、开关S1pd的另一端、开关S2pd的另一端同时相连为整个电路的输出端Youtn;相位补偿电路实现的离散域传递函数如式1所示:
        式1            
Figure 488659DEST_PATH_IMAGE002
                
令C2=C3,C1=αC3,其中C1n=C1p= C1,C2n=C2p= C2,C3n=C3p= C3 ,则可得式2
      式2                 
Figure 468116DEST_PATH_IMAGE004
                
式2中的α由开关电容网络的采样电容和积分电容的比值确定,即
Figure 247854DEST_PATH_IMAGE006
;上述所有开关的通断状态控制步骤为:
第一步,开关S11n、开关S12n、开关S13n、开关S11p、开关S12p、开关S13p闭合,开关S3n和S3p断开,开关S21n、开关S22n、开关S23n、开关S21p、开关S22p、开关S23p断开,开关S1n、开关S1p、开关S1nd、开关S1pd闭合,开关S2p、开关S2n开关S2pd、开关S2nd断开,电容C1n与电容C1p进行信号采样,同时电容C2n与电容C2p进行信号无延迟积分;
第二步,开关S3n和开关S3p闭合,开关S11n、开关S12n、开关S13n、开关S11p、开关S12p、开关S13p断开,开关S21n、开关S22n、开关S23n、开关S21p、开关S22p、开关S23p断开,开关S1n、开关S1p、开关S1nd、开关S1pd断开,开关S2p、开关S2n、开关S2pd、开关S2nd断开,对电容C3n、电容C3p进行复位;
第三步,开关S21n、开关S22n、开关S23n、开关S21p、开关S22p、开关S23p闭合,开关S3n和开关S3p断开,开关S11n、开关S12n、开关S13n、开关S11p、开关S12p、开关S13p断开,开关S2p、开关S2n、开关S2pd、开关S2nd闭合,开关S1n、开关S1p、开关S1nd、开关S1pd断开,对电容C1n与电容C1p上一周期采样的信号进行积分,同时电容C2n与电容C2p进行复位; 此过程不断循环下去。
其中开关S2p、开关S2n、开关S1n、开关S1p、开关S2pd、开关S2nd、开关S1nd、开关S1pd的时钟频率比开关S11n、开关S12n、开关S13n、开关S21n、开关S22n、开关S23n、开关S11p、开关S12p、开关S13p、开关S21p、开关S22p、开关S23p的时钟频率低,使开关S2p、开关S2n、开关S1n、开关S1p、开关S2pd、开关S2nd、开关S1nd、开关S1pd在每个工作周期的状态不一定变化。
工作原理:输入信号经过开关S11n、开关S12n、开关S13n、开关S21n、开关S22n、开关S23n、开关S11p、开关S12p、开关S13p、开关S21p、开关S22p、开关S23p、电容C1n、电容C2n、电容C1p、电容C2p采样后,和由开关S1n、开关S2n、开关S1p、开关S2p组成的调制电路的斩波信号相乘,输入信号被调制到了斩波信号的奇次频率处,再经过由开关S1nd、开关S2nd、开关S1pd、开关S2pd组成的调制电路的斩波信号相乘,输入信号得到解调。低频噪声和运放的失调只经过一次调制,这样被调制到了高频后的低频噪声和失调就和有用的输入信号分离开,采样的输入信号就可以经过积分实现低噪声的前置补偿功能。

Claims (1)

1.Σ-Δ闭环加速度计接口电路中的低噪声前置补偿电路,其特征在于,它由开关S11n、开关S12n、开关S13n、开关S21n、开关S22n、开关S23n、开关S11p、开关S12p、开关S13p、开关S21p、开关S22p、开关S23p、开关S1n、开关S2n、开关S3n、开关S1p、开关S2p开关S3p、开关S1nd、开关S2nd、开关S1pd、开关S2pd、电容C1n、电容C2n、电容C3n、电容C1p、电容C2p、电容C3p、运算放大器OP组成;开关S11n的一端与输入信号Xinp相连;开关S11n的另一端同时与开关S21n的一端、电容C2n的一端、电容C1n的一端相连;开关S21n的另一端接地;电容C1n的另一端同时与开关S22n的一端、开关S12n的一端相连;电容C2n的另一端同时与开关S13n的一端、开关S23n的一端相连;开关S12n另一端接地;开关S23n的另一端接地;开关S22n的另一端、开关S13n的另一端同时与开关S1n的一端、开关S2p的一端、开关S3n的一端、电容C3n的一端相连;开关S11p的一端与输入信号Xinn相连;开关S11p的另一端同时与开关S21p的一端、电容C2p的一端、电容C1p的一端相连;开关S21p的另一端接地;电容C1p的另一端同时与开关S22p的一端、开关S12p的一端相连;电容C2p的另一端同时与开关S13p的一端、开关S23p的一端相连;开关S12p另一端接地;开关S23p的另一端接地;开关S22p的另一端、开关S13p的另一端同时与开关S1p的一端、开关S2n的一端、开关S3p的一端、电容C3p的一端相连;开关S1n的另一端、开关S2n的另一端同时与运算放大器的OP的反向输入端相连;开关S1p的另一端、开关S2p的另一端同时与运算放大器的OP的正向输入端相连;运算放大器的正向输出端分别与开关S1nd的一端、开关S2pd的一端相连;运算放大器的反向输出端分别与开关S1pd的一端、开关S2nd的一端相连;开关S3n的另一端、电容C3n的另一端、开关S1nd的另一端、开关S2nd的另一端同时相连为整个电路的输出端Youtp;开关S3p的另一端、电容C3p的另一端、开关S1pd的另一端、开关S2pd的另一端同时相连为整个电路的输出端Youtn;相位补偿电路实现的离散域传递函数如式1所示:
        式1                                                                 
令C2=C3,C1=αC3,其中C1n=C1p= C1,C2n=C2p= C2,C3n=C3p= C3 则可得式2:
      式2                                     式2中的α由开关电容网络的采样电容和积分电容的比值确定, 即
Figure 2013102032479100001DEST_PATH_IMAGE006
;上述所有开关的通断状态控制步骤为:
第一步,开关S11n、开关S12n、开关S13n、开关S11p、开关S12p、开关S13p闭合,开关S3n和S3p断开,开关S21n、开关S22n、开关S23n、开关S21p、开关S22p、开关S23p断开,开关S1n、开关S1p、开关S1nd、开关S1pd闭合,开关S2p、开关S2n开关S2pd、开关S2nd断开,电容C1n与电容C1p进行信号采样,同时电容C2n与电容C2p进行信号无延迟积分;
第二步,开关S3n和开关S3p闭合,开关S11n、开关S12n、开关S13n、开关S11p、开关S12p、开关S13p断开,开关S21n、开关S22n、开关S23n、开关S21p、开关S22p、开关S23p断开,开关S1n、开关S1p、开关S1nd、开关S1pd断开,开关S2p、开关S2n、开关S2pd、开关S2nd断开,对电容C3n、电容C3p进行复位;
第三步,开关S21n、开关S22n、开关S23n、开关S21p、开关S22p、开关S23p闭合,开关S3n和开关S3p断开,开关S11n、开关S12n、开关S13n、开关S11p、开关S12p、开关S13p断开,开关S2p、开关S2n、开关S2pd、开关S2nd闭合,开关S1n、开关S1p、开关S1nd、开关S1pd断开,对电容C1n与电容C1p上一周期采样的信号进行积分,同时电容C2n与电容C2p进行复位; 此过程不断循环下去;
其中开关S2p、开关S2n、开关S1n、开关S1p、开关S2pd、开关S2nd、开关S1nd、开关S1pd的时钟频率比开关S11n、开关S12n、开关S13n、开关S21n、开关S22n、开关S23n、开关S11p、开关S12p、开关S13p、开关S21p、开关S22p、开关S23p的时钟频率低,使开关S2p、开关S2n、开关S1n、开关S1p、开关S2pd、开关S2nd、开关S1nd、开关S1pd在每个工作周期的状态不一定变化。
CN201310203247.9A 2013-05-28 2013-05-28 Σ-δ闭环加速度计接口电路中的低噪声前置补偿电路 Active CN103248327B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310203247.9A CN103248327B (zh) 2013-05-28 2013-05-28 Σ-δ闭环加速度计接口电路中的低噪声前置补偿电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310203247.9A CN103248327B (zh) 2013-05-28 2013-05-28 Σ-δ闭环加速度计接口电路中的低噪声前置补偿电路

Publications (2)

Publication Number Publication Date
CN103248327A true CN103248327A (zh) 2013-08-14
CN103248327B CN103248327B (zh) 2016-01-20

Family

ID=48927585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310203247.9A Active CN103248327B (zh) 2013-05-28 2013-05-28 Σ-δ闭环加速度计接口电路中的低噪声前置补偿电路

Country Status (1)

Country Link
CN (1) CN103248327B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104614552A (zh) * 2014-12-18 2015-05-13 清华大学 五电极微机械加速度计数字闭环控制电路及其接口电路以及五电极微机械加速度计系统
CN104702290A (zh) * 2014-12-30 2015-06-10 上海贝岭股份有限公司 低噪声过采样模数转换器
CN109669054A (zh) * 2019-02-20 2019-04-23 哈尔滨工程大学 一种高精度全差分电容-电压转换电路系统
CN110061707A (zh) * 2019-04-25 2019-07-26 电子科技大学 一种基于Sigma-Delta调制方式的隔离放大器电路
CN110868229A (zh) * 2019-10-28 2020-03-06 西安空间无线电技术研究所 一种基于共轭双极点的射频前端电路宽带补偿方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183842B1 (en) * 2005-05-26 2007-02-27 Yu Hei Sunny Wai Optimum composite cascode amplifier
CN102707088A (zh) * 2012-05-28 2012-10-03 西北工业大学 微机械加速度计的高阶连续低通sigma-delta闭环控制电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183842B1 (en) * 2005-05-26 2007-02-27 Yu Hei Sunny Wai Optimum composite cascode amplifier
CN102707088A (zh) * 2012-05-28 2012-10-03 西北工业大学 微机械加速度计的高阶连续低通sigma-delta闭环控制电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘晓为,尹亮,李海涛,周治平: "闭环电容式微加速度计全差分CMOS接口电路", 《光学精密工程》 *
齐向昆: ""闭环电容式微加速度计接口ASIC研究"", 《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104614552A (zh) * 2014-12-18 2015-05-13 清华大学 五电极微机械加速度计数字闭环控制电路及其接口电路以及五电极微机械加速度计系统
CN104702290A (zh) * 2014-12-30 2015-06-10 上海贝岭股份有限公司 低噪声过采样模数转换器
CN109669054A (zh) * 2019-02-20 2019-04-23 哈尔滨工程大学 一种高精度全差分电容-电压转换电路系统
CN109669054B (zh) * 2019-02-20 2021-01-05 哈尔滨工程大学 一种高精度全差分电容-电压转换电路系统
CN110061707A (zh) * 2019-04-25 2019-07-26 电子科技大学 一种基于Sigma-Delta调制方式的隔离放大器电路
CN110061707B (zh) * 2019-04-25 2021-05-14 电子科技大学 一种基于Sigma-Delta调制方式的隔离放大器电路
CN110868229A (zh) * 2019-10-28 2020-03-06 西安空间无线电技术研究所 一种基于共轭双极点的射频前端电路宽带补偿方法
CN110868229B (zh) * 2019-10-28 2021-04-13 西安空间无线电技术研究所 一种基于共轭双极点的射频前端电路宽带补偿方法

Also Published As

Publication number Publication date
CN103248327B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
CN103248327A (zh) Σ-δ闭环加速度计接口电路中的低噪声前置补偿电路
US10680513B2 (en) Pump capacitor configuration for voltage multiplier
CN103888089B (zh) 功率放大器
WO2011101015A3 (de) 3-stufen-pulswechselrichter mit entlastungsnetzwerk
AU2013407118B2 (en) Five level inverter
CN101625718B (zh) 双采样积分器
CN105490649A (zh) 仪表放大器
CN101465599B (zh) 电荷泵降压电路与方法
CN104391535B (zh) 一种直流母线电容均压方法及装置
JPWO2008149881A1 (ja) 電圧電流変換器およびこれを用いたフィルタ回路
CN103219989A (zh) 高线性σ-δ闭环加速度计接口电路
CN107147365A (zh) 一种Class‑E功率放大器
CN104244138A (zh) 电流放大器及使用该电流放大器的发射器
CN105103444B (zh) 信号输出电路
RU2011114609A (ru) Способ частотной модуляции и демодуляции высокочастотных сигналов и устройство его реализации
KR20170007803A (ko) 입력 신호로부터 출력 신호를 생성하는 혼합기 및 방법
CN108702135A (zh) 放大器装置和开关电容积分器
CN102448007A (zh) 麦克风诊断电路
US20220085794A1 (en) Configurable micro-acoustic rf filter
CN105991047B (zh) 阈值补偿整流电路
CN111989851B (zh) 一种电源电路及装置
CN106330140B (zh) 相位内插器及时脉与数据恢复电路
CN204203829U (zh) 一种直流母线电容均压装置
CN205123581U (zh) 用于g类放大器中的电荷泵
CN112787673B (zh) Sdm积分器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant