CN103246225B - 一种基于fpga的lvds接口实现的多路同时采样系统 - Google Patents
一种基于fpga的lvds接口实现的多路同时采样系统 Download PDFInfo
- Publication number
- CN103246225B CN103246225B CN201310160223.XA CN201310160223A CN103246225B CN 103246225 B CN103246225 B CN 103246225B CN 201310160223 A CN201310160223 A CN 201310160223A CN 103246225 B CN103246225 B CN 103246225B
- Authority
- CN
- China
- Prior art keywords
- fpga
- logic circuit
- wired logic
- sampling
- inner hard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 23
- 238000004891 communication Methods 0.000 claims abstract description 8
- 230000003993 interaction Effects 0.000 claims abstract description 4
- 238000012958 reprocessing Methods 0.000 claims abstract description 4
- 230000007704 transition Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种基于FPGA的LVDS接口实现的多路同时采样系统，包括ECU、RAM、电源模块、通讯/控制接口模块以及多个FPGA内部硬线逻辑电路，每个FPGA内部硬线逻辑电路包括LVDS接口，每个LVDS接口的-输入端连接有RC积分器，+输入端输入模拟电压信号，当输入的模拟电压高于RC积分器的电压时，FPGA内部硬线逻辑电路将输出数字“1”，当输入的模拟电压低于RC积分器的电压时，FPGA内部硬线逻辑电路将输出数字“0”，ECU控制采样系统启动采样后，各FPGA内部硬线逻辑电路同时采样，并将采样的结果暂存在RAM内，ECU定时通过与FPGA的信息交互将采样的数据从RAM缓冲区读取后再处理，实现多路同时采样。本发明的系统电路实现简单、经济、高效。
Description
技术领域
本发明属于数据采集领域，尤其是多路信号的同时采集。具体涉及一种基于FPGA的LVDS接口实现的多路同时采样系统。
背景技术
随着生活节奏的提高、人们对生活质量的追求以及环保意识的增强，纯电动汽车需求量与日俱增，电动汽车作为一个科技产物，内部的ECU越来越多，需要采集各种数据，但是由于ECU和ADC专用集成块的限制，ECU+ADC的这种硬件方式必须采用多通道切换的方式进行采样，通道切换的时间无法避免，也就无法做到多通道同时采样。随着FPGA、CPLD的技术越来越成熟，也有些方案采用了ECU+FPGA+ADC的方式，但是这种方案费用较高。
发明内容
本发明公开了一种基于FPGA的LVDS接口实现的多路同时采样系统，包括ECU、RAM、电源模块、通讯/控制接口模块以及多个FPGA内部硬线逻辑电路，每个FPGA内部硬线逻辑电路包括LVDS接口，每个LVDS接口的-输入端连接有RC积分器，+输入端输入模拟电压信号，当输入的模拟电压高于RC积分器的电压时，FPGA内部硬线逻辑电路将输出数字“1”，当输入的模拟电压低于RC积分器的电压时，FPGA内部硬线逻辑电路将输出数字“0”，ECU控制采样系统启动采样后，各FPGA内部硬线逻辑电路同时采样，并将采样的结果暂存在RAM内，ECU定时通过与FPGA的信息交互将采样的数据从RAM缓冲区读取后再处理，实现多路同时采样。
其中，FPGA内部硬线逻辑电路还包括采样寄存器和级连梳状滤波器。
其中，所述通讯/控制接口模块包括支持CAN、IIC、SPI通讯协议的硬件电路。
其中，所述电源模块包括电压转换电路和保护电路。
本发明利用FPGA或CPLD的LVDS输入、简单的电阻电容(RC)电路和一些FPGA或CPLD的数字逻辑单元实现共模功能，从而构建了模数转换器(ADC)的采样系统。
本发明的同时采样是指忽略硬件差异造成的延时而能达到的采样时间上的绝对同时。
本发明的系统能减轻ECU的负荷，降低成本。
本发明不需要独立的ADC专用集成块，硬件电路简单、费用低，由于FPGA\CPLD可编程，能够在不需要重复制版的情况下通过编程实现硬件的重新布置，大大缩短项目研发时间的同时硬件有高的可扩展性。
附图说明
图1：LVDS接口电路图；
图2：采样通道电路图；
图3：多路同时采样系统电路图。
具体实施方式
下面结合附图对本发明进行具体描述。
本发明所述的低压差分信号LVDS(LowVoltageDifferentialSigna1)是由ANSI/TIA/EIA-644(1995)定义的用于高速数据传输的物理层接口标准。
本发明所述的LVDS接口如图1所示：LVDS发送端的4个开关管交叉控制3．5mA电流源在接收端采样电阻上的流向。电流在100Ω电阻上产生约350mV的电压差，接收器通过比较电压的极性来判断是逻辑“1”还是逻辑“0”。LVDS驱动器是电流型，对电源波动不敏感，功耗很低，1路LVDS传输功耗为3.5mA×350mV=l.2mW。由于采用差分传输方式，LVDS收发器可以很好地消除共模干扰，提高系统电磁兼容性能。利用FPGA集成的LVDS接收器，配合少量外围器件，即可在FPGA内部实现ADC。
本发明所述的采样通道如图2所示：
RC积分器在LVDS输入的“-”端，模拟输入则在“+”端。LVDS输入将作为一个简单的模拟比较器，如果模拟输入电压高于RC积分器的电压，将输出数字“1”。通过改变RC积分器的输入电压，LVDS比较器可用于分析模拟输入电压，以创建一个准确的数字表示。
模拟至数字控制模块可以用多种方式实现，取决于模拟输入的频率、所需的分辨率和可用的逻辑资源。用简单的逐次逼近寄存器可以处理低频信号，实现较高频率的情况可以用Δ-Σ调制器功能来实现，它由采样寄存器和级连梳状(CIC)滤波器组成。
过采样触发寄存器捕获LVDS输入的比较结果。通过驱动RC积分器的通用输出反馈这个信号。如果比较器输出为逻辑“1”，这意味着模拟输入高于RC积分器的电压。逻辑“1”通过触发器采样，并反馈到RC积分器，使RC积分器的电压上升。如果比较器输出为逻辑“0”，反馈信号将为逻辑“0”，这将会使得RC积分器电压更低。通过这个简单的反馈机制，数字值“跟踪”模拟输入频率，最终将输入的模拟信号转换为ECU可识别的数字信号。
本发明所述的一种基于FPGA的LVDS接口实现的多路同时采样系统如图3所示：
利用FPGA或CPLD可编程的特点在其内部实现多个基于LVDS的采样电路，ECU控制采样电路启动采样后，各采样电路同时采样，并将采样的结果暂存在FPGA的RAM区域内，ECU定时通过与FPGA的信息交互将采样的数据从RAM缓冲区读取后再处理，该电路利用了FPGA电路并行工作的优点实现了多路信号的同时采样，电路实现简单、经济、高效。
Claims (5)
1.一种基于FPGA的LVDS接口实现的多路同时采样系统，包括ECU、RAM、电源模块、通讯/控制接口模块以及多个FPGA内部硬线逻辑电路，其特征在于，每个FPGA内部硬线逻辑电路包括LVDS接口，LVDS发送端的4个开关管交叉控制3．5mA电流源在接收端采样电阻上的流向，接收端通过比较电压的极性来判断是逻辑1还是逻辑0，每个LVDS接口的-输入端连接有RC积分器，+输入端输入模拟电压信号，当输入的模拟电压高于RC积分器的电压时，FPGA内部硬线逻辑电路将输出数字“1”，当输入的模拟电压低于RC积分器的电压时，FPGA内部硬线逻辑电路将输出数字“0”，通讯/控制接口模块连接ECU、RAM和多个FPGA内部硬线逻辑电路，ECU控制采样系统启动采样后，各FPGA内部硬线逻辑电路同时采样，并将采样的结果暂存在RAM内，ECU定时通过与FPGA内部硬线逻辑电路的信息交互将采样的数据从RAM缓冲区读取后再处理，实现多路同时采样，采用逐次逼近寄存器处理低频信号，采用Δ-Σ调制器处理高频信号。
2.根据权利要求1所述的多路同时采样系统，其特征在于，FPGA内部硬线逻辑电路还包括采样寄存器和级连梳状滤波器。
3.根据权利要求1或2所述的多路同时采样系统，其特征在于，所述通讯/控制接口模块包括支持CAN、IIC、SPI通讯协议的硬件电路。
4.根据权利要求1或2所述的多路同时采样系统，其特征在于，所述电源模块包括电压转换电路和保护电路。
5.根据权利要求3所述的多路同时采样系统，其特征在于，所述电源模块包括电压转换电路和保护电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310160223.XA CN103246225B (zh) | 2013-05-03 | 2013-05-03 | 一种基于fpga的lvds接口实现的多路同时采样系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310160223.XA CN103246225B (zh) | 2013-05-03 | 2013-05-03 | 一种基于fpga的lvds接口实现的多路同时采样系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103246225A CN103246225A (zh) | 2013-08-14 |
| CN103246225B true CN103246225B (zh) | 2016-06-08 |
Family
ID=48925811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310160223.XA Active CN103246225B (zh) | 2013-05-03 | 2013-05-03 | 一种基于fpga的lvds接口实现的多路同时采样系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103246225B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6284903B2 (ja) * | 2015-05-18 | 2018-02-28 | 国立大学法人名古屋大学 | 通信装置及び通信制限プログラム |
| CN110389546B (zh) * | 2018-04-23 | 2022-04-29 | 广州彩熠灯光股份有限公司 | 一种基于可编程器件的lvds接口的采样系统及采样方法 |
| CN111930176B (zh) * | 2020-09-30 | 2020-12-18 | 伟恩测试技术(武汉)有限公司 | 多路lvds数据处理装置及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201130369Y (zh) * | 2007-12-20 | 2008-10-08 | 陕西海泰电子有限责任公司 | 一种基于vxi总线的多通道同步数据采集卡 |
| CN101509805A (zh) * | 2009-03-27 | 2009-08-19 | 中国科学院上海光学精密机械研究所 | 基于现场可编程门阵列的多路并行数据采集系统 |
| CN101615010A (zh) * | 2009-07-17 | 2009-12-30 | 西安电子科技大学 | 基于fpga的多路数据采集系统 |
| CN102201014A (zh) * | 2011-05-24 | 2011-09-28 | 清华大学 | 一种多通道数据采集单元 |
-
2013
- 2013-05-03 CN CN201310160223.XA patent/CN103246225B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201130369Y (zh) * | 2007-12-20 | 2008-10-08 | 陕西海泰电子有限责任公司 | 一种基于vxi总线的多通道同步数据采集卡 |
| CN101509805A (zh) * | 2009-03-27 | 2009-08-19 | 中国科学院上海光学精密机械研究所 | 基于现场可编程门阵列的多路并行数据采集系统 |
| CN101615010A (zh) * | 2009-07-17 | 2009-12-30 | 西安电子科技大学 | 基于fpga的多路数据采集系统 |
| CN102201014A (zh) * | 2011-05-24 | 2011-09-28 | 清华大学 | 一种多通道数据采集单元 |
Non-Patent Citations (3)
| Title |
|---|
| 基于FPGA的高速多路数据采集系统的设计;杨林楠 等;《计算机工程》;20070405(第7期);第246-248页 * |
| 基于LVDS接口的多通道高速串行数据采集系统;贾小云 等;《陕西科技大学学报(自然科学版)》;20081025(第5期);第103-105页 * |
| 采用FPGA实现音频模数转换器;潘未庄;《单片机与嵌入式系统应用》;20090401(第4期);第15-17页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103246225A (zh) | 2013-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103246225B (zh) | 一种基于fpga的lvds接口实现的多路同时采样系统 | |
| CN105007079A (zh) | 逐次逼近型模数转换器的全差分增量采样方法 | |
| CN105278776A (zh) | 电容电压信息感测电路及其相关抗噪声触控电路 | |
| CN105116797A (zh) | 多通道高速数据采编soc芯片 | |
| CN103149422A (zh) | 一种电流检测电路 | |
| CN104375163A (zh) | 一种多道脉冲幅度分析器 | |
| CN104410419A (zh) | 带有数字可编程选通窗的模数转换器 | |
| CN106233272A (zh) | 脉宽调制数据解码器 | |
| CN109032980B (zh) | 串行通信装置及串行通信方法 | |
| CN101929632B (zh) | Led发光装置及其驱动方法 | |
| CN103401551B (zh) | 一种SerDes技术中高速串行信号的采样方法及装置 | |
| Vardhini et al. | Design and comparative analysis of on-chip sigma delta ADC for signal processing applications | |
| CN102098055B (zh) | 一种数据波特率自适应数模转换装置 | |
| CN104461151B (zh) | 低压高信噪比的触摸屏检测方法 | |
| CN104375162A (zh) | 一种加载信号调理电路的多道脉冲幅度分析器 | |
| CN105070318A (zh) | 一种应用于逐次逼近型模数转换器的高速移位寄存器 | |
| CN104539264B (zh) | 应用于eps电源系统的滤波方法及滤波电路 | |
| CN208126380U (zh) | 一种高速1553b总线信号收发驱动电路 | |
| CN105141286A (zh) | 滤除单时钟周期脉冲及毛刺的数字滤波器 | |
| WO2023131360A1 (zh) | 延时校准电路及方法、模数转换器、雷达传感器及设备 | |
| CN109710549B (zh) | 可编程芯片内部基于通用i/o的mipi接口电路 | |
| CN203761413U (zh) | 基于音频接口的通信装置 | |
| CN103546164A (zh) | 一种信号采集装置及其工作方法 | |
| CN115963879A (zh) | 一种支持pwmv调制的恒流源电路 | |
| CN104391182A (zh) | 一种简易差分电路下的多道脉冲幅度分析器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: CHERY NEW ENERGY AUTOMOBILE TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: SAIC CHERY AUTOMOBILE CO., LTD. Effective date: 20150702 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20150702 Address after: 241000 Yijiang, Anhui Province, Jin Hua Road, No. 226, South Road, No. Applicant after: New-energy automobile Technology Co., Ltd. of Cherry Address before: 241009 Wuhu economic and Technological Development Zone, Anhui, No. 8 Changchun Road Applicant before: Saic Chery Automobile Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 241003 no.226, South Huajin Road, high tech Industrial Development Zone, Wuhu City, Anhui Province Patentee after: Chery New Energy Automobile Co.,Ltd. Address before: 241000 No. 226 Hua Jin South Road, Yijiang District, Anhui, Wuhu Patentee before: CHERY NEW ENERGY AUTOMOBILE TECHNOLOGY Co.,Ltd. |
|
| CP03 | Change of name, title or address |