CN103237219A - 二维离散余弦变换/逆离散余弦变换电路及方法 - Google Patents
二维离散余弦变换/逆离散余弦变换电路及方法 Download PDFInfo
- Publication number
- CN103237219A CN103237219A CN2013101446157A CN201310144615A CN103237219A CN 103237219 A CN103237219 A CN 103237219A CN 2013101446157 A CN2013101446157 A CN 2013101446157A CN 201310144615 A CN201310144615 A CN 201310144615A CN 103237219 A CN103237219 A CN 103237219A
- Authority
- CN
- China
- Prior art keywords
- operation unit
- register
- difference operation
- output
- discrete cosine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Complex Calculations (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明涉及二维离散余弦变换/逆离散余弦变换电路及方法，其电路包括依次连接的输入存储器、第一复用器、寄存器表、解复用器、离散余弦变换/逆离散余弦变换单元、第二复用器、输出存储器；离散余弦变换/逆离散余弦变换单元包括寄存器、对寄存器的数据进行一次和或差运算的第一和差运算单元、对寄存器的数据进行移位后依次进行两次和或差运算的第二和差运算单元，第一、第二和差运算单元的输入端、输出端均与寄存器相连接，寄存器还分别与解复用器、第二复用器相连接。本发明采用一个加减法器和两个移位器代替了一个乘法器，通过选择特定的系数，使得硬件电路无需使用耗费资源较多、速度较慢的乘法器，硬件计算单元可重复利用。
Description
技术领域
本发明涉及图像与视频压缩技术中使用的离散余弦变换(DCT变换)和离散余弦反变换(IDCT变换)的FPGA硬件结构及变换方法，尤其涉及对8×8块的图像数据进行二维DCT变换或二维IDCT变换的电路及其方法。
背景技术
离散余弦变换是数字图像处理和压缩领域的重要变换之一，采用非均量量化的方法来降低图像中的高频分量，消除图像内部的空间冗余信息，同时将图像数据转换成可归一、量化和可变长编码的频域系数。图像信息经过DCT变换后绝大部分的能量集中直流分量和少数低频分量上，广泛应用于静态图像压缩标准JPEG、动态图像压缩标准MPEG和H.26x中。因而如何提高DCT/IDCT性能，并将其应用于集成电路中，已成为重要的课题。此外，作为DCT/IDCT运算功能的电路部分，除了需满足高效率、实时处理数据外，需尽量简化电路，以最少的硬件结构达到最快的运行目的。
二维DCT变换的计算公式如下：
其中v、u、x、y均取0,1,2,…,N-1；x、y是采样域的空间坐标；u、v是变换域的坐标；
二维DCT一般都是采用行列分离法来实现，即首先依次对采样域中每行的图像数据做一维DCT变换，这称为行变换；然后再依次对每一列的图像数据做一维DCT变换，这称为列变换。当然也可以先进行列变换再进行行变换，即
其中对于8×8块的DCT变换可转化成16次9点一维DCT变换，如下所示：
此外，由于直接按照公式计算8×8的二维DCT变换，求得每个DCT系数需要64次乘法和63次加法，那么整个二维DCT 变换总共需要4096次乘法和4032次加法。为减少DCT变换乘法的运算次数，人们研究出了多种快速DCT算法，例如：Feig、Chen-Wang、Lee、Hou、Loeffler以及binDCT算法等。其中Loeffler算法已经将DCT变换的乘法计算次数降低到理论极限值，完成一次一维8点DCT变换需要11次乘法和29次加法；Loeffler算法的核心是如图1所示的旋转结构，该结构需要四次乘法和两次加法（
，
，）。而binDCT算法是在Loeffler算法的基础上改善而来，又称基于如图2所示的提升结构的无乘法DCT算法，是目前最快的一维DCT快速算法，该算法利用三次提升结构消除了乘法，只需加法和移位便可实现DCT变换，算法效率大，便于硬件实现。
binDCT算法实现DCT变换时，虽然只需加法器和移位器，但该算法划分为四个阶段，而且各个阶段顺序执行，变换电路在结构上仍然比较复杂，需要耗费比较多的加法器和移位器，变换速度及精度也受限。
发明内容
为解决现有技术所存在的上述技术问题，本发明的首要目的在于提供一种二维离散余弦变换/逆离散余弦变换电路，采用一个加法器和两个移位器代替一个乘法器，通过选择特定的系数，使得硬件电路无需使用耗费资源较多、速度较慢的乘法器，是一种高效的无乘法器的DCT变换电路。该电路只需要很少的加法器和移位器，并可以达到很高的精度。
本发明的另一目的在于提供二维离散余弦变换/逆离散余弦变换方法。
本发明的首要目的通过以下技术方案实现：二维离散余弦变换/逆离散余弦变换电路，其特征在于：包括输入存储器和输出存储器，用于缓冲需要处理的数据的寄存器表，用于数据转置处理的解复用器、第一复用器、第二复用器，用于控制数据处理流程的控制单元，用于产生时钟信号的时钟模块，以及离散余弦变换/逆离散余弦变换单元，输入存储器、第一复用器、寄存器表、解复用器、离散余弦变换/逆离散余弦变换单元、第二复用器、输出存储器依次连接；所述离散余弦变换/逆离散余弦变换单元包括寄存器、对寄存器的数据进行一次和或差运算的第一和差运算单元、对寄存器的数据进行移位后依次进行两次和或差运算的第二和差运算单元，第一和差运算单元、第二和差运算单元的输入端、输出端均与寄存器相连接，寄存器还分别与解复用器、第二复用器相连接。
所述第一和差运算单元包括4个并行的第一加减法器、4个输入端、4个输出端，所述4个输入端中任一个均被2个第一加减法器所共用，每一个第一加减法器的输出端均作为第一和差运算单元的输出端。
所述第二和差运算单元包括16个移位器、8个第二加减法器、4个第三加减法器、4个输入端、4个输出端；每4个移位器共用一个输入端，每2个移位器后均对应连接一个第二加减法器，每2个第二加减法器后还均对应连接一个第三加减法器，每一个第三加减法器的输出端均作为第二和差运算单元的输出端。
本发明的另一目的通过以下技术方案实现：二维离散余弦变换/逆离散余弦变换方法，离散余弦变换包括以下步骤：
步骤101：从寄存器中取出{f1，f6，f2，f5}作为第一和差运算单元的输入，则第一和差运算单元的输出为{u1，u6，u2，u5}并存入寄存器中；
步骤102：从寄存器中取出{f0，f7，f3，f4}作为第一和差运算单元的输入，则第一和差运算单元的输出为{u0，u7，u3，u4}并存入寄存器中；
步骤103：从寄存器中取出{u1，u2，u3，u0}作为第一和差运算单元的输入，则第一和差运算单元的输出为{v1，v2，v3，v0}并存入寄存器；同时，从寄存器中取得{u7，u4，u5，u6}作为第二和差运算单元的输入，则第二和差运算单元的输出为{v4，v7，v5，v6}并存入寄存器；
步骤104：从寄存器中取出{v4，v5，v6，v7}作为第一和差运算单元的输入，则第一和差运算单元的输出为{w4，w5，w5，w7}并存入寄存器；同时，从寄存器中取得{v1，v0，v2，v3}作为第二和差运算单元的输入，则第二和差运算单元的输出为{x1，x0，x3，x2}并存入寄存器；
步骤105：从寄存器中取出{w4，w5，w6，w7}作为第二和差运算单元的输入，则第二和差运算单元的输出为{ x7，x6，x5，x4 }并存入寄存器；同时，从寄存器中取出下一次一维离散余弦变换的{f1，f6，f2，f5}作为第一和差运算单元的输入，则第一和差运算单元的输出为下一次离散余弦变换的{u1，u6，u2，u5}，存入寄存器；
步骤106：重复步骤102~步骤105，直至16次一维离散余弦变换全部完成；
逆离散余弦变换包括以下步骤：
步骤201：从寄存器中取出{x4，x7，x5，x6}作为第二和差运算单元的输入，则第二和差运算单元的输出为{w7，w4，w6，w5}并存入寄存器；
步骤202：从寄存器中取出{w4，w5，w6，w7}作为第一和差运算单元的输入，则第一和差运算单元的输出为{v4，v5，v6，v7}并存入寄存器；同时，从寄存器中取得{x1，x0，x2，x3}作为第二和差运算单元的输入，则第二和差运算单元的输出为{v1，v0，v3，v2}并存入寄存器；
步骤203：从寄存器中取出{v1，v2，v3，v0}作为第一和差运算单元的输入，则第一和差运算单元的输出为{u1，u2，u3，u0}并存入寄存器；同时，从寄存器中取得{v7，v4，v5，v6}作为第二和差运算单元的输入，则第二和差运算单元的输出为{u4，u7，u5，u6}，存入寄存器；
步骤204：从寄存器中取出{u0，u7，u3，u4}作为第一和差运算单元的输入，则第一和差运算单元的输出为{f0，f7，f3，f4}，存入寄存器；
步骤205：从寄存器中取出{u1，u6，u2，u5}作为第一和差运算单元的输入，则第一和差运算单元的输出为{f1，f6，f2，f5}，存入寄存器；同时，从寄存器中取出下一次一维逆离散余弦变换的{x4，x7，x5，x6}作为第二和差运算单元的输入，则第二和差运算单元的输出为下一次逆离散余弦变换的{w7，w4，w6，w5}，存入寄存器；
步骤206：重复步骤202~步骤205，直至16次一维逆离散余弦变换全部完成。
与现有技术相比，本发明的优点及有益效果是：
1、在第二和差运算单元中采用一个加减法器和两个移位器代替了现有技术里的一个乘法器，通过选择特定的参数，硬件电路中不需要使用耗费资源较多的乘法器，是一种高效的无乘法器DCT变换；
2、结果上具有高度的并行性和一致性，硬件计算单元可重复利用，故硬件电路极为简单；
3、DCT、IDCT可以使用相同的硬件电路实现；
4、运算精度很高。
附图说明
图1是现有Loeffler算法的旋转结构；
图2 是现有binDCT算法的三级提升结构；
图3 是本发明的二维DCT/IDCT快速变换电路的系统框图；
图4 是第一和差运算单元结构示意图；
图5 是第二和差运算单元结构示意图；
图6 是本发明DCT变换电路的计算过程示意图；
图7 是图6的分解图；
图8 是本发明DCT变换的流水线结构示意图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。
本发明提供了一种无乘法的二维DCT/IDCT快速变换电路，该电路只需要很少的加法器和移位器，并可以达到很高的精度。
本发明的核心在于实现了一种无乘法的DCT/IDCT变换电路，如图3所示，其系统框图包括了以下几部分：输入存储器和输出存储器，均采用先进先出（First In First Out，简称FIFO）存储器，分别用于实现数据的输入与输出；寄存器表，用于缓冲需要处理的数据；解复用器、第一复用器和第二复用器，用于负责数据的转置处理；控制单元，用于控制数据处理的流程；时钟模块，用于产生时钟信号；DCT/IDCT变换单元，该变换单元不需要乘法器，且包括三部分：第一和差运算单元、第二和差运算单元和寄存器。
其中，所述的第一和差运算单元由4个第一加减法器、4个输入端和4个输出端构成；第二和差运算单元由16个移位器和12个加法器组成，每两个移位器后均对应连接一个第二加减法器，每两个第二加减法器后还均对应连接一个第三加减法器，每四个移位器共用一个输入端，每一个第三加减法器均设有一个输出端；所述第一和差运算单元、第二和差运算单元的输入端、输出端均与寄存器相连接。
如图4所示，第一和差运算单元中，第一输出信号out0、第二输出信号out1分别为第一输入信号in0与第二输入信号in1的和或者差；第三输出信号out2、第四输出信号out3分别为第三输入信号in2与第四输入信号in3的和或者差。
如图5所示，第二和差运算单元中，将第一输入信号in0移位得到第一移位输入信号in0_0和第二移位输入信号in0_1，对第一移位输入信号in0_0、第二移位输入信号in0_1求和或者差后分别得到第一移位输出信号out0_0，则第一移位输出信号out0_0为第一输入信号in0乘上h的积；将第二输入信号in1移位得到第三移位输入信号in1_0和第四移位输入信号in1_1，再对第三移位输入信号in1_0、第四移位输入信号in1_1求和或者差后分别得到第二移位输出信号out0_1，则第二移位输出信号out0_1为第二输入信号in1乘上h的积；最后，求出第一移位输出信号out0_0与第二移位输出信号out0_1的和或者差后得到第五输出信号out4。第六输出信号out5、第七输出信号out6、第八输出信号out7的获得原理与第五输出信号out4的相同。
图3所示的系统框图进行移位计算从而实现DCT/IDCT变换，其过程如图6所示。利用电路结构的对称性和一致性，图6所示的计算过程可按图7所示分解为7部分（输入f、输出F和中间变量u、v、w、x保存在寄存器中）。其中A1，A2，A3，A4部分计算完全一致，且共享DCT/IDCT变换单元的第一和差运算单元来完成。B1，B2，B3，B4部分计算共享DCT/IDCT变换单元的第二和差运算单元来完成。
本发明的DCT变换电路可采用图8所示的流水线方式，可达到4个时钟周期完成一次一维DCT变换的处理速度。图8中的横线表示时间，只需一个第一和差运算单元和一个第二和差运算单元即可完成本发明的运算，并达到4个周期完成一次一维DCT变换的处理速度。
如图6、7、8所示，本发明的电路是按以下步骤完成DCT变换的：
步骤11：从寄存器中取出{f1，f6，f2，f5}作为第一和差运算单元的输入，则第一和差运算单元的输出为{u1，u6，u2，u5}并存入寄存器中；
步骤12：从寄存器中取出{f0，f7，f3，f4}作为第一和差运算单元的输入，则第一和差运算单元的输出为{u0，u7，u3，u4}并存入寄存器中；
步骤13：从寄存器中取出{u1，u2，u3，u0}作为第一和差运算单元的输入，则第一和差运算单元的输出为{v1，v2，v3，v0}并存入寄存器；同时，从寄存器中取得{u7，u4，u5，u6}作为第二和差运算单元的输入，则第二和差运算单元的输出为{v4，v7，v5，v6}并存入寄存器；
步骤14：从寄存器中取出{v4，v5，v6，v7}作为第一和差运算单元的输入，则第一和差运算单元的输出为{w4，w5，w5，w7}并存入寄存器；同时，从寄存器中取得{v1，v0，v2，v3}作为第二和差运算单元的输入，则第二和差运算单元的输出为{x1，x0，x3，x2}并存入寄存器；
步骤15：从寄存器中取出{w4，w5，w6，w7}作为第二和差运算单元的输入，则第二和差运算单元的输出为{ x7，x6，x5，x4 }并存入寄存器；同时，从寄存器中取出下一次一维DCT变换的{f1，f6，f2，f5}作为第一和差运算单元的输入，则第一和差运算单元的输出为下一次DCT变换的{u1，u6，u2，u5}，存入寄存器；
步骤16：重复步骤12~步骤15，直至16次一维DCT变换全部完成；
步骤17：将得到的x值乘上s，得到8×8二维DCT变换的结果。本步骤通过将x值乘上s来扩展系数；系数扩展这一步可集成在量化中，即集成在解码的另一步骤中。
由于算法结构的对称性，IDCT变换也可用该电路结构，将图6的数据流方向取反即可得到发明的IDCT电路原理图。有所不同的是，第二单元的逆运算与第二单元的顺计算相差一个比例系数s。
所以，本发明DCT变换和IDCT变换可用同一电路实现。IDCT变换包括以下步骤：
步骤21：将8×8二维DCT变换的结果除以s，得到x值；
步骤22：从寄存器中取出{x4，x7，x5，x6}作为第二和差运算单元的输入，则第二和差运算单元的输出为{w7，w4，w6，w5}并存入寄存器；
步骤23：从寄存器中取出{w4，w5，w6，w7}作为第一和差运算单元的输入，则第一和差运算单元的输出为{v4，v5，v6，v7}并存入寄存器；同时，从寄存器中取得{x1，x0，x2，x3}作为第二和差运算单元的输入，则第二和差运算单元的输出为{v1，v0，v3，v2}并存入寄存器；
步骤24：从寄存器中取出{v1，v2，v3，v0}作为第一和差运算单元的输入，则第一和差运算单元的输出为{u1，u2，u3，u0}并存入寄存器；同时，从寄存器中取得{v7，v4，v5，v6}作为第二和差运算单元的输入，则第二和差运算单元的输出为{u4，u7，u5，u6}，存入寄存器；
步骤25：从寄存器中取出{u0，u7，u3，u4}作为第一和差运算单元的输入，则第一和差运算单元的输出为{f0，f7，f3，f4}，存入寄存器；
步骤26：从寄存器中取出{u1，u6，u2，u5}作为第一和差运算单元的输入，则第一和差运算单元的输出为{f1，f6，f2，f5}，存入寄存器；同时，从寄存器中取出下一次一维IDCT变换的{x4，x7，x5，x6}作为第二和差运算单元的输入，则第二和差运算单元的输出为下一次IDCT变换的{w7，w4，w6，w5}，存入寄存器；
步骤27：重复步骤23~步骤26，直至16次一维IDCT变换全部完成。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
Claims (5)
1.二维离散余弦变换/逆离散余弦变换电路，其特征在于：包括输入存储器和输出存储器，用于缓冲需要处理的数据的寄存器表，用于数据转置处理的解复用器、第一复用器、第二复用器，用于控制数据处理流程的控制单元，用于产生时钟信号的时钟模块，以及离散余弦变换/逆离散余弦变换单元，输入存储器、第一复用器、寄存器表、解复用器、离散余弦变换/逆离散余弦变换单元、第二复用器、输出存储器依次连接；所述离散余弦变换/逆离散余弦变换单元包括寄存器、对寄存器的数据进行一次和或差运算的第一和差运算单元、对寄存器的数据进行移位后依次进行两次和或差运算的第二和差运算单元，第一和差运算单元、第二和差运算单元的输入端、输出端均与寄存器相连接，寄存器还分别与解复用器、第二复用器相连接。
2.根据权利要求1所述的二维离散余弦变换/逆离散余弦变换电路，其特征在于：所述第一和差运算单元包括4个并行的第一加减法器、4个输入端、4个输出端，所述4个输入端中任一个均被2个第一加减法器所共用，每一个第一加减法器的输出端均作为第一和差运算单元的输出端。
3.根据权利要求1所述的二维离散余弦变换/逆离散余弦变换电路，其特征在于：所述第二和差运算单元包括16个移位器、8个第二加减法器、4个第三加减法器、4个输入端、4个输出端；每4个移位器共用一个输入端，每2个移位器后均对应连接一个第二加减法器，每2个第二加减法器后还均对应连接一个第三加减法器，每一个第三加减法器的输出端均作为第二和差运算单元的输出端。
4.根据权利要求1所述的二维离散余弦变换/逆离散余弦变换电路，其特征在于：所述输入存储器和输出存储器均为先进先出存储器。
5.根据权利要求1所述电路的二维离散余弦变换/逆离散余弦变换方法，其特征在于：
离散余弦变换包括以下步骤：
步骤101：从寄存器中取出{f1，f6，f2，f5}作为第一和差运算单元的输入，则第一和差运算单元的输出为{u1，u6，u2，u5}并存入寄存器中；
步骤102：从寄存器中取出{f0，f7，f3，f4}作为第一和差运算单元的输入，则第一和差运算单元的输出为{u0，u7，u3，u4}并存入寄存器中；
步骤103：从寄存器中取出{u1，u2，u3，u0}作为第一和差运算单元的输入，则第一和差运算单元的输出为{v1，v2，v3，v0}并存入寄存器；同时，从寄存器中取得{u7，u4，u5，u6}作为第二和差运算单元的输入，则第二和差运算单元的输出为{v4，v7，v5，v6}并存入寄存器；
步骤104：从寄存器中取出{v4，v5，v6，v7}作为第一和差运算单元的输入，则第一和差运算单元的输出为{w4，w5，w5，w7}并存入寄存器；同时，从寄存器中取得{v1，v0，v2，v3}作为第二和差运算单元的输入，则第二和差运算单元的输出为{x1，x0，x3，x2}并存入寄存器；
步骤105：从寄存器中取出{w4，w5，w6，w7}作为第二和差运算单元的输入，则第二和差运算单元的输出为{ x7，x6，x5，x4 }并存入寄存器；同时，从寄存器中取出下一次一维离散余弦变换的{f1，f6，f2，f5}作为第一和差运算单元的输入，则第一和差运算单元的输出为下一次离散余弦变换的{u1，u6，u2，u5}，存入寄存器；
步骤106：重复步骤102~步骤105，直至16次一维离散余弦变换全部完成；
逆离散余弦变换包括以下步骤：
步骤201：从寄存器中取出{x4，x7，x5，x6}作为第二和差运算单元的输入，则第二和差运算单元的输出为{w7，w4，w6，w5}并存入寄存器；
步骤202：从寄存器中取出{w4，w5，w6，w7}作为第一和差运算单元的输入，则第一和差运算单元的输出为{v4，v5，v6，v7}并存入寄存器；同时，从寄存器中取得{x1，x0，x2，x3}作为第二和差运算单元的输入，则第二和差运算单元的输出为{v1，v0，v3，v2}并存入寄存器；
步骤203：从寄存器中取出{v1，v2，v3，v0}作为第一和差运算单元的输入，则第一和差运算单元的输出为{u1，u2，u3，u0}并存入寄存器；同时，从寄存器中取得{v7，v4，v5，v6}作为第二和差运算单元的输入，则第二和差运算单元的输出为{u4，u7，u5，u6}，存入寄存器；
步骤204：从寄存器中取出{u0，u7，u3，u4}作为第一和差运算单元的输入，则第一和差运算单元的输出为{f0，f7，f3，f4}，存入寄存器；
步骤205：从寄存器中取出{u1，u6，u2，u5}作为第一和差运算单元的输入，则第一和差运算单元的输出为{f1，f6，f2，f5}，存入寄存器；同时，从寄存器中取出下一次一维逆离散余弦变换的{x4，x7，x5，x6}作为第二和差运算单元的输入，则第二和差运算单元的输出为下一次逆离散余弦变换的{w7，w4，w6，w5}，存入寄存器；
步骤206：重复步骤202~步骤205，直至16次一维逆离散余弦变换全部完成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013101446157A CN103237219A (zh) | 2013-04-24 | 2013-04-24 | 二维离散余弦变换/逆离散余弦变换电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013101446157A CN103237219A (zh) | 2013-04-24 | 2013-04-24 | 二维离散余弦变换/逆离散余弦变换电路及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103237219A true CN103237219A (zh) | 2013-08-07 |
Family
ID=48885231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013101446157A Pending CN103237219A (zh) | 2013-04-24 | 2013-04-24 | 二维离散余弦变换/逆离散余弦变换电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103237219A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104581174A (zh) * | 2015-01-22 | 2015-04-29 | 复旦大学 | 一种适用于hevc标准的高吞吐率dct和idct硬件复用结构 |
| CN105430420A (zh) * | 2015-12-24 | 2016-03-23 | 福州瑞芯微电子股份有限公司 | 一种实现复用的离散余弦变换dct8装置及方法 |
| CN106488235A (zh) * | 2015-09-01 | 2017-03-08 | 北京君正集成电路股份有限公司 | 一种用于率失真优化的sse简化计算方法及装置 |
| CN111384963A (zh) * | 2018-12-28 | 2020-07-07 | 上海寒武纪信息科技有限公司 | 数据压缩解压装置和数据解压方法 |
| CN111384962A (zh) * | 2018-12-28 | 2020-07-07 | 上海寒武纪信息科技有限公司 | 数据压缩解压装置和数据压缩方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1665143A (zh) * | 2004-03-04 | 2005-09-07 | 上海杰得微电子有限公司 | 8×8两维整数离散余弦变换的变换电路及反变换电路 |
| CN1855149A (zh) * | 2005-04-19 | 2006-11-01 | 展讯通信（上海）有限公司 | 高精度的无乘法器的数字余弦变换电路及其变换方法 |
| CN203279074U (zh) * | 2013-04-24 | 2013-11-06 | 南京龙渊微电子科技有限公司 | 二维离散余弦变换/逆离散余弦变换电路 |
-
2013
- 2013-04-24 CN CN2013101446157A patent/CN103237219A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1665143A (zh) * | 2004-03-04 | 2005-09-07 | 上海杰得微电子有限公司 | 8×8两维整数离散余弦变换的变换电路及反变换电路 |
| CN1855149A (zh) * | 2005-04-19 | 2006-11-01 | 展讯通信（上海）有限公司 | 高精度的无乘法器的数字余弦变换电路及其变换方法 |
| CN203279074U (zh) * | 2013-04-24 | 2013-11-06 | 南京龙渊微电子科技有限公司 | 二维离散余弦变换/逆离散余弦变换电路 |
Non-Patent Citations (1)
| Title |
|---|
| 陈勇,等: "二维离散余弦变换/逆离散余弦变换电路及方法", 《中国集成电路》 * |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104581174A (zh) * | 2015-01-22 | 2015-04-29 | 复旦大学 | 一种适用于hevc标准的高吞吐率dct和idct硬件复用结构 |
| CN104581174B (zh) * | 2015-01-22 | 2018-04-03 | 复旦大学 | 一种适用于hevc标准的高吞吐率dct和idct硬件复用结构 |
| CN106488235A (zh) * | 2015-09-01 | 2017-03-08 | 北京君正集成电路股份有限公司 | 一种用于率失真优化的sse简化计算方法及装置 |
| CN105430420A (zh) * | 2015-12-24 | 2016-03-23 | 福州瑞芯微电子股份有限公司 | 一种实现复用的离散余弦变换dct8装置及方法 |
| CN105430420B (zh) * | 2015-12-24 | 2018-05-22 | 福州瑞芯微电子股份有限公司 | 一种实现复用的离散余弦变换dct8装置及方法 |
| CN111384963A (zh) * | 2018-12-28 | 2020-07-07 | 上海寒武纪信息科技有限公司 | 数据压缩解压装置和数据解压方法 |
| CN111384962A (zh) * | 2018-12-28 | 2020-07-07 | 上海寒武纪信息科技有限公司 | 数据压缩解压装置和数据压缩方法 |
| CN111384963B (zh) * | 2018-12-28 | 2022-07-12 | 上海寒武纪信息科技有限公司 | 数据压缩解压装置和数据解压方法 |
| CN111384962B (zh) * | 2018-12-28 | 2022-08-09 | 上海寒武纪信息科技有限公司 | 数据压缩解压装置和数据压缩方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chakrabarti et al. | Architectures for wavelet transforms: A survey | |
| Mohanty et al. | Memory efficient modular VLSI architecture for highthroughput and low-latency implementation of multilevel lifting 2-D DWT | |
| CN103237219A (zh) | 二维离散余弦变换/逆离散余弦变换电路及方法 | |
| TWI327700B (en) | Method and circuit for performing a cordic based loeffler discrete cosine transformation (dct) particularly for signal processing | |
| KR101162649B1 (ko) | 가변적 크기의 고속 직교 변환을 구현하기 위한 방법 및장치 | |
| CN110765709A (zh) | 一种基于fpga的基2-2快速傅里叶变换硬件设计方法 | |
| CN100531393C (zh) | 以管线架构应用于离散余弦变换与反离散余弦变换的方法 | |
| CN103369326A (zh) | 适于高性能视频编码标准hevc的变换编码器 | |
| CN103984677A (zh) | 基于大规模粗粒度嵌入式可重构系统及其处理方法 | |
| CN101697486A (zh) | 一种二维小波变换集成电路结构 | |
| CN203279074U (zh) | 二维离散余弦变换/逆离散余弦变换电路 | |
| CN102970545A (zh) | 一种基于二维离散小波变换算法的静态图像压缩方法 | |
| CN101025919A (zh) | 音频解码中的合成子带滤波方法和合成子带滤波器 | |
| Meher | Unified systolic-like architecture for DCT and DST using distributed arithmetic | |
| CN201111042Y (zh) | 一种二维小波变换集成电路结构 | |
| CN102799564A (zh) | 基于多核dsp平台的fft并行方法 | |
| CN101957738A (zh) | 基于一阶矩的数字内积计算器 | |
| CN101430737A (zh) | 提升小波变换的vlsi结构设计方法 | |
| CN100452880C (zh) | 一种用于视频编码的整数离散余弦变换方法 | |
| CN103092559A (zh) | 用于hevc标准下dct/idct电路的乘法器结构 | |
| CN102751963A (zh) | 基于乘累加器环的可配置离散小波变换电路及其实现方法 | |
| TWI423046B (zh) | 以離散傅立葉轉換為核心之修正型離散餘弦正轉換、反轉換之系統 | |
| CN100388316C (zh) | 高精度的无乘法器的数字余弦变换电路及其变换方法 | |
| Liu et al. | Unified algorithms for computation of different points integer 1-D DCT/IDCT for the HEVC standard | |
| Patil et al. | Low Power High Speed VLSI Architecture for 1-D Discrete Wavelet Transform |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130807 |
|
| RJ01 | Rejection of invention patent application after publication |