CN101316367B - 一种视频编解码标准中的二维反变换方法及其实现电路 - Google Patents

Abstract

本发明公开了一种视频编解码标准中的二维反变换方法及其实现电路，属于数字音视频技术领域。本发明方法为：将输入数据分为4组，第一时钟周期将第j组列向量与反变换系数矩阵的第0、3行的行向量相乘，然后将中间结果通过蝶形算法进行计算得到最终结果X_0j和X_3j；第二时钟周期将第j组列向量与反变换系数矩阵的第1、2行的行向量相乘，然后将中间结果通过蝶形算法进行计算得到最终结果X_1j和X_2j；其中j＝0、1、2、3。本发明的实现电路包括4个组内运算模块，用于计算输入数据的列向量数据；2个组间运算模块，用于计算组内运算模块的输出。本发明具有计算速度快，无需使用额外的存储单元来保存整数DCT反变换或Hadamard反变换过程中产生的中间结果，成本低。

Description

一种视频编解码标准中的二维反变换方法及其实现电路

技术领域

本发明涉及一种视频数据处理方法及其实现电路，尤其涉及一种应用于H.264/AVC视频编解码标准中的二维反变换方法及其实现电路，属于数字音视频技术领域。通过不同的配置方式，该电路能够实现整数DCT反变换和Hadamard反变换。

背景技术

随着互联网技术的迅猛发展，以高清晰数字电视、视频会议、移动视频传输为代表的多媒体音视频产品及服务正得到越来越广泛的应用。为了在有限的传输带宽下提高图像的传输效率，需要对图像进行压缩以减少编码，同时也要保证图像质量不因压缩而产生明显的损失。作为当今最为重要的视频编解码方式之一，H.264标准能较好地满足以上要求。为了对图像进行更为有效的压缩以减少码率，H.264标准采用了多种先进技术，变换编码就是其中之一。正向的变换编码用于对图像的压缩过程中，而反向的变换编码则是将压缩的编码恢复重建为可视图像而必须进行的数据处理过程，因此，反变换的速度决定了图像重建过程的效率，在实时视频传输、移动视频通信、电视电话会议等应用领域中都有较高的速度要求。

H.264主要针对4×4块进行像素预测、压缩、编解码等。H.264中对4×4块的反变换有两种：整数DCT反变换和Hadamard反变换，这两种反变换都与它们的正变换相对应。4×4块的整数DCT反变换定义为：

$X=\left[\begin{array}{cccc}1& 1& 1& 1/2\\ 1& 1/2& -1& -1\\ 1& -1/2& -1& 1\\ 1& -1& 1& -1/2\end{array}\right]Y\left[\begin{array}{cccc}1& 1& 1& 1\\ 1& 1/2& -1/2& -1\\ 1& -1& -1& 1\\ 1/2& -1& 1& -1/2\end{array}\right]$

4×4块的Hadamard反变换定义为：

$X=\left[\begin{array}{cccc}1& 1& 1& 1\\ 1& 1& -1& -1\\ 1& -1& -1& 1\\ 1& -1& 1& -1\end{array}\right]Y\left[\begin{array}{cccc}1& 1& 1& 1\\ 1& 1& -1& -1\\ 1& -1& -1& 1\\ 1& -1& 1& -1\end{array}\right]$

其中Y为需要进行反变换的4×4整数矩阵，X为反变换后求得的结果，也是4×4的矩阵。

在能够实现H.264标准的硬件电路中，一种可行的实现反变换的方法是将整数DCT逆变换作为一个模块，Hadamard逆变换作为另一个模块，且每个模块都是先进行一维的列反变换，对中间结果进行存储，再进行一次一维的行反变换，从而实现二维的反变换。每个一维的反变换都可以用下图所示的蝶形电路来完成，其中图1(a)的蝶形电路用来完成整数DCT反变换的一维反变换，图1(b)的蝶形电路用来完成Hadamard反变换的一维反变换。

这种方法需要使用大量的存储单元，且需要四个周期得到中间结果，再经过四个周期才能得到最终结果，时间代价也比较高。

文章Analysis，fast algorithm，and VLSI architecture design for H.264/AVC intra framecoder提出了一种改进的电路结构，将实现整数DCT正/反变换、Hadamard正/反变换的蝶形电路用统一的结构加以实现，并且在两个一维的蝶形变换电路中间加入了由4×4个寄存器组成的可向两个方向进行移位的寄存器堆，寄存单元的使用率达到了100％。但这样的电路结构中仍需要使用存储单元，且在数据流水的情况下，仍需要四个周期才能产生全部的反变换结果。

发明内容

本发明的目的是提供一种用于H.264的整数DCT反变换/Hadamard反变换方法，并提出能够实现该方法的硬件电路结构。本发明减少了产生反变换结果所需要的时钟周期数，提高了电路的编码效率，且不再使用存储单元。

本发明的技术方案为：

一种视频编解码标准中的二维反变换方法，其步骤为：

1)将输入数据按列向量分为4组；所述输入数据为进行整数DCT反变换的4×4整数矩阵或进行Hadamard反变换的4×4整数矩阵；

2)在第一时钟周期，将第j组列向量与反变换系数矩阵的第0行的行向量相乘，得到中间结果M_0j；将第j组列向量与反变换系数矩阵的第3行的行向量相乘，得到中间结果M_3j；

3)将中间结果M_0j通过蝶形算法进行计算得到最终结果中的X_0j；将中间结果M_3j通过蝶形算法进行计算得到最终结果中的X_3j；

4)在第二时钟周期，将第j组列向量与反变换系数矩阵的第1行的行向量相乘，得到中间结果M_1j；将第j组列向量与反变换系数矩阵的第2行的行向量相乘，得到中间结果M_2j；

5)将中间结果M_1j通过蝶形算法进行计算得到最终结果中的X_1j；将中间结果M_2j通过蝶形算法进行计算得到最终结果中的X_2j；

其中j＝0、1、2、3。

所述输入数据的4组列向量数据中每组列向量数据包括两小组数据：第1小组包括该组列向量的第1行和第3行的数据Y_1j和Y_3j，第2小组包括该组列向量的第0行和第2行的数据Y_0j和Y_2j，其中j＝0、1、2、3。

所述输入数据为进行整数DCT反变换的4×4整数矩阵时，所述中间结果M_0j和M_3j的获得方法为：对每组第1小组中的输入数据Y_3j先通过移位器右移一位后送入加减法器进行计算，得到

的计算结果，记为Y_{1j_3j}；对每组第2小组的输入数据直接送入加减法器进行计算，得到Y_0j+Y_2j的计算结果，记为Y_{0j_2j}；再对每一大组计算Y_{0j_2j}+Y_{1j_3j}，记为M_0j；计算Y_{0j_2j}-Y_{1j_3j}，记为M_3j，其中j＝0、1、2、3。

所述输入数据为进行整数DCT反变换的4×4整数矩阵时，所述中间结果M_1j和M_2j的获得方法为：对每组第1小组中的输入数据Y_1j先通过移位器右移一位后送入一加减法器进行计算，得到

的计算结果，记为Y_{1j_3j}；对每组第2小组的输入数据直接送入另一加减法器进行计算，得到Y_0j-Y2j的计算结果，记为Y_{0j_2j}；再对每一大组计算Y_{0j_2j}+Y_{1j_3j}，记为M_1j；计算Y_{0j_2j}-Y_{1j_3j}，记为M_2j，其中j＝0、1、2、3。

所述输入数据为进行Hadamard反变换的4×4整数矩阵时，所述中间结果M_0j和M_3j的获得方法为：对每组第1小组的输入数据直接送入一加减法器进行计算，得到Y_1j+Y_3j的计算结果，记为Y_{1j_3j}；对每组第2小组的输入数据直接送入另一加减法器进行计算，得到Y_0j+Y_2j的计算结果，记为Y_{0j_2j}；再对每一大组计算Y_{0j_2j}+Y_{1j_3j}，记为M_0j；计算Y_{0j_2j}-Y_{1j_3j}，记为M_3j，其中j＝0、1、2、3。

所述输入数据为进行Hadamard反变换的4×4整数矩阵时，所述中间结果M_1j和M_2j的获得方法为：对每组第1小组的输入数据直接送入一加减法器进行计算，得到Y_1j-Y_3j的结果，记为Y_{1j_3j}；对每组第2小组的输入数据直接送入另一加减法器进行计算，得到Y_0j-Y_2j的计算结果，记为Y_{0j_2j}；再对每一大组计算Y_{0j_2j}+Y_{1j_3j}，记为M_1j；计算Y_{0j_2j}-Y_{1j_3j}，记为M_2j，其中j＝0、1、2、3。

一种视频编解码标准中的二维反变换实现电路，其包括4个组内运算模块和2个组间运算模块，4个组内运算模块分别对输入数据的4组列向量数据进行计算，2个组间运算模块分别对所述4个组内运算模块的输出进行计算；所述输入数据为进行整数DCT反变换的4×4整数矩阵或进行Hadamard反变换的4×4整数矩阵；其特征在于所述4个组内运算模块分别包括2个加减法器、2个多路选择器、2个移位器、一加法器和一减法器，其连接关系为：

一加减法器的两输入端分别与所述2个多路选择器的输出端相连，且该加减法器输出端分别与所述加法器和所述减法器的一输入端直接连接；每一多路选择器的一输入端与数据输入线直接连接，另一输入端通过一个移位器与数据输入线连接；

另一加减法器的两输入端分别与两数据输入线直接连接，且该加减法器的输出端分别与所述加法器和所述减法器的另一输入端直接连接；

其中2个组内运算模块的加法器输出端分别与蝶形变换电路1的两输入端相连；且其减法器输出端分别与蝶形变换电路2的两输入端相连；所述蝶形变换电路1和蝶形变换电路2分别包括在所述2个组间运算模块中；

另外2个组内运算模块的加法器输出端分别与所述蝶形变换电路1的另外两具有移位器的输入端相连，且其减法器输出端分别与所述蝶形变换电路2的另外两具有移位器的输入端相连；

所述2个组间运算模块分别包括一蝶形变换电路，2个多路选择器；其中蝶形变换电路1所在组间运算模块的每一多路选择器的一输入端与所述另外2个组内运算模块的加法器输出端之一连接，另一输入端与蝶形变换电路1的一移位器输出端连接，且该多路选择器的输出端与该移位器所在支路的加法器或减法器输入端连接；蝶形变换电路2所在组间运算模块的每一多路选择器的一输入端与所述另外2个组内运算模块的减法器输出端之一连接，另一输入端与蝶形变换电路2的一移位器输出端连接；且该多路选择器的输出端与该移位器所在支路的加法器或减法器输入端连接。

所述4个组内运算模块中的多路选择器和所述2个组间运算模块中的多路选择器为二选一多路选择器。

所述4个组内运算模块中的移位器和所述2个组间运算模块中的蝶形变换电路的移位器为右移一位移位器。

本发明的原理为：假设对N×N个像素点进行反变换，其算法如下

$X_{\mathrm{st}}=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}\underset{u=0}{\overset{N-1}{\mathrm{\Σ}}}{C}_{\mathrm{su}}{Y}_{\mathrm{ui}}{C}_{\mathrm{it}}^T$

$M_{\mathrm{si}}=\underset{u=0}{\overset{N-1}{\mathrm{\Σ}}}{C}_{\mathrm{su}}{Y}_{\mathrm{ui}}$

$X_{\mathrm{st}}=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}{M}_{\mathrm{si}}{C}_{\mathrm{it}}^T$

其中：Y表示需要进行反变换的矩阵，M表示一维列反变换与一维行反变换之间的中间数据，X表示反变换的结果，C表示反变换系数矩阵，C^T表示C的转置。各元素下角标中的第一个脚标标号表示所在的行号，第二个脚标标号表示所在的列号。计算中间结果M的过程为列变换，利用M计算最终结果X的过程为行变换。如果直接应用公式进行计算，需要将中间数据进行存储。

本发明运用了公式中变换系数矩阵C、C^T各系数之间的特点与联系，对反变换过程中的计算进行了简化，同时找出了反变换的最终结果和输入数据之间的关系，从而直接求得反变换的最终结果，不再需要对中间结果进行保存。

一维的四像素整数DCT反变换(列变换)可用以下式子表示：

$M_{0i}=\underset{u=0}{\overset{3}{\mathrm{\Σ}}}{C}_{0u}{Y}_{\mathrm{ui}}=\left[\begin{array}{cccc}{Y}_{0i}& Y_{1i}& Y_{2i}& Y_{3i}\end{array}\right]\left[\begin{array}{c}1\\ 1\\ 1\\ \frac{1}{2}\end{array}\right]$

$M_{1i}=\underset{u=0}{\overset{3}{\mathrm{\Σ}}}{C}_{1u}{Y}_{\mathrm{ui}}=\left[\begin{array}{cccc}{Y}_{0i}& Y_{1i}& Y_{2i}& Y_{3i}\end{array}\right]\left[\begin{array}{c}1\\ \frac{1}{2}\\ -1\\ -1\end{array}\right]$

$M_{2i}=\underset{u=0}{\overset{3}{\mathrm{\Σ}}}{C}_{2u}{Y}_{\mathrm{ui}}=\left[\begin{array}{cccc}{Y}_{0i}& Y_{1i}& Y_{2i}& Y_{3i}\end{array}\right]\left[\begin{array}{c}1\\ -\frac{1}{2}\\ -1\\ 1\end{array}\right]$

$M_{3i}=\underset{u=0}{\overset{3}{\mathrm{\Σ}}}{C}_{3u}{Y}_{\mathrm{ui}}=\left[\begin{array}{cccc}{Y}_{0i}& Y_{1i}& Y_{2i}& Y_{3i}\end{array}\right]\left[\begin{array}{c}1\\ -1\\ 1\\ -\frac{1}{2}\end{array}\right]$

从以上各式可以发现，乘以的列向量中，M_0i、M_3i中对应位置上的系数的绝对值相等，第0、2个系数的符号相同，第1、3个系数的符号相反。对于M_1i、M_2i也有类似的情况。利用系数的以上特点，将M_0i、M_3i写在一起：

$\left[\begin{array}{cc}{M}_{0i}& M_{3i}\end{array}\right]=\left[\begin{array}{cccc}{Y}_{0i}& Y_{1i}& Y_{2i}& Y_{3i}\end{array}\right]\left[\begin{array}{cc}1& 1\\ 1& -1\\ 1& 1\\ \frac{1}{2}& -\frac{1}{2}\end{array}\right]=\left[\begin{array}{cc}{Y}_{0i}+Y_{2i}& Y_{1i}+\frac{1}{2}{Y}_{3i}\end{array}\right]\left[\begin{array}{cc}1& 1\\ 1& -1\end{array}\right]$

$\left[\begin{array}{c}{M}_{0i}\\ M_{3i}\end{array}\right]=\left[\begin{array}{cc}1& 1\\ 1& -1\end{array}\right]\left[\begin{array}{c}{Y}_{0i}+Y_{2i}\\ Y_{1i}+\frac{1}{2}{Y}_{3i}\end{array}\right]$

将M_1i、M_2i写在一起：

$\left[\begin{array}{cc}{M}_{1i}& M_{2i}\end{array}\right]=\left[\begin{array}{cccc}{Y}_{0i}& Y_{1i}& Y_{2i}& Y_{3i}\end{array}\right]\left[\begin{array}{cc}1& 1\\ \frac{1}{2}& -\frac{1}{2}\\ -1& -1\\ -1& 1\end{array}\right]=\left[\begin{array}{cc}{Y}_{0i}-Y_{2i}& \frac{1}{2}{Y}_{1i}-Y_{3i}\end{array}\right]\left[\begin{array}{cc}1& 1\\ 1& -1\end{array}\right]$

$\left[\begin{array}{c}{M}_{1i}\\ M_{2i}\end{array}\right]=\left[\begin{array}{cc}1& 1\\ 1& -1\end{array}\right]\left[\begin{array}{c}{Y}_{0i}-Y_{2i}\\ \frac{1}{2}{Y}_{1i}-Y_{3i}\end{array}\right]$

因此，对于16个输入数据，首先根据其列号进行分组，处于同一列的四个数为一个大组。再在大组中划分小组，行号是0、2的为一组，行号是1、3的一组，小组中一次运算的结果应用到大组中可以得到两个结果。由于小组中需要进行加、减两次运算，故用两个时钟周期来分别加以实现，进行加法时可得到中间结果中的第0、3行(也即可以得到M_0i、M_3i，i＝0、1、2、3)，进行减法时可得到中间结果中的第1、2行(也即可以得到M_1i、M_2i，i＝0、1、2、3)。

对于所得到的中间结果的行向量，通过蝶形变换电路即可求出对应的整数DCT反变换的最终结果，可用以下式子表示：

$X_{s0}=\underset{i=0}{\overset{3}{\mathrm{\Σ}}}{M}_{\mathrm{si}}{C}_{i0}^T=\left[\begin{array}{cccc}{M}_{s0}& M_{s1}& M_{s2}& M_{s3}\end{array}\right]\left[\begin{array}{c}1\\ 1\\ 1\\ \frac{1}{2}\end{array}\right]$

$X_{s1}=\underset{i=0}{\overset{3}{\mathrm{\Σ}}}{M}_{\mathrm{si}}{C}_{i1}^T=\left[\begin{array}{cccc}{M}_{s0}& M_{s1}& M_{s2}& M_{s3}\end{array}\right]\left[\begin{array}{c}1\\ \frac{1}{2}\\ -1\\ -1\end{array}\right]$

$X_{s2}=\underset{i=0}{\overset{3}{\mathrm{\Σ}}}{M}_{\mathrm{si}}{C}_{i2}^T=\left[\begin{array}{cccc}{M}_{s0}& M_{s1}& M_{s2}& M_{s3}\end{array}\right]\left[\begin{array}{c}1\\ -\frac{1}{2}\\ -1\\ 1\end{array}\right]$

$X_{s3}=\underset{i=0}{\overset{3}{\mathrm{\Σ}}}{M}_{\mathrm{si}}{C}_{i3}^T=\left[\begin{array}{cccc}{M}_{s0}& M_{s1}& M_{s2}& M_{s3}\end{array}\right]\left[\begin{array}{c}1\\ -1\\ 1\\ -\frac{1}{2}\end{array}\right]$

经变形后可得：

$\left[\begin{array}{c}{X}_{s0}\\ X_{s3}\end{array}\right]=\left[\begin{array}{cc}1& 1\\ 1& -1\end{array}\right]\left[\begin{array}{c}{M}_{s0}+M_{s2}\\ M_{s1}+\frac{1}{2}{M}_{s3}\end{array}\right]$

$\left[\begin{array}{c}{X}_{s1}\\ X_{s2}\end{array}\right]=\left[\begin{array}{cc}1& 1\\ 1& -1\end{array}\right]\left[\begin{array}{c}{M}_{s0}-M_{s2}\\ \frac{1}{2}{M}_{s1}-M_{s3}\end{array}\right]$

因此，对于任意一组(M_s0、M_s1、M_s2、M_s3)，可以先通过一次加法或减法计算出上述两式右侧的2×1列向量中的共4个值，然后再通过一次加法或减法计算出X_s0、X_s1、X_s2、X_s3。这就是一维整数DCT反变换蝶形算法的基本原理。由于每个周期能得到中间结果的两个行向量，因此需用两个蝶形变换单元，通过两个周期得到反变换的所有结果。

对于Hadamard反变换，按照与上面相同的方法，可导出如下结论：

$\left[\begin{array}{c}{M}_{0i}\\ M_{3i}\end{array}\right]=\left[\begin{array}{cc}1& 1\\ 1& -1\end{array}\right]\left[\begin{array}{c}{Y}_{0i}+Y_{2i}\\ Y_{1i}+Y_{3i}\end{array}\right]$

$\left[\begin{array}{c}{M}_{1i}\\ M_{2i}\end{array}\right]=\left[\begin{array}{cc}1& 1\\ 1& -1\end{array}\right]\left[\begin{array}{c}{Y}_{0i}-Y_{2i}\\ Y_{1i}-Y_{3i}\end{array}\right]$

$\left[\begin{array}{c}{X}_{s0}\\ X_{s3}\end{array}\right]=\left[\begin{array}{cc}1& 1\\ 1& -1\end{array}\right]\left[\begin{array}{c}{M}_{s0}+M_{s2}\\ M_{s1}+M_{s3}\end{array}\right]$

$\left[\begin{array}{c}{X}_{s1}\\ X_{s2}\end{array}\right]=\left[\begin{array}{cc}1& 1\\ 1& -1\end{array}\right]\left[\begin{array}{c}{M}_{s0}-M_{s2}\\ M_{s1}-M_{s3}\end{array}\right]$

因此，也可用同样的计算方法来实现Hadamard反变换。

由于整数DCT反变换和Hadamard反变换的高度相似性，可以用相同的电路结构在不同的配置方式分别实现这两种变换。从计算公式中可以看出，两种变换的主要差别有两点：一是利用加减法器进行的小组计算的输入数据不同，整数DCT反变换中的部分输入数据需乘以1/2因子，而Hadamard反变换不需乘以任何因子；二是得到中间结果的行向量后进行蝶形变换时第一步计算2×1列向量值时的输入数据不同，DCT反变换中的部分输入数据需乘以1/2因子，而Hadamard反变换不需乘以任何因子。本发明对以上问题通过增加二选一多路选择器来解决。二选一多路选择器的两个输入分别为数据原值和其算术右移一位的结果，这样可以根据不同的反变换方式和反变换过程中的不同周期选择需要的数据送入相关的计算电路。

本发明所述电路已用Verilog语言进行了RTL级描述，并在Active-HDL 6.1中完成了行为仿真验证。

本发明具有的积极效果：

对于每一个需进行整数DCT反变换或Hadamard反变换的4×4块，使用两个时钟周期完成整个变换过程。构成4×4块的16个数据同时输入电路，且必须保持两个时钟周期，在第一个周期中得到一半的变换结果(16个数据中的8个)，在第二个周期中得到另一半变换结果。不需要使用额外的存储单元来保存整数DCT反变换或Hadamard反变换过程中产生的中间结果。

附图说明

图1、现有技术中反变换电路结构图；

(a)用来完成整数DCT反变换的一维反变换的蝶形电路，

(b)用来完成Hadamard反变换的一维反变换的蝶形电路，

图2、为能够实现本发明所述算法的电路结构图。

具体实施方式

下面结合附图详细说明本发明所述的整数DCT反变换和Hadamard反变换方法。

其中4×4块的整数DCT反变换定义为：

$X=\left[\begin{array}{cccc}1& 1& 1& 1/2\\ 1& 1/2& -1& -1\\ 1& -1/2& -1& 1\\ 1& -1& 1& -1/2\end{array}\right]Y\left[\begin{array}{cccc}1& 1& 1& 1\\ 1& 1/2& -1/2& -1\\ 1& -1& -1& 1\\ 1/2& -1& 1& -1/2\end{array}\right]$

反变换系数矩阵C、C^T分别为：

$C=\left[\begin{array}{cccc}1& 1& 1& 1/2\\ 1& 1/2& -1& -1\\ 1& -1/2& -1& 1\\ 1& -1& 1& -1/2\end{array}\right]$ $C^T=\left[\begin{array}{cccc}1& 1& 1& 1\\ 1& 1/2& -1/2& -1\\ 1& -1& -1& 1\\ 1/2& -1& 1& -1/2\end{array}\right]$

本发明所述的用于H.264的整数DCT反变换方法包括以下步骤：

步骤一：接收由反量化模块产生的结果作为输入数据，该结果用4×4矩阵表示如下：

$Y=\left[\begin{array}{cccc}{Y}_{00}& Y_{01}& Y_{02}& Y_{03}\\ Y_{10}& Y_{11}& Y_{12}& Y_{13}\\ Y_{20}& Y_{21}& Y_{22}& Y_{23}\\ Y_{30}& Y_{31}& Y_{32}& Y_{33}\end{array}\right]$

步骤二：将16个输入数据按列向量分为4大组，每组4个输入数据。第一组包括：Y₀₀、Y₁₀、Y₂₀、Y₃₀；第二组包括：Y₀₁、Y₁₁、Y₂₁、Y₃₁；第三组包括：Y₀₂、Y₁₂、Y₂₂、Y₃₂；第四组包括：Y₀₃、Y₁₃、Y₂₃、Y₃₃。每个大组中又分成两个小组，属于第2、4行向量的数据为第1小组，第1、3行向量的数据为第2小组。第一组第1小组包括Y₁₀、Y₃₀，第2小组包括Y₀₀、Y₂₀；第二组第1小组包括Y₁₁、Y₃₁，第2小组包括Y₀₁、Y₂₁；第三组第1小组包括Y₁₂、Y₃₂，第2小组包括Y₀₂、Y₂₂；第四组第1小组包括Y₁₃、Y₃₃，第2小组包括Y₀₃、Y₂₃。

步骤三：对每组中的第1小组，计算

的结果，记为Y_{1j_3j}(j＝0、1、2、3)；对每组中的第2小组，计算Y_0j+Y_2j(j＝0、1、2、3)的结果，记为Y_{0j_2j}(j＝0、1、2、3)。再对每一大组计算Y_{0j_2j}+Y_{1j_3j}(j＝0、1、2、3)，记为M_0j(j＝0、1、2、3)；计算Y_{0j_2j}-Y_{1j_3j}(j＝0、1、2、3)，记为M_3j(j＝0、1、2、3)。

步骤四：将计算出的M₀₀、M₀₁、M₀₂、M₀₃组成一个新的组，按照蝶形算法即可计算出整数DCT反变换的最终结果中的X₀₀、X₀₁、X₀₂、X₀₃；将计算出的M₃₀、M₃₁、M₃₂、M₃₃组成一个新的组，按照蝶形算法即可计算出整数DCT反变换的最终结果中的X₃₀、X₃₁、X₃₂、X₃₃。

步骤五：重复步骤三、四，但对每组中的第1小组计算(j＝0、1、2、3)的结果，记为Y_{1j_3j}(j＝0、1、2、3)；对每组中的第2小组计算Y_0j-Y_2j(j＝0、1、2、3)的结果，记为Y_{0j_2j}(j＝0、1、2、3)，其他计算过程不便，则最终可通过两个蝶形算法分别得到X₁₀、X₁₁、X₁₂、X₁₃和X₂₀、X₂₁、X₂₂、X₂₃。至此，整数DCT反变换所应得到的16个值已全部产生。

对于Hadamard反变换方法，其中4×4块的Hadamard反变换定义为：

$X=\left[\begin{array}{cccc}1& 1& 1& 1\\ 1& 1& -1& -1\\ 1& -1& -1& 1\\ 1& -1& 1& -1\end{array}\right]Y\left[\begin{array}{cccc}1& 1& 1& 1\\ 1& 1& -1& -1\\ 1& -1& -1& 1\\ 1& -1& 1& -1\end{array}\right]$

反变换系数矩阵C、C^T分别为：

$C=\left[\begin{array}{cccc}1& 1& 1& 1\\ 1& 1& -1& -1\\ 1& -1& -1& 1\\ 1& -1& 1& -1\end{array}\right]$ $C^T=\left[\begin{array}{cccc}1& 1& 1& 1\\ 1& 1& -1& -1\\ 1& -1& -1& 1\\ 1& -1& 1& -1\end{array}\right]$

本发明所述的用于H.264的Hadamard反变换方法包括以下步骤：

步骤一：接收由反量化模块产生的结果作为输入数据，该结果用4×4矩阵表示如下：

$Y=\left[\begin{array}{cccc}{Y}_{00}& Y_{01}& Y_{02}& Y_{03}\\ Y_{10}& Y_{11}& Y_{12}& Y_{13}\\ Y_{20}& Y_{21}& Y_{22}& Y_{23}\\ Y_{30}& Y_{31}& Y_{32}& Y_{33}\end{array}\right]$

步骤二：将16个输入数据分为4大组，每组4个输入数据。第一组包括：Y₀₀、Y₁₀、Y₂₀、Y₃₀；第二组包括：Y₀₁、Y₁₁、Y₂₁、Y₃₁；第三组包括：Y₀₂、Y₁₂、Y₂₂、Y₃₂；第四组包括：Y₀₃、Y₁₃、Y₂₃、Y₃₃。每个大组中又分成两个小组。第一组第1小组包括Y₁₀、Y₃₀，第2小组包括Y₀₀、Y₂₀；第二组第1小组包括Y₁₁、Y₃₁，第2小组包括Y₀₁、Y₂₁；第三组第1小组包括Y₁₂、Y₃₂，第2小组包括Y₀₂、Y₂₂；第四组第1小组包括Y₁₃、Y₃₃，第2小组包括Y₀₃、Y₂₃。

步骤三：对每组中的第1小组，计算Y_1j+Y_3j(j＝0、1、2、3)的结果，记为Y_{1j_3j}(j＝0、1、2、3)；对每组中的第2小组，计算Y_0j+Y_2j(j＝0、1、2、3)的结果，记为Y_{0j_2j}(j＝0、1、2、3)。再对每一大组计算Y_{0j_2j}+Y_{1j_3j}(j＝0、1、2、3)，记为M_0j(j＝0、1、2、3)；计算Y_{0j_2j}-Y_{1j_3j}(j＝0、1、2、3)，记为M_3j(j＝0、1、2、3)。

步骤四：将计算出的M₀₀、M₀₁、M₀₂、M₀₃组成一个新的组，按照蝶形算法即可计算出Hadamard反变换的最终结果中的X₀₀、X₀₁、X₀₂、X₀₃；将计算出的M₃₀、M₃₁、M₃₂、M₃₃组成一个新的组，按照蝶形算法即可计算出Hadamard反变换的最终结果中的X₃₀、X₃₁、X₃₂、X₃₃。

步骤五：重复步骤三、四，但对每组中的第1小组计算Y_1j-Y_3j(j＝0、1、2、3)的结果，对每组中的第2小组计算Y_0j-Y_2j(j＝0、1、2、3)的结果，其他计算过程不便，则最终可通过两个蝶形算法分别得到X₁₀、X₁₁、X₁₂、X₁₃和X₂₀、X₂₁、X₂₂、X₂₃。至此，Hadamard反变换所应得到的16个值已全部产生。

本发明所述的用于实现以上整数DCT反变换和Hadamard反变换算法的电路结构如图2所示，其组成为：

(1)该电路分为前后两大部分。前一部分由4个完全相同的组内运算模块组成，后一部分由2个完全相同的组间运算模块组成。

(2)前一部分的每个模块有四个输入，两个输出：四个输入对应以上所述的大组中的数据，第j个模块的四个输入为Y_0j、Y_1j、Y_2j、Y_3j(j＝0、1、2、3)；两个输出对应以上所述的大组中计算出的2个值，在第一时钟周期中第j个模块的两个输出为M_0j和M_3j，然后将结果直接送入蝶形变换电路进行下一步计算；在第二时钟周期中，第j个模块的两个输出为M_1j、M_2j(j＝0、1、2、3)，然后将结果直接送入蝶形变换电路进行下一步计算。每个模块内包括两个既能进行加法运算又能进行减法运算的加减法器、1个加法器、1个减法器；加减法器用于计算各小组中的Y_{1j_3j}、Y_{0j_2j}(j＝0、1、2、3)，第一个时钟周期中加减法器用于加法计算，加法器根据加减法器的计算结果计算M_0j(j＝0、1、2、3)；减法器根据加减法器的计算结果计算M_3j(j＝0、1、2、3)；第二个时钟周期中加减法器用于减法计算，加法器根据加减法器的计算结果计算M_1j，减法器根据加减法器的计算结果计算M_2j(j＝0、1、2、3)。在用于计算各小组中Y_{1j_3j}计算的加减法器的两个数据输入端前都有一个二选一多路选择器：当进行整数DCT反变换且为第二个时钟周期时，选择Y_1j算数右移一位的结果送入加减法器，其他情况都选择Y_1j的原值；当进行整数DCT反变换且为第一时钟周期时，选择Y_3j算数右移一位的结果送入加减法器，其他情况都选择Y_3j的原值。

(3)后一部分的每个模块有四个输入，四个输出：四个输入对应前一部分电路各大组中的求得的M_i0、M_i1、M_i2、M_i3(i＝0、3)，四个输出为求得的反量化的结果，每个模块在每个周期可给出四个数据，因此2个模块2个周期可给出全部16个数据。每个模块内又分为两级，每级包括两个加法器和两个减法器，用来实现对输入的蝶形运算。其中第一级的与输入的M_i1、M_i3(i＝0、3)相连的加法器、减法器前的一个数据输入端前有一个二选一多路选择器：当进行整数DCT反变换时，选择原数据算数右移一位的结果送入加法器、减法器；当进行Hadamard反变换时，选择原数据送入加法器、减法器。

Claims (4)

1.一种视频编解码标准中的二维反变换方法，其步骤为：

1)将输入数据按列向量分为4组；所述输入数据为进行整数DCT反变换的4×4整数矩阵或进行Hadamard反变换的4×4整数矩阵；

2)在第一时钟周期，将第j组列向量与反变换系数矩阵的第0行的行向量相乘，得到中间结果M_0j；将第j组列向量与反变换系数矩阵的第3行的行向量相乘，得到中间结果M_3j；

3)将中间结果M_0j通过蝶形算法进行计算得到最终结果中的X_0j；将中间结果M_3j通过蝶形算法进行计算得到最终结果中的X_3j；

4)在第二时钟周期，将第j组列向量与反变换系数矩阵的第1行的行向量相乘，得到中间结果M_1j；将第j组列向量与反变换系数矩阵的第2行的行向量相乘，得到中间结果M_2j；

5)将中间结果M_1j通过蝶形算法进行计算得到最终结果中的X_1j；将中间结果M_2j通过蝶形算法进行计算得到最终结果中的X_2j；

其中j＝0、1、2、3；

所述输入数据的4组列向量数据中每组列向量数据包括两小组数据：第1小组包括该组列向量的第1行和第3行的数据Y_1j和Y_3j，第2小组包括该组列向量的第0行和第2行的数据Y_0j和Y_2j；其特征在于：

(a)所述输入数据为进行整数DCT反变换的4×4整数矩阵时，

所述中间结果M_0j和M_3j的获得方法为：对每组第1小组中的输入数据Y_3j先通过移位器右移一位后送入加减法器进行计算，得到

的计算结果，记为Y_{1j_3j}；对每组第2小组的输入数据直接送入加减法器进行计算，得到Y_0j+Y_2j的计算结果，记为Y_{0j_2j}；再对每一大组计算Y_{0j_2j}+Y_{1j_3j}，记为M_0j；计算Y_{0j_2j}-Y_{1j_3j}，记为M_3j；

所述中间结果M_1j和M_2j的获得方法为：对每组第1小组中的输入数据Y_1j先通过移位器右移一位后送入一加减法器进行计算，得到

的计算结果，记为Y_{1j_3j}；对每组第2小组的输入数据直接送入另一加减法器进行计算，得到Y_0j-Y_2j的计算结果，记为Y_{0j_2j}；再对每一大组计算Y_{0j_2j}+Y_{1j_3j}，记为M_1j；计算Y_{0j_2j}-Y_{1j_3j}，记为M_2j；

(b)所述输入数据为进行Hadamard反变换的4×4整数矩阵时，

所述中间结果M_0j和M_3j的获得方法为：对每组第1小组的输入数据直接送入一加减法器进行计算，得到Y_1j+Y_3j的计算结果，记为Y_{1j_3j}；对每组第2小组的输入数据直接送入另一加减法器进行计算，得到Y_0j+Y_2j的计算结果，记为Y_{0j_2j}；再对每一大组计算Y_{0j_2j}+Y_{1j_3j}，记为M_0j；计算Y_{0j_2j}-Y_{1j_3j}，记为M_3j；

所述中间结果M_1j和M_2j的获得方法为：对每组第1小组的输入数据直接送入一加减法器进行计算，得到Y_1j-Y_3j的结果，记为Y_{1j_3j}；对每组第2小组的输入数据直接送入另一加减法器进行计算，得到Y_0j-Y_2j的计算结果，记为Y_{0j_2j}；再对每一大组计算Y_{0j_2j}+Y_{1j_3j}，记为M_1j；计算Y_{0j_2j}-Y_{1j_3j}，记为M_2j。

2.一种视频编解码标准中的二维反变换实现电路，其包括4个组内运算模块和2个组间运算模块，4个组内运算模块分别对输入数据的4组列向量数据进行计算，2个组间运算模块分别对所述4个组内运算模块的输出进行计算；所述输入数据为进行整数DCT反变换的4×4整数矩阵或进行Hadamard反变换的4×4整数矩阵；其特征在于所述4个组内运算模块分别包括2个加减法器、2个多路选择器、2个移位器、一加法器和一减法器，其连接关系为：

一加减法器的两输入端分别与所述2个多路选择器的输出端相连，且该加减法器输出端分别与所述加法器和所述减法器的一输入端直接连接；每一多路选择器的一输入端与数据输入线直接连接，另一输入端通过一个移位器与数据输入线连接；

另一加减法器的两输入端分别与两数据输入线直接连接，且该加减法器的输出端分别与所述加法器和所述减法器的另一输入端直接连接；

其中2个组内运算模块的加法器输出端分别与蝶形变换电路1的两输入端相连；且其减法器输出端分别与蝶形变换电路2的两输入端相连；所述蝶形变换电路1和蝶形变换电路2分别包括在所述2个组间运算模块中；

另外2个组内运算模块的加法器输出端分别与所述蝶形变换电路1的另外两具有移位器的输入端相连，且其减法器输出端分别与所述蝶形变换电路2的另外两具有移位器的输入端相连；

所述2个组间运算模块分别包括一蝶形变换电路，2个多路选择器；其中蝶形变换电路1所在组间运算模块的每一多路选择器的一输入端与所述另外2个组内运算模块的加法器输出端之一连接，另一输入端与蝶形变换电路1的一移位器输出端连接，且该多路选择器的输出端与该移位器所在支路的加法器或减法器输入端连接；蝶形变换电路2所在组间运算模块的每一多路选择器的一输入端与所述另外2个组内运算模块的减法器输出端之一连接，另一输入端与蝶形变换电路2的一移位器输出端连接；且该多路选择器的输出端与该移位器所在支路的加法器或减法器输入端连接。

3.如权利要求2所述的二维反变换实现电路，其特征在于所述4个组内运算模块中的多路选择器和所述2个组间运算模块中的多路选择器为二选一多路选择器。

4.如权利要求2所述的二维反变换实现电路，其特征在于所述4个组内运算模块中的移位器和所述2个组间运算模块中的蝶形变换电路的移位器为右移一位移位器。

Images