CN103227947A - 信号处理装置及方法、显示装置及系统、音频处理方法 - Google Patents

Abstract

提供了一种显示系统。所述显示系统包括：显示装置，其显示图像，并且包括用于接入通信网络的媒体接入控制（MAC）设备；以及通信接口装置，其包括物理层设备，以用于将显示装置的MAC设备连接到通信网络。通过串行接口，显示装置和通信接口装置在物理层设备和MAC设备之间交换信号。

Description

信号处理装置及方法、显示装置及系统、音频处理方法

相关申请的交叉引用

本申请要求在韩国知识产权局于2012年1月27日提交的韩国专利申请No.2012-0008615、于2012年1月27日提交的韩国专利申请No.2012-0008616、于2012年1月30日提交的韩国专利申请No.2012-0009268、以及于2012年4月20日提交的韩国专利申请No.2012-0041614的优先权，通过引用将其公开的内容合并于此。

技术领域

与示例性实施例相关的方法和装置涉及信号处理装置、显示装置、显示系统、用于处理信号的方法、以及用于处理音频信号的方法，更具体地，涉及用于通过单个线缆来连接网络的，能够在物理层（PHY）和媒体接入控制（MAC）之间交换信号的信号处理装置、显示装置、显示系统、用于处理信号的方法、以及用于处理音频信号的方法。

背景技术

显示装置是如下的装置，其对从外部源接收的数字或者模拟视频信号或者在中间存储设备中以各种格式的压缩文件存储的各种视频信号进行处理，并且对信号进行显示

该种显示装置采用多种输入和输出端口，以从外部源接收各种信号，并且最近其采用局域网（LAN）端口来接入因特网。

然而，该种输入和输出端口导致难于减小显示装置的尺寸和重量，并且因此需要通过外部装置来处理从显示装置的输入和输出端口输入和输出的信号的方法。

具体地，单个显示组件或者装置使用集成芯片内声音（I2S）标准（在下文中，称为“I2S”信号）的音频信号，以传输音频信息。为了将I2S信号传输到另一个装置，该装置应该使用单独的线缆。特别地，当将I2S格式的音频信号转换为索尼/飞利浦数字互联格式（SPDIF）信号，或者模拟音频信号，并且对转换的信号进行传输时，显示装置应该使用专用的SPDIF线缆或者模拟音频线缆。

然而，当显示装置将信号传输到外部装置时，它应该将视频信号或者控制信号与I2S信号一起传输。因此，线缆数量增加，并且难于管理显示装置的外观的设计。

为了解决这些问题，已经提出了如下的方法，在其中，使用串行接口（serial interface），多个信号（例如，音频信号、视频信号、以及控制信号）可以通过单个线缆来传输。

然而，如果使用串行接口，将I2S信号传输到外部装置，则因为串行接口的时钟频率，所以在I2S信号中包括的多个时钟信号没有被同步，并且因此在I2S信号中生成抖动（jitter）。因此，存在输出声音的质量劣化的问题。

同样，由于电子技术的进步，信息得到快速地数字化，并且随着多媒体装置的发展，视频图像压缩技术得到关注。以此技术背景生成的移动图像专家组（MPEG）设置了用于数字移动图像的压缩和编码的国际标准，其是多媒体环境的核心技术。

根据MPEG标准来接收和处理传输流（transport stream）分组的多媒体装置检测用于传输流分组的比特率，并且使用检测的比特率，相对于传输流分组来执行诸如解码的信号处理。

然而，如果接收传输流分组的调谐器和对传输流分组进行解码的解码器通过分离的芯片来实现，则用于传输流分组的比特率可能不能被准确地检测。

具体地，如果调谐器通过高速数据接口将传输流分组传输到解码器，并且调谐器和解码器使用不同的系统时间时钟，则存在用于传输流分组的比特率不能被准确地检测的问题。

发明内容

一个或多个示例性实施例可以克服上述缺点和上面没有描述的其它缺点。但是，应该理解的是一个或多个示例性实施例不要求克服上述缺点，并且其可能不克服上述的任何问题。

一个或多个示例性实施例提供了可以通过单个线缆而在物理层和MAC之间交换信号的信号处理装置、显示装置、显示系统、以及用于处理信号的方法。

一个或多个示例性实施例还提供一种信号处理装置和其用于处理信号的方法，以及显示系统，其使用单个线缆提供多个数据，并且输出从中去除抖动成分的音频信号。

一个或多个示例性实施例还提供一种信号处理装置以及使用其来处理信号的方法，其可以正常地处理传输流分组。

根据示例性实施例的一个方面，提供了一种信号处理装置，其可连接到显示装置，所述信号处理装置包括：物理层设备，其被连接到外部网络；串行接口，其连接到物理层设备和显示装置；以及转换器，其对将要从物理层设备传输到显示装置的媒体接入控制（MAC）设备的信号进行转换，并且将所述信号提供到串行接口，以及将通过串行接口接收的信号进行转换，并且将所述信号提供到物理层设备。

转换器可以对将要从物理层设备传输到显示装置的MAC设备的信号进行转换，可以将转换的信号暂时存储在预定尺寸的缓冲器中，并且可以通过串行接口将暂时存储的信号提供到MAC设备。

串行接口可以使用比简化媒体独立接口（RMII）信号的时钟信号更快的高速时钟信号，复用暂时存储在转换器的缓冲器中的信号，并且串行接口可将复用的信号传输到显示装置。

物理层设备可以将两个接收数据信号，即，载波侦听_数据有效（CRS_DV）信号，以及简化媒体独立接口_管理数据（RMII_MD）信号传输到MAC设备，并且可以从MAC设备接收三个传输数据信号，即，简化媒体独立接口_管理数据时钟（RMII_MDC）信号、和简化管理接口_管理数据（RMII_MD）信号、以及传输使能（TXEN）信号。

转换器可以包括多个传输先进_先出（FIFO）缓冲器，并且可以以传输FIFO缓冲器的尺寸的单位，在多个传输FIFO缓冲器中存储两个接收数据信号，并且使用比RMII数据的时钟信号更快的高速时钟信号，串行接口可以提取已经存储了两个接收数据信号的FIFO缓冲器的数据。

转换器可以仅仅在CRS_DV信号的导通部分中，在传输FIFO缓冲器中存储两个接收数据信号。

转换器可以将RMII_MD信号分割成要被传输到MAC设备的RMII_MDi信号，和将要从MAC设备接收的RMII_MDo信号，并且可以提供RMII_MDi信号到串行接口。

转换器可以包括多个接收FIFO缓冲器，并且串行接口可以以接收FIFO缓冲器的尺寸的单位，在多个接收FIFO缓冲器中存储对应于两个传输数据信号的串行信号。转换器可以基于在接收FIFO缓冲器中存储的数据、RMII信号的时钟信号、以及TXEN信号，恢复两个传输数据信号，并且可以向物理层设备提供两个恢复的传输数据信号。

如果接收到对应于RMII_MDo信号的串行信号，则转换器可以向物理层设备提供所接收到的串行信号以作为RMII_MD信号。

信号处理装置还可以包括：信号输入器和输出器，其输入和输出从外部装置输入和输出到显示装置的视频信号、音频信号、以及控制信号中的至少一个，并且串行接口可以提供视频信号、音频信号、和控制信号中的至少一个到显示装置。

根据另一个示例性实施例的一个方面，提供了一种信号处理装置，其可连接到显示装置，所述信号处理装置包括：串行接口，其从显示装置接收多个数据，并且将接收的多个数据的音频数据转换为包括多个时钟信号的音频信号；以及音频信号抖动去除器，其使用包括在转换的音频信号中的多个时钟信号来生成新的主时钟信号（MCLK），输出根据新的主时钟信号的音频信号，并且去除音频信号中的抖动。

新的主时钟信号可以与在音频信号中包括的多个时钟信号中除了主时钟信号之外的其它信号同步。

通过改变在多个时钟信号中包括的主时钟信号的相位和周期中的至少一个，音频信号抖动去除器可以生成新的主时钟信号。

音频信号抖动去除器可以包括：至少一个缓冲器，其暂时存储在多个时钟信号中除了主时钟信号之外的其他时钟信号；控制信号生成器，其生成控制信号，以生成具有与其他时钟信号的频率同步的频率的新的主时钟信号；以及时钟信号生成器，其根据控制信号生成新的主时钟信号。

串行接口可以将从显示装置接收的多个数据的音频数据转换为集成芯片内声音（I2S）标准的音频信号，并且可以输出音频信号到音频信号抖动去除器。

I2S标准的音频信号可以包括：位时钟（BLK）信号、左右时钟（LRCLK）信号、声音数据（S-DATA）信号、以及主时钟（MCLK）信号，并且音频信号抖动去除器可以在缓冲器中暂时存储BLK信号、LRCLK信号、S_Data信号，可以生成具有与BLK信号和LRCLK信号的频率同步的频率的新的主时钟信号，并且可以根据新的主时钟信号，输出BLK信号、LRCLK信号、以及S_Data信号。

多个数据可以包括音频数据、视频数据、控制数据、和附加数据，并且串行接口可以使用单个线缆来接收多个数据。

根据又一示例性实施例的一个方面，提供了一种显示装置，其可连接到包括连接到外部网络的物理层设备的信号处理装置，所述显示装置包括：MAC设备，其使用物理层设备而连接到外部网络；串行接口，其连接MAC设备和信号处理装置；以及转换器，其对将要从信号处理装置的MAC设备传输到物理层设备的信号进行转换，并提供该信号到串行接口，以及对通过串行接口接收的信号进行转换，并且将所述信号提供到MAC设备。

转换器对将要从信号处理装置的MAC设备传输到物理层设备的信号进行转换，可以在预定尺寸的缓冲器中暂时存储转换的信号，并且可以通过串行接口向物理层设备提供暂时存储的信号。

使用高速时钟信号，串行接口可以复用暂时存储在转换器的缓冲器中的信号，其中，所述高速时钟信号比RMII信号的时钟信号更快，并且串行接口可将复用的信号提供到信号处理装置。

MAC设备可以将三个传输数据信号，即，RMII_MDC信号，RMII_MD信号、以及TXEN信号传输到物理层设备，并且可以从物理层设备接收两个接收数据信号，即，CRS_DV信号、和RMII_MD信号。

转换器可以包括多个传输FIFO缓冲器，并且以传输FIFO缓冲器的尺寸的单位，在多个传输FIFO缓冲器中，存储两个传输数据信号，并且串行接口可以使用比RMII的信号的时钟信号更快的高速时钟信号，提取已经存储两个传输数据信号的FIFO缓冲器的数据。

转换器可以仅仅在TXEN信号的导通部分中，在传输FIFO缓冲器中存储两个传输数据信号。

转换器可以将RMII_MD信号分割成要被传输到物理层设备的RMII_MDo信号，和将要从物理层设备接收的RMII_MDi信号，并且可以提供RMII_MDo信号到串行接口。

转换器可以包括多个接收FIFO缓冲器，并且串行接口可以以接收FIFO缓冲器的尺寸的单位，在多个接收FIFO缓冲器中存储对应于两个接收数据信号的串行信号。转换器可以基于在接收FIFO缓冲器中存储的数据、RMII时钟信号、以及CRS_DV信号，恢复两个接收数据信号，并且可以向MAC设备提供恢复的信号。

如果接收到对应于RMII_MDi信号的串行信号，则转换器可以向MAC设备提供所接收到的串行信号来作为RMII_MD信号。

显示装置还可以包括：信号输入器和输出器，其输入和输出将被输入和输出到显示装置的视频信号、音频信号、以及控制信号中的至少一个，并且串行接口可以提供视频信号、音频信号、和控制信号中的至少一个到信号处理装置。

根据又一示例性实施例的一个方面，提供了一种显示装置，包括：第一信号处理器，其使用系统时间时钟来生成用于每个传输流分组的时间信息，并且传输在其中插入了所生成的时间信息的传输流分组和系统时间时钟；以及第二信号处理器，其接收在其中插入了所述的时间信息的传输流分组和系统时间时钟，并且处理传输流分组。

第一信号处理器可以包括：接收器，其接收传输流分组；存储器，其顺序地存储接收的传输流分组；控制器，其使用系统时间时钟来进行控制，以生成用于每个传输流分组的时间信息，将生成的时间信息插入到相应的传输流分组，并存储传输流分组；以及发射机，其将在其中插入了时间信息的传输流分组和系统时间时钟传输到第二信号处理器。

系统时间时钟可以是已经基于在传输流分组中包括的节目时钟参考（PCR）信息而校正的系统时间时钟。

第一信号处理器可以通过高速数据接口，将在其中插入时间信息的传输流分组和系统时间时钟传输到第二处理器。

第二信号处理器可以包括：接收器，其接收在其中插入了时间信息的传输流分组和系统时间时钟；存储器，其顺序地存储接收的传输流分组；以及控制器，其使用插入到传输流分组的时间信息和系统时间时钟来检测关于传输流分组的比特率信息。

根据又一示例性实施例的一个方面，提供了一种显示系统，包括：显示装置，其显示图像，并且包括MAC设备以接入通信网络；以及通信接口装置，其包括物理层设备，以将显示装置的MAC设备连接到通信网络，其中，通过串行接口，显示装置和通信接口装置在物理层设备和MAC设备之间交换信号。

物理层设备和MAC设备之间的信号可以是RMII信号。

根据又一示例性实施例的一个方面，提供了一种方法，用于处理物理层和用于接入显示装置的通信网络的MAC之间的信号，所述方法包括：将要从物理层传输到MAC的多个信号转换成单个串行信号，将转换的串行信号传输到串行接口，将传输的串行信号解复用为多个信号，并且将解复用的多个信号提供给MAC。

要从物理层传输到MAC的多个信号可以是两个接收数据信号，即，RMII信号的CRS_DV信号和RMII_MD信号。

所述转换可以包括将多个信号暂时存储在缓冲器中，以及通过使用高速时钟信号来复用多个信号，将暂时存储在缓冲器中的多个信号转换成单个串行信号，其中，所述高速时钟信号比RMII信号的时钟信号更快。

MAC可以被提供在显示装置中，并且物理层可以被提供在与显示装置分离的装置中。

根据又一示例性实施例的一个方面，提供了一种方法，用于处理物理层和用于接入显示装置的通信网络的MAC之间的信号，所述方法包括：将要从MAC传输到物理层的多个信号转换成单个串行信号，将转换的串行信号传输到串行接口，将传输的串行信号解复用为多个信号，并且将解复用的多个信号提供给物理层。

要从MAC传输到物理层的多个信号可以是三个传输数据信号，即，RMII信号的RMII_MDC信号、RMII_MD信号、和TXEN信号。

所述转换可以包括将多个信号暂时存储在缓冲器中，以及通过使用高速时钟信号来复用多个信号，将暂时存储在缓冲器中的多个信号转换成单个串行信号，其中，所述高速时钟信号比RMII信号的时钟信号更快。

MAC可以被提供在显示装置中，并且物理层可以被提供在与显示装置分离的装置中。

根据又一示例性实施例的一个方面，提供了一种方法，用于处理可连接到显示装置的信号处理装置的音频信号，所述方法包括：从显示装置接收多个数据，将接收的多个数据的音频数据转换为包括多个时钟信号的音频信号，使用包括在转换的音频信号中的多个时钟信号来生成新的主时钟信号（MCLK），以去除音频信号的抖动，以及根据新的主时钟信号输出音频信号。

新的主时钟信号可以与音频信号中包括的多个时钟信号中除了主时钟信号之外的其它信号同步。

所述生成可以包括通过改变包括在多个时钟信号中的主时钟信号的相位和周期中的至少一个，来生成新的主时钟信号。

所述生成可以包括：暂时存储在多个的时钟信号中除了主时钟信号之外的其他时钟信号；生成控制信号，以生成具有与其他时钟信号的频率同步的频率的新的主时钟信号；以及根据控制信号生成新的主时钟信号。

所述转换可以包括将从显示装置接收的多个数据的音频数据转换成I2S标准的音频信号。

I2S标准的音频信号可以包括BLK信号、LRCLK信号、S_Data信号、以及MCLK信号，并且所述生成可以包括在缓冲器中暂时存储BLK信号、LRCLK信号、以及S_Data信号，并且生成具有与BLK信号和LRCLK信号的频率同步的频率的新的主时钟信号。所述输出可以包括根据新的主时钟信号，输出BLK信号、LRCLK信号、以及S_Data信号。

多个数据可以包括音频数据、视频数据、控制数据、和附加数据，并且所述接收可以包括使用单个线缆线，从显示装置中接收多个数据。

根据又一示例性实施例的一个方面，提供了一种显示系统，包括：显示装置，其将多个数据传输到串行接口；以及信号处理装置，其将从串行接口传输的多个数据转换为包括多个时钟信号的音频信号，使用在转换的音频信号中包括的多个时钟信号来生成新的主时钟信号（MCLK），根据新的主时钟信号来输出音频信号，以及去除音频信号中的抖动。

根据上面描述的各种示例性实施例，由于诸如音频数据、视频数据、和控制数据的多个数据可以通过单个线缆来传输，所以易于管理显示装置的外观设计，并且因为音频信号的抖动分量被去除，所以声音质量没有被恶化。

根据又一示例性实施例的一个方面，提供了一种方法，用于处理显示装置的传输流分组，所述显示装置包括第一信号处理器和第二信号处理器，所述方法包括：使用系统时间时钟，通过第一信号处理器来生成用于每个传输流分组的时间信息；并且传输在其中插入了所生成的时间信息的传输流分组和系统时间时钟；以及通过第二信号处理器，接收在其中插入了时间信息的传输流分组和系统时间时钟，并且处理传输流分组。

所述传输可以包括：接收传输流分组；顺序地存储接收的传输流分组；以及将在其中插入了时间信息的传输流分组和系统时间时钟传输到第二信号处理器；并且所述存储可以包括：使用系统时间时钟来生成用于每个传输流分组的时间信息；将生成的时间信息插入到相应的传输流分组，以及存储传输流分组。

系统时间时钟可以是已经基于在传输流分组中包括的节目时钟参考（PCR）信息而校正的系统时间时钟。

所述传输可以包括通过高速数据接口，将向其插入了时间信息的传输流分组和系统时间时钟传输到第二信号处理器。

所述处理可以包括：接收在其中插入了时间信息的传输流分组和系统时间时钟；顺序地存储接收的传输流分组；以及使用在所存储的传输流分组中包括的时间信息和系统时间时钟来检测关于传输流分组的比特率信息。

根据上面描述的各种示例性实施例，第二信号处理器可以使用从第一信号处理器接收的、在其中插入时间信息的传输流分组和系统时间时钟，来检测关于传输流分组的比特率信息。因此，即使在传输流分组的比特率由于高速数据接口而被改变，也可以检测关于在转换之前的传输流分组的比特率。

附图说明

参照附图，通过详细描述示例性实施例，上述和/或其它方面将变得更加明显，在附图中：

图1是示出了根据示例性实施例的显示系统的方框图;

图2是示出了根据第一示例性实施例的信号处理装置和通信接口的方框图;

图3是示出了根据第二示例性实施例的信号处理装置和通信接口的方框图;

图4是详细示出了图1的显示装置的方框图;

图5是用于解释根据第一示例性实施例的信号处理装置和通信接口的信号处理操作的视图;

图6是用于解释处理RMII的RX信号的操作的视图;

图7是用于解释处理RMII的TX信号的操作的视图;

图8是用于解释处理RMII的RMII_MD信号的操作的视图；

图9是示出根据第三示例性实施例的信号处理装置的方框图;

图10是详细示出根据第三示例性实施例的信号处理装置的方框图;

图11是示出了根据另一示例性实施例的显示装置的方框图;

图12是示出了图11的显示装置的第一信号处理器的方框图;

图13是示出了图11的显示装置的第二信号处理器的方框图;

图14是示出了根据第一示例性实施例的用于处理信号的方法的流程图;

图15是示出了根据第二示例性实施例的用于处理信号的方法的流程图;

图16是示出了根据第三示例性实施例的用于处理音频信号的方法的流程图;

图17是示出了根据第四示例性实施例的用于处理传输流分组的方法的流程图。

具体实施方式

在下文中，将参照附图来详细描述示例性实施例。

在下面的描述中，当在不同的附图中进行描述时，相同的参考标号被用于相同的元件。诸如，详细的结构和元件的在说明中限定的实体被提供来用于协助对于示例性实施例的理解。因此，明显的是可以在没有这些特定限定的实体的情况下来实现示例性实施例。同样，因为在现有技术中已知的功能或者元件的不需要的细节将混淆示例性实施例，所以没有详细描述其细节。

图1是示出了根据示例性实施例的显示系统的方框图。

参照图1，根据示例性实施例的显示系统1000包括信号处理装置100和显示装置300。

信号处理装置100适于将显示装置300连接到外部装置。具体地，信号处理装置100可以以串行通信方法将从外部装置接收的数据传输到显示装置300，并且可以以串行通信方法来将从显示装置300接收的数据传输到外部装置（未示出）。在此描述的串行通信方法是指现有的串行通信方法，诸如通用串行总线（USB）、I²C、和IEEE1394，并且其也指未来的串行通信方法。在此，交换的信号可以是视频信号、音频信号、控制信号、和简化媒体独立接口（RMII）信号，其是在物理层（PHY）和媒体接入控制（MAC）之间的媒体接口标准。

串行通信方法中交换的多个数据可以包括音频数据、视频数据、控制数据、和附加数据。

具体地，显示装置300将包括音频数据的I2S标准的音频信号（在下文中，简称为“I2S信号”）转换成串行通信方法的信号，以便将I2S信号传输到信号处理装置100。I2S信号包括：主时钟（MLCK）、位时钟（BCLK）、左右时钟（LRCLK）、和声音数据（S_Data）。

信号处理装置100可被连接到通信网络。具体地，信号处理装置100可以包括物理层（PHY），以物理地接入通信网络（具体地说，局域网），并且可以以串行通信方法，将从通信网络接收的数据传输到显示装置300，并且可以通过物理层（PHY），以串行通信方法，将从显示装置300的MAC接收的数据传输到通信网络。

如果从显示装置300接收到音频数据、视频数据、和控制数据，则信号处理装置100将音频数据转换回I2S信号。

信号处理装置100使用在转换的I2S信号中包括的多个时钟信号，生成新的主时钟信号，以去除音频信号的抖动分量。

具体地，当I2S信号被以串行通信方法传输时，包括在转换的I2S信号中的主时钟信号包括由于在主时钟信号和串行接口的时钟信号之间的相位差而导致的抖动分量。因此，包括在转换的I2S信号中的主时钟信号与包括在I2S信号中的其他时钟信号不同步，并且因此声音质量恶化。

为了消除音频信号的抖动分量，信号处理装置100在缓冲器中存储除了主时钟信号之外的其他时钟信号，并且使用主时钟信号和其它的时钟信号来生成新的主时钟信号。此时，信号处理装置100生成新的主时钟信号，以使得新的主时钟信号的频率可以与其他的时钟信号的频率同步。

信号处理装置100根据新的主时钟信号，输出包括多个时钟信号以及多个音频数据信号的音频信号。

显示装置300显示图像，并且包括通信接口200，以将显示装置300连接到外部装置。显示装置300可以是，但不限于，电视（TV）、投影电视、监视器、移动电话、或个人数字助理（PDA）。

通信接口200可以以串行通信方法与信号处理装置100交换信号，并且可以通过信号处理装置100而连接到外部装置和通信网络。具体地，通信接口200可以恢复从信号处理装置100接收的串行通信方法的信号，并且将信号提供到显示装置300的内部元件，并且可以以串行通信方法，将要从显示装置300的内部元件传输到外部装置的数据传输到信号处理装置100。

通信接口200可以包括MAC，以接入PHY，并且可以以串行通信方法，从信号处理装置100接收要被传输到MAC的信号。通信接口200可以以串行通信方法，将要从MAC传输到信号处理装置100的信号传输到信号处理装置100。

由于如上所述，在显示系统1000中，诸如音频数据、视频数据、和控制数据的多个数据通过单个线缆传输，所以用户可以容易地管理显示系统1000的外观设计。此外，由于音频信号的抖动分量被去除，所以可以防止声音质量的劣化。

在下文中，将参照图2和图3来解释信号处理装置100和通信接口200的详细构造和操作。

首先，将参考图2来解释根据第一示例性实施例的信号处理装置和通信接口。

参考图2，信号处理装置100包括物理层（PHY）设备110、转换器120、和串行接口130。

PHY设备110被连接到外部通信网络。具体地，与LAN协议的物理层对应的PHY设备110以曼彻斯特编码方法（Manchester coding method），将从通信接口200的MAC设备230接收的信号变化成差分信号，以将信号传输到通信网络，并且将通过通信网络接收的差分信号变化成可由MAC设备230识别的信号。PHY设备110可以通过单个芯片（例如，PHY芯片）来实现。

根据以太网（Ethernet）标准（IEEE802.3u），PHY设备110与MAC设备230以RMII接口方法进行通信，并且将时钟信号、CRS_DV信号、和接收数据信号（RX[1:0]）传输到MAC设备230，从MAC设备230接收RMII_MDC信号、TXEN信号、以及传输数据信号（TX[1:0]），并且将RMII_MD信号与MAC设备230进行交换。

如上所述，在RMII接口方法中，需要9个引脚来连接PHY和MAC。然而，在本示例性实施例中，MAC被提供在显示装置300中，并且PHY被提供在与显示装置300分离的信号处理装置100中。因此，如果仅仅以RMII接口方法来使得PHY和MAC彼此通信，则信号的稳定性不能保证，并且连接到外部装置的9个引脚可能会产生额外的费用。

因此，根据本示例性实施例的信号处理装置100使用将随后描述的转换器120和串行接口130，将RMII信号转换成串行信号，其中，所述RMII信号是PHY设备110的输入和输出信号，并且将转换的串行信号传输到显示装置300。

然而，由于RMII信号中的时钟信号具有50MHz的高速时钟信号，所以难于将RMII信号的时钟信号作为数据进行处理，以及难于传输所述时钟信号。因此，在本示例性实施例中，RMII信号的时钟信号没有被传输，而代替地，随后描述的显示装置300的通信接口200生成与RMII信号的时钟信号相对应的时钟信号，并且将时钟信号提供给MAC。因为如上所述，RMII信号的时钟信号不直接被传输到MAC设备230，所以转换器120和220执行信号转换操作，以防止被传输的信号异步。以下，将参考图6至图8来解释用于在RMII信号中的8个信号（RMII_MDC，RMII_MD，TXEN，CRS_VD，RX[1:0]，和TX[1:0]的信号处理操作。

转换器120转换将被传输的信号，并且将转换的信号提供到串行接口130。具体地，转换器120可以转换将要从PHY设备110传输到显示装置300的MAC设备230的信号（具体地，接收数据信号（RMII信号中的RX[1:0]、CRS_DV信号、和RMII_MD信号）），在预定尺寸的缓冲器中暂时存储转换的信号，并且通过串行接口130将暂时存储的信号提供到串行接口210。

转换器120可以在预定尺寸的缓冲器中暂时存储从串行接口130接收的多个信号（具体地，RMII信号的发送数据信号（TX[1:0]）、RMII_MDC信号、RMII_MD信号、和TXEN信号），并且可以将暂时存储的数据传输到PHY设备110。

串行接口130将PHY设备110连接到显示装置300。具体地，串行接口130可以使用比RMII信号的时钟信号更快的高速时钟信号来复用暂时存储在转换器120的缓冲器中的信号，并且可以将复用的信号传输到显示装置300。高速时钟信号可以具有高于100MHz的频率。

串行接口130可以使用比RMII信号的时钟信号更快的高速时钟信号，来解复用从显示装置300接收的串行信号，并且将解复用的多个信号提供到转换器120。

通信接口200包括串行接口210、转换器220、以及MAC设备230。

串行接口210将MAC设备230连接到信号处理装置100。具体地，串行接口210可以使用比RMII信号的时钟信号更快的高速时钟信号来复用暂时存储在转换器220的缓冲器中的信号，并且可以将复用的信号传输到信号处理装置100。高速时钟信号可以具有高于100MHz的频率。

串行接口210可以使用比RMII信号的时钟信号更快的高速时钟信号，来解复用从信号处理装置100接收的串行信号，并且可将解复用的多个信号提供到转换器220。

转换器220转换将被传输到信号处理装置100的信号，并且将转换的信号提供到串行接口210。具体地，转换器220可以转换将要从MAC设备230传输到信号处理装置100的PHY设备110的信号（具体地，RMII信号的发送数据信号（TX[1:0]）、RMII_MDC信号、RMII_MD信号、和TXEN信号），在预定尺寸的缓冲器中暂时存储转换的信号，并且通过串行接口210将暂时存储的信号提供到信号处理装置100的PHY设备110。

转换器220可以在预定尺寸的缓冲器中暂时存储从串行接口210接收的多个信号（具体地，RMII信号中的接收数据信号（RX[1:0]）、CRS_DV信号、和RMII_MD信号），并且可以将暂时存储的信号传输到MAC设备230。

转换器220可以生成具有与RMII信号的时钟信号的频率相同的频率的时钟信号，并且将时钟信号传输到MAC设备230。如上所述，在转换器220的信号恢复处理中，可以使用通过转换器220生成的时钟信号。

使用PHY设备110，MAC设备230被连接到外部网络。具体地说，MAC设备230对应于LAN协议的数据链路层，并且执行媒体接入控制，以接入外部网络。MAC设备230可以通过单个芯片来实现。虽然在本示例性实施例中，MAC设备230是通信接口200的内部元件，但是MAC设备230的功能可以通过后述的显示装置300的控制器390来执行。

由于根据以太网标准（IEEE802.3u），MAC设备230与PHY设备110以RMII接口方法来进行通信，MAC设备230从PHY设备110接收时钟信号、CRS_DV信号、以及接收数据信号（RX[1:0]），并且向PHY设备110传输RMII_MDC信号、TXEN信号、和发送数据信号（TX[1:0]），并且将RMII_MD信号与PHY设备110交换。

由于信号处理装置100和显示装置300以如上所述的串行通信方法来彼此交换RMII信号，所以RMII信号可以容易地使用单条线缆进行交换。

虽然在上述的示例性实施例中，信号处理装置100和显示装置300仅仅彼此交换RMII信号，但是信号处理装置100和显示装置300除了RMII信号之外，还可以以串行通信方法来交换与外部装置进行交换的视频信号、音频信号、和控制信号。这将参照图3在下面进行说明。

图3是示出了根据第二示例性实施例的信号处理装置和通信接口的方框图。

参考图3，信号处理装置100'包括物理层（PHY）设备110、转换器120、串行接口130'、和信号输入器和输出器140。

PHY设备110和转换器120的操作与图2中描述的那些是相同的，因此将省略其重复的说明。

信号输入器和输出器140输入和输出要从显示装置300输入到外部装置和要从外部装置输出到显示装置300的视频信号、音频信号、和控制信号中的至少一个。信号输入器和输出器140包括诸如各种AV端子、同轴线缆端子、USB、和HDMI之类的端子，并且将从每个端子接收的信号传输到串行接口130'。信号输入器和输出器140可以将从串行接口130'接收到的信号输出到对应于信号的端子。

串行接口130′可以以串行通信方法，将要从PHY设备110传输的信号传输到显示装置300的MAC设备230，以及将从信号输入器和输出器140接收的信号传输到显示装置300。

串行接口130'可以将从显示装置300接收的串行信号解复用为多个信号，并且可以将从解复用的多个信号中与RMII相关的信号提供给转换器120，以及将视频信号、音频信号、和控制信号提供给信号输入器和输出器140。

显示装置300可以包括通信接口200'、显示器360、和控制器390。

显示器360显示图像。具体地，显示器360可以显示通过通信接口200'接收的图像。

控制器390控制显示装置300中的元件。具体地，如果是通过通信接口200'接收到视频信号，则控制器390可以控制显示器360以显示对应于接收的视频信号的图像。

通信接口200'可以包括串行接口210'、转换器220、MAC设备230、以及信号输入器和输出器240。

转换器220和MAC设备230的操作与图2中的那些相同，从而省略了其重复的说明。

串行接口210′可以以串行通信方法，将要从MAC设备230传输的信号传输到信号处理装置100'的PHY设备110，并且将从信号输入器和输出器240接收的信号传输到信号处理装置100'（即，将要传输到外部装置的信号）。

串行接口210'可以将从信号处理装置100'接收的串行信号解复用为多个信号，并且可以将来自解复用的多个信号中的与RMII相关的信号提供给转换器220，并且提供视频信号、音频信号、和控制信号到信号输入器和输出器240。

信号输入器和输出器240输入和输出要向和从显示装置300输入和输出的视频信号、音频信号、控制信号中的至少一个。具体地，信号输入器和输出器240可以将通过信号处理装置100'接收的外部装置（未示出）的视频信号、音频信号、和控制信号提供给控制器390，并且可以将要输出到外部装置的视频信号、音频信号、和控制信号输出到串行接口210'。

根据如上所述的示例性实施例的信号处理装置100'和显示装置300以串行通信方法，还将除了RMII信号之外的与外部装置交换的视频信号、音频信号、和控制信号彼此交换。因此，RMII信号、视频信号、音频信号、和控制信号可以通过单个线缆而容易地交换。

图4是详细示出了图1的显示装置的方框图。

参考图4，根据示例性实施例的显示装置300包括：接收器310、信号分割器320、A/V处理器330、音频输出器340、图形用户界面（GUI）350、显示器360、存储器370、操纵器380、控制器390、以及通信接口200。接收器310和A/V处理器330可以分别对应于第一信号处理器500和第二信号处理器600，其随后将参照图11至13来描述。

接收器310以有线或无线的方式，从广播站或卫星接收广播，并且对广播进行解调。具体地，接收器310可以包括调谐器（未示出）、解调器（未示出）、和均衡器（未示出），并且可以从广播站接收符合MPEG标准的传输流分组。接收器310可以使用系统时间时钟（STC），生成用于每个传输流分组的时间信息，并且将到其中插入生成的时间信息的传输流分组和系统时间时钟传输到A/V处理器330。接收器310可以通过高速数据接口，将在其中插入了时间信息的传输流分组和系统时间时钟传输到A/V处理器330。

信号分割器320将广播信号分割成视频信号、音频信号、和附加信息信号。信号分割器320将视频信号和音频信号传输给A/V处理器330。

A/V处理器330执行相对于从信号分割器320、通信接口200、和存储器370输入的视频信号和音频信号的诸如视频解码、视频缩放、以及音频解码的信号处理。A/V处理器330输出视频信号给GUI350，并且输出音频信号给音频输出器340。

A/V处理器330相对于传输流分组的视频数据和音频数据来执行信号处理。

具体地，A/V处理器330可以将传输流分组分割成视频数据和音频数据，相对于视频数据执行解码、缩放、和帧速率转换，并且将视频数据转换成可以由显示器360输出的格式的视频数据。A/V处理器330可以执行信号处理以放大音频数据，并且传输音频数据到音频输出器340。

A/V处理器330可以检测关于传输流分组的比特率信息，以执行诸如解码的信号处理。具体地，A/V处理器330可以使用从接收器310接收的传输流分组中包括的时间信息和系统时间时钟，来检测关于传输流分组的比特率信息。由于通过高速数据接口来传输传输流分组之前插入被包括在传输流分组中的时间信息，所以A/V处理器330可以在由于高速数据接口而导致比特率信息发生变化之前，检测到关于传输流分组的比特率信息，即，与在接收器310处接收的传输流分组相关的原始比特率信息。如上所述，A/V处理器330可以检测关于传输流分组的原始比特率信息，并且可以使用检测的比特率信息，执行诸如解码的信号处理。

另一方面，如果视频信号和音频信号被存储在存储器370中，A/V处理器330可以以压缩格式输出视频信号和音频信号到存储器370。

音频输出器340将从A/V处理器330输出的音频信号转换成声音，并且通过扬声器（未示出）输出声音，或者通过通信接口200，将声音输出到通过信号处理装置100连接的外部装置。

GUI350生成将被提供给用户的GUI。GUI350将生成的GUI添加到从A/V处理器330输出的图像。显示器360显示向其添加了GUI的图像。

存储器370可以存储图像内容。具体地说，存储器370可以从A/V处理器330接收在其中视频数据和音频数据被压缩的图像内容，并且可以存储图像内容。存储器370可以在控制器390的控制下输出图像内容到A/V处理器330。存储器370可以由硬盘、非易失性存储器、或者易失性存储器来实现。

操纵器380可以通过触摸屏、触摸板、键按钮、或键焊盘来实现，并且在显示器上提供用户操纵。具体地，用户可以使用操纵器380来控制显示装置300的操作。虽然在本示例性实施例中，在显示装置300中提供操纵器380，但是操纵器380的功能也可以由分离的装置（例如，遥控器）来执行。

通信接口200适于将显示装置300连接到外部装置（未示出），并且可以通过上述的信号处理装置100而连接到外部装置，并且还可以通过局域网而接入外部装置，以及通过信号处理装置100而接入因特网。

控制器390控制显示装置300的整体操作。具体地，控制器390可以控制A/V处理器330、GUI350、以及显示器360，以根据通过操纵器380输入的控制命令来显示图像。

如果通过通信接口200从外部装置（未示出）接收视频信号和/或音频信号，则控制器390可以控制A/V处理器330、音频输出器340、GUI350、和显示器360，以显示视频信号和/或音频信号。

控制器390可以控制通信接口200来提供搜索信息，以使得因特网内容或因特网信息可以根据通过操纵器380输入的控制命令而被搜索。如果通过通信接口200接收到各种信息，则控制器390可以控制GUI350和显示器360，以显示所接收的信息。

由于将要连接到外部装置的各种输入和输出端口被提供在外部信号处理装置中，所以显示装置300的尺寸和设计可以改变。也就是说，显示装置300可以做得更轻、更薄、更短、和更小。

虽然在图4，上述功能仅仅被应用到接收和显示广播的显示装置，但是信号处理装置和将在随后描述的其用于处理信号的方法可应用到可以显示图像的任何显示装置。

此外，虽然在图4中，显示装置300包括用于接收广播的接收器310，但是接收器310可以设置在信号处理装置100中，并且可以以串行通信方法，将广播信号传输到显示装置300。

图5是解释根据第一示例性实施例的信号处理装置和通信接口的信号处理操作的图。

参考图5，物理层（PHY）设备110被连接到外部网络，并且将时钟信号、CRS_DV信号、和接收数据信号（RX[1:0]）传输到MAC设备230，从MAC设备230接收RMII_MDS信号、TXEN信号、和发送数据信号（Tx[1:0]），以及与MAC设备230交换RMII_MD信号。

转换器120转换要从PHY设备110传输到MAC装置230的信号（具体地，接收数据信号（RX[1:0]）、CRS_DV信号、和RMII_MD信号），在预定尺寸的缓冲器中暂时存储转换的信号，并且通过串行接口130，将暂时存储的信号提供给通信接口200的串行接口210。

转换器120可以在预定尺寸的缓冲器中暂时存储从串行接口130接收的信号（具体地，与发送数据信号（TX[1:0]）、RMII_MDC信号、RMII_MDo信号、和TXEN信号相对应的信号），可以基于RMII信号的时钟信号，恢复暂时存储的信号（发送数据信号（TX[1:0]）、RMII_MDC信号、RMII_MDo信号、以及TXEN信号），并且可以将四个恢复的信号提供给PHY设备110。

转换器120将可交换的RMII_MD信号分割成RMII_MDi信号和RMII_MDo信号，并且将RMII_MDo信号通过串行接口130传输到通信接口200，将RMII_MDi信号传输到PHY设备110。在RMII标准中描述用于识别RMII_MD信号是传输信号或者是接收信号的方法，并且因此将省略对其的详细描述。

因此，串行接口130可以通过使用比RMII信号的时钟信号更快的高速时钟信号复用信号，来将RMII_MDi信号、CRS_DV信号、以及接收数据信号（RX[1:0]）转换成串行信号，并且可以将转换的串行信号传输到通信接口200。

串行接口130可以从通信接口200接收串行信号，并且可以解复用串行信号，以及将与RMII_MDC信号、RMII_MDo信号、TXEN信号、和发送数据信号（TX[1:0]）相对应的各种信号传输到转换器120。

串行接口210可以从信号处理装置100接收串行信号，通过解复用串行信号来将串行信号分割为与RMII_MDi信号、CRS_DV信号、以及接收数据信号（RX[1:0]）相对应的各种信号，并且将分割的信号传输到转换器220。

串行接口210可以通过使用比RMII信号的时钟信号更快的高速时钟信号来复用信号，将RMII_DMC信号、RMII_MDo信号、TXEN信号、以及发送数据信号（TX[1:0]）转换成串行信号，并且可以将转换的串行信号传输到信号处理装置100。

转换器220将可交换的RMII_MD信号分割成RMII_MDi信号和RMII_MDo信号，并且可将RMII_MDi信号通过串行接口210传输到通信接口200，可将RMII_MDo信号传输到PHY设备110。在RMII标准中定义了用于识别RMII_MD信号是发送信号或者是接收信号的方法，并且因此将省略对其的详细描述。

转换器220可以在预定尺寸的缓冲器中暂时存储从MAC设备230传输到信号处理装置100的PHY设备110的发送数据信号（TX[1:0]）、RMII_MDC信号、RMII_MD信号、和TXEN信号，并且可以通过串行接口210，将暂时存储的信号传输到信号处理装置100的串行接口130。

转换器220可以在预定尺寸的缓冲器中暂时存储从串行接口210接收的多个信号（具体地，与RMII_MDC信号、RMII_MDo信号、TXEN信号、以及发送数据信号（TX[1:0]）相对应的信号），可以基于与RMII信号的时钟信号具有相同时钟频率的时钟信号，将暂时存储的信号恢复为RMII_MDC信号、RMII_MDo信号、TXEN信号、以及发送数据信号（TX[1:0]），并且可以将四个恢复的信号传输给MAC设备230。

MAC设备230将RMII_MDC信号、TXEN信号、和发送数据信号（TX[1:0]）传输到PHY设备110，接收时钟信号、CRS_DV信号、和接收数据信号（RX[1:0]），并且与PHY设备110交换RMII_MD信号。

在下文中，将参照图6至图8来解释对于每个信号的信号处理装置100和通信接口200的信号处理操作。

图6是解释用于处理RMII的RX信号的操作的视图。

参考图6，PHY设备110向转换器120提供接收数据信号（RX[1:0]）。

转换器120以传输FIFO缓冲器的大小的单位，在多个传输先入先出（FIFO）缓冲器124中存储从PHY设备110接收的接收数据信号（RX）。具体地，转换器120可以包括第一传输控制器122、多个传输FIFO缓冲器124、和复用器126。

第一传输控制器122仅仅在CRS-DV信号的导通部分，以传输FIFO缓冲器的大小的单位，在多个传输FIFO缓冲器124中存储从PHY设备110接收的接收数据信号（RX[1:0]）。具体地，第一传输控制器122可以在CRS-DV信号的导通部分，在一个传输FIFO缓冲器中存储接收数据信号（RX[1:0]），并且可以在已经在一个传输FIFO缓冲器中存储接收数据信号之后，在另一个传输FIFO缓冲器中存储接收数据信号（RX[1:0]）。

多个传输FIFO缓冲器124可以根据RMII信号的时钟信号，存储从第一传输控制器122接收的接收数据信号（RX[1:0]），并且可以根据比RMII信号的时钟信号更快的高速时钟信号，将已经存储接收数据信号的传输FIFO缓冲器的数据通过复用器126而传输到串行接口130。

虽然在本示例性实施例中使用了两个传输FIFO缓冲器，但是在实践中也可以使用三个或更多的传输FIFO缓冲器。由于接收数据信号被如上所述地通过使用多个传输FIFO缓冲器来传输，因此，可能由于在RMII信号的时钟信号和串行接口130的高速时钟信号之间的频率差所引起的异步得以解决。

另外，由于第一传输控制器122仅仅在CRS_DV信号的导通部分提供接收数据信号给多个传输FIFO缓冲器124，所以即使在通信接口200中生成的时钟信号（具体地，具有与RMII信号的时钟信号相同频率的时钟信号）具有与RMII信号的时钟信号稍微不同的时钟信号，也可以防止信号损失。

串行接口130可以使用比RMII信号的时钟信号更快的高速时钟信号来提取已经存储接收数据信号的FIFO缓冲器的数据，可以通过将提取的数据与将被传输的另一RMII信号相混合来生成单个串行信号，并且可以将生成的串行信号传输到通信接口200。

串行接口210接收串行信号，使用比RMII信号的时钟信号更快的高速时钟信号来解复用串行信号，并且将所解复用信号中的与接收数据信号（RX）相对应的信号提供给转换器220。

转换器220以接收FIFO缓冲器的大小的单位，在多个接收FIFO缓冲器224中存储通过串行接口210接收的信号。具体地，转换器220可以包括：第二传输控制器222、多个接收FIFO缓冲器224、复用器226、和第三传输控制器228。

第二传输控制器222可以根据高速时钟信号，在一个接收FIFO缓冲器中存储通过串行接口210接收的信号，并且如果在一个接收FIFO缓冲器已经存储了信号，则可以在另一个接收FIFO缓冲器存储接收的信号。

多个接收FIFO缓冲器224可以根据比RMII信号的时钟更快的高速时钟信号来存储从第二传输控制器222接收的数据信号（RX[1:0]），并且可以根据RMII信号的时钟信号（具体地，在转换器220中生成的时钟信号），通过复用器226，将已经存储接收数据的FIFO缓冲器的数据传输到第三传输控制器228。

第三传输控制器228可以基于在多个接收FIFO缓冲器224中存储的数据、CRS_DV信号、和RMII信号的时钟信号（具体地，转换器220中生成的时钟信号）来恢复接收数据信号（RX[1:0]），并且可以将恢复的接收数据信号（RX[1:0]）提供给MAC设备230。

虽然在图6中没有描述传输CRS_DV信号的操作，但是CRS_DV信号是指示接收数据信号是否包括信息的控制信号，并且因此具有低的时钟频率。因此，CRS_DV信号可以在没有通过转换器120转换的情况下，通过串行接口120而被传输到通信接口200。

图7是解释用于处理RMII的TX信号的操作的视图。

参考图7，MAC设备230提供传输数据信号（TX[1:0]）到转换器220。

转换器220以传输FIFO缓冲器的大小的单位，在多个传输FIFO缓冲器223中存储从MAC设备230接收的发送数据信号（TX[1:0]）。具体地，转换器220可以包括：第四传输控制器221、多个传输FIFO缓冲器223、以及复用器225。

第四传输控制器221仅仅在TEXN信号的导通部分中，以传输FIFO缓冲器的大小的单位，在多个传输FIFO缓冲器223中存储从MAC设备230接收的发送数据信号（TX[1:0]）。具体地，第四传输控制器221可以在TEXN信号的导通部分中，在一个传输FIFO缓冲器中存储发送数据信号（TX[1:0]），并且可以在已经在一个传输FIFO缓冲器中存储信号之后，在另一个传输FIFO缓冲器中存储发送数据信号。

多个传输FIFO缓冲器223可以根据RMII信号的时钟信号来存储从第四传输控制器221接收的传输数据信号（RX[1:0]），并且可以根据比RMII信号的时钟信号更快的高速时钟信号，通过复用器225，将已存储传输数据信号（RX[1:0]）的传输FIFO缓冲器中的数据提供到串行接口210。

虽然在本示例性实施例中使用了两个传输FIFO缓冲器，但是在实践中也可以使用三个或更多的传输FIFO缓冲器。由于如所述地使用多个传输FIFO缓冲器，所以可能由于RMII信号的时钟信号与串行接口210的高速时钟信号之间的频率差而导致的异步可以得到解决。

此外，由于第四传输控制器221仅仅在TXEN信号的导通部分来将传输数据信号（RX[1:0]）传输到传输FIFO缓冲器，所以即使在通信接口200中生成的时钟信号（具有与RMII的时钟信号相同频率的时钟信号）具有与RMII信号的时钟信号稍微不同的时钟频率，仍可以防止信号的损失。

串行接口210可以使用比RMII信号的时钟信号更快的高速时钟信号来提取已存储传输数据信号的传输FIFO缓冲器的数据，可以通过将提取的数据与将被传输的另一RMII信号混合来生成单个串行信号，并且可以将生成的串行信号传输到信号处理装置100。

串行接口130接收串行信号，使用比RMII信号的时钟信号更快的高速时钟信号来解复用串行信号，并且将在解复用的信号中的与传输数据信号（TX[1:0]）相对应的信号提供给转换器120。

转换器120以接收FIFO缓冲器的大小的单位，在多个接收FIFO缓冲器123中存储通过串行接口130接收的信号。具体地，转换器120可以包括：第五传输FIFO控制器121、多个接收FIFO缓冲器123、复用器125、以及第六传输控制器127。

第五传输控制器121根据高速时钟信号，在一个接收FIFO缓冲器中存储通过串行接口130接收的信号，并且，如果已经在对应的接收FIFO缓冲器中存储了信号，则可以在另一个接收FIFO缓冲器中存储接收的信号。

多个接收FIFO缓冲器123可以根据比RMII信号的时钟信号更快的高速时钟信号，来存储从第五传输控制信号121接收的传输数据信号（TX），并且可以根据RMII信号的时钟，通过复用器125，将已存储的数据信号的FIFO缓冲器的数据传输到第六传输控制器127。

第六传输控制器127基于在多个接收FIFO缓冲器123中存储的数据、接收的TXEN信号、RMII信号的时钟信号来恢复传输数据信号（TX[1:0]），并且将恢复的传输数据信号（TX[1:0]）提供到PHY设备110。

虽然在图7中没有描述用于传输TXEN信号的操作，但是TXEN信号是指示传输数据信号（TX[1:0]）是否包括信息的控制信号，并且因此其具有低的时钟频率。因此，TXEN信号可以在没有进行转换器220的转换处理的情况下，通过串行接口210而被转换成串行信号，并且可以被传输到信号处理装置100。

图8是解释用于处理RMII的RMII_MDC信号和RMII_MD信号的操作的视图。

参考图8，PHY设备110接收RMII_MDC信号，并且交换RMII_MD信号。

转换器120识别RMII_MD信号是RMII_MDo信号还是RMII_MDi信号，并且，如果RMII_MD信号是要被传输到MAC设备230的RMII_MDi信号，则在异步缓冲器129中存储RMII_MDi信号，以防止RMII_MDi信号的异步，并且将所存储的RMII_MDi信号提供给串行接口130。

虽然在本示例性实施例中，通过使用四个D-触发器来实现异步缓冲器129，但是异步缓冲器129不限于此，在实践中可以使用不同的异步缓冲器。

如果RMII_MD信号是RMII_MDo信号，则转换器120可以将通过串行接口130接收的信号提供到PHY设备110来作为RMII_MD信号。

串行接口130使用比RMII信号的时钟信号更快的高速时钟信号，来提取在异步缓冲器129中存储的RMII_MDi信号，可以通过将提取的信号与要被传输的另一个RMII信号混合来生成单个串行信号，并且可以传输串行信号到通信接口200。

串行接口130可以从通信接口200接收串行信号，可以使用比RMII信号的时钟信号更快的高速时钟信号来解复用串行信号，可以在解复用的信号中，将与RMII_MDC相对应的信号提供给PHY设备110，并且可以在解复用的信号中，将与RMII_MDo相对应的信号提供给PHY设备110。

串行接口210接收串行信号，使用比RMII信号的时钟信号更快的高速时钟信号来解复用串行信号，并且在解复用的信号中将与RMII_MDi相对应的信号提供给MAC设备230，以作为RMII_MD信号。

串行接口130可以使用比RMII信号的时钟信号更快的高速时钟信号来提取在异步缓冲器229中存储的RMII_MDo信号，可以通过将提取的信号与要被传输的另一RMII信号混合来生成单个串行信号，并且可以将单个串行信号传输到信号处理装置100。

转换器220识别RMII_MD信号是RMII_MDo信号还是RMII_MDi信号，并且，如果RMII_MD信号是将被传输到PHY设备110的RMII_MDo信号，则将RMII_MDo信号存储在异步缓冲器229中，以防止RMII_MDo信号的异步，并且将存储的RMII_MDo信号提供到串行接口210。虽然在本示例性实施例中，通过使用四个D-触发器来实现异步缓冲器229，但是异步缓冲器229不限于此，在实践中可以使用不同的异步缓冲器。

如果RMII_MD信号是RMII_MDi信号，则转换器220可以将通过串行接口210接收的信号提供给MAC设备230，以作为RMII_MD信号。

MAC设备230传输RMII_MDC信号，并且交换RMII_MD信号。

虽然在图8中没有描述用于传输RMII_MDC信号的操作，但是RMII_MDC信号具有较低的时钟频率。因此，RMII_MDC信号可以在不进行转换器220的转换处理的情况下，通过串行接口210而被转换成串行信号，并且可以被传输到信号处理装置100。

图9是示出根据第三示例性实施例的信号处理装置的方框图。

如图9中所示，信号处理装置100包括：串行接口130、音频信号抖动去除器140、音频信号输入器和输出器150、以及通用（general）信号输入器和输出器160。

串行接口130将从显示装置300传输的多个数据的音频数据转换成包括多个时钟信号的I2S信号。串行接口130可以将包括多个时钟信号的I2S信号转换成串行通信方法的信号，以将I2S信号传输到外部显示装置300。包括在I2S信号中的多个时钟信号可以包括MCLK信号、BCLK信号、和LRCLK信号。

串行接口130可以通过USB接口来实现，但是这仅仅是一个例子，并且串行接口130可以通过其它高速数据接口来实现。

音频信号抖动去除器140使用多个时钟信号来生成新的主时钟信号（MCLK），以去除I2S信号的抖动分量。具体地，音频信号抖动去除器140使用BCLK信号、LRCLK信号、以及从显示装置300传输的MCLK信号来生成新的MCLK。

更具体地，音频信号抖动去除器140生成在其中MCLK信号频率的周期和相位中的至少一个被调节为与BCLK信号和LRCLK信号同步的新的MCLK。以下，音频信号抖动去除器140的详细构成将参考图10来进行描述。

音频信号输入器和输出器150接收音频信号，以将其传输到显示装置300。音频信号输入器和输出器150使用数字-模拟转换器（DAC）来对通过音频信号抖动去除器140去除了抖动分量的音频信号进行信号处理，并且将音频信号输出到外部装置（例如，扬声器）。

通用信号输入器和输出器160可以接收视频信号、控制信号、和附加信号，以通过串行接口130将其传输到显示装置300，并且可以将通过串行接口130从显示装置300传输的视频信号、控制信号、以及附加信号输出到外部装置。

在下文中，将参照图10来详细说明音频信号抖动去除器140。图10中所示的串行接口130、音频信号输入器和输出器150、以及通用信号输入器和输出器160与图9中的那些相同，因此省略了对其的详细描述。

如图10所示，音频信号抖动去除器140包括第一到第三缓冲器141-1、141-2、和141-3、控制信号生成器142、以及时钟信号生成器143。

第一到第三缓冲器141-1、141-2、和141-3暂时存储通过串行接口130转换的I2S信号的S-DATA信号、LRCLK信号、和BCLK信号。具体地，第一缓冲器151-1暂时存储S_Data信号，第二缓冲器141-2暂时存储LRCLK信号，并且第三缓冲器141-3暂时存储BCLK信号。然而，虽然在本示例性实施例中提供了与多个信号相对应的缓冲器，但是BCLK信号、LRCLK信号、和S-DATA信号可以暂时存储在单个缓冲器中。

第一至第三缓冲器141-1、141-2、和141-3可以是FIFO方法的缓冲器。

第一至第三缓冲器141-1、141-2、和141-3根据新的主时钟（MCLK）信号，输出暂时存储在其中的BCLK信号、LRCLK信号、以及S-DATA信号。

控制信号生成器142生成控制信号，以使用LRCLK信号、BCLK信号、和MCLK信号来生成新的MCLK信号。具体地，控制信号生成器142比较LRCLK信号的频率、BCLK信号的频率、以及MCLK信号的频率。

如果MCLK信号的频率与LRCLK信号的频率和BCLK信号的频率由于高速数据IF时钟信号而不同步，则控制信号生成器142生成控制信号，以控制时钟信号生成器143来生成新的MCLK信号，在其中，MCLK信号的频率的相位和周期中的至少一个被改变到与LRCLK信号和BCLK信号同步。

例如，控制信号生成器142可以生成控制信号来控制时钟信号生成器143，以生成新的MCLK信号，在其中，现有的MCLK信号的相位被改变，使得当LRCLK信号和BCLK信号为高的时间点可以与MCLK信号为高的时间点同步，并且当LRCLK信号和BCLK信号为低的时间点可以与MCLK信号为低的时间点同步。

另外，控制信号生成器142可以生成控制信号，以控制时钟信号生成器143来生成新的MCLK信号，在其中，现有的MCLK信号的周期被改变，使得MCLK信号的周期是LRCLK信号和BCLK信号的周期的N倍长（N是整数）。

控制信号生成器142将生成的控制信号输出到时钟信号生成器143。

时钟信号生成器143根据通过控制信号生成器142生成的控制信号来生成新的MCLK信号。此时，时钟信号生成器143可以使用本地振荡器（例如，晶体时钟生成器）和可拉锁相环（pullable PLL），来生成新的MCLK信号。

由于信号处理装置100可以如所述的通过单个线缆来传输多个数据，诸如音频数据、视频数据、以及控制数据，所以易于管理显示装置的外观的设计，并且音频信号的抖动分量被去除，使得声音质量没有恶化。

图11是示出了根据另一示例性实施例的显示装置的方框图。

根据另一个示例性实施例，显示装置400接收根据MPEG标准的传输流分组，对传输流分组进行信号处理，并且向用户提供了运动图像或静止图像。

执行上述功能的显示装置400可以是，但不限于电视机（TV）。然而，可以接收和处理传输流分组的，诸如机顶盒或移动终端的任何装置都可以是显示装置400。

如图11所示，显示装置400包括第一信号处理器500和第二信号处理器600。例如，第一信号处理器500包括调谐器（未示出），以从广播站接收符合MPEG标准的传输流分组，并且第二信号处理器600可以包括解码器（未示出），以对传输流分组进行解码。

如上所述，在根据另一示例性实施例的显示装置400中，用于接收传输流分组的元件，和用于对传输流分组进行解码的元件可以被设置在独立的芯片中。

通过高速数据接口，第一信号处理器500和第二信号处理器600可被连接到彼此。例如，高速数据接口（或高速网络接口）可以是提供了在其中符合MPEG标准的传输流分组可以被传输的带宽的IEEE1394。然而，不应该将其理解为限制性的，可以提供在其中符合MPEG标准的传输流分组可以被传输的带宽的任何接口都可以是在本示例性实施例中的高速数据接口。

在下文中，将参照图12和13来详细说明第一信号处理器500和第二信号处理器600。

图12是示出根据另一示例性实施例的第一信号处理器500的方框图。

参考图12，第一信号处理器500使用系统时间时钟（STC），生成用于每个传输流分组的时间信息，并且传输在其中插入时间信息的传输流分组和系统时间时钟。为了实现这一目标，如图12中所示，第一信号处理器500包括接收器510、存储器520、控制器530、以及发射器540。

接收器510接收传输流分组。具体地，接收器510可以使用广播网络，从广播站接收符合MPEG标准的传输流。在这种情况下，接收器510可以包括调谐器（未示出）、解调器（未示出）、以及均衡器（未示出）。

存储器520顺序地存储传输流分组。具体地，存储器520可以通过内存或硬盘驱动器来实现，并且可以以从接收器510接收传输流分组的顺序依序存储传输流分组。

控制器530控制第一信号处理器500的总体操作。具体地，控制器530可以控制接收器510来接收传输流分组，并且以接收传输流分组的顺序在存储部520中存储传输流分组。

在这种情况下，控制器530使用系统时间时钟来生成用于每个传输流分组的时间信息，并且将时间信息插入到相应的传输流分组，和存储传输流分组。

可以通过计数器（未示出）来获得系统时间时钟，所述计数器对预定频率（例如，27MHz）的时钟信号进行计数。控制器530可以使用计数器对当接收传输流分组时的时间点进行计数，并且可以将计数值插入到相应的传输流分组和存储传输流分组。

例如，如果在通过接收器510接收第一传输流分组的时间点，计数器的计数值为“A”，则“A”可以插入到第一传输流分组的报头区域，并且第一传输流分组可以被存储在存储器520中。如果当在第一传输流分组之后接收第二传输流分组的时间点处，计数器的计数值为“B”，则“B”可以插入到第二传输流分组的报头区域，并且第二传输流分组可以被存储在存储器520中。

此处描述的系统时间时钟可以是已经基于在传输流分组中包括的节目时钟参考（PCR）信息而校正的系统时间时钟。

广播站将通过以预定的时间间隔来对系统时间时钟进行采样而获得的值添加到传输流分组，并且传输传输流分组。在此，采样值是PCR信息。为了正常解码和输出从广播站接收的传输流分组，显示装置400使用从广播站传输的PCR信息，将显示装置400的系统时间时钟与广播台的系统时钟同步。也就是说，控制器530可以检测在显示装置400的系统时间时钟和从传输流分组检测的PCR信息之间的误差，可以使用所检测的误差来校正显示装置400的系统时间时钟，并且可以将显示装置400的系统时间时钟与广播站的系统时钟同步。

控制器530可以进行控制，以基于校正的系统时间时钟来检测时间信息，即，当传输流分组被接收的时间点，将检测的时间信息插入到相应的传输流分组，并在存储器520中存储传输流分组。

发射机540将在其中插入时间信息的传输流分组和系统时间时钟传输到第二信号处理器600。具体地，发射机540可以通过高速数据接口，将在其中插入时间信息的传输流分组和系统时间时钟传输到第二信号处理器600。系统时间时钟可以是已经基于从传输流分组检测的PCR信息而被校正的系统时间时钟。

图13是示出根据另一个示例性实施例的第二信号处理器600的方框图。第二信号处理器600可以接收在其中插入时间信息的传输流分组和系统时间时钟，并且可以处理传输流分组。为了实现这一目标，如图13所示，第二信号处理器600包括接收器610、存储器620、以及控制器630。

接收器610接收向其中插入时间信息的传输流分组和系统时间时钟。具体地，接收器610可以通过高速数据接口，从第一信号处理器500接收在其中插入时间信息的传输流分组和系统时间时钟。系统时间时钟可以是已经基于从传输流分组检测的PCR信息而校正的系统时间时钟。

存储器620顺序地存储传输流分组。具体地，存储器620可以通过内存或硬盘驱动器来实现，并且可以通过接收器610，以接收传输流分组的顺序而依序存储传输流分组。

控制器630控制第二信号处理器600的整体操作。具体地，控制器630可以控制接收器610来接收传输流分组，和以接收传输流分组的顺序在存储器620中存储传输流分组。

特别地，控制器630可以使用在存储的传输流分组中包括的时间信息和系统时间时钟，来检测关于传输流分组的比特率信息。通过控制器630检测的比特率信息可以是关于从第一信号处理器500接收的传输流分组的比特率信息。也就是说，即使通过高速数据接口变化了传输流分组的比特率，控制器630仍可以检测在变化之前的传输流分组的比特率。

具体地，控制器630使用被包括在传输流分组中的时间信息和系统时间时钟，来计算传输流分组之间的接收时间差，并且计算接收时间差和传输流分组的大小，从而检测关于传输流分组的比特率信息。根据MPEG标准，传输流分组的大小可以是188个字节。

例如，第一信号处理器500从广播站顺序接收第一传输流分组和第二传输流分组，并且在接收点处分别计数的“A”和“B”被插入到相应的传输流分组，以便与系统时间时钟一起被传输到第二信号处理器600。

在这种情况下，控制器630使用从第一信号处理器500接收的、被插入到第一传输流分组的时间信息“A”和被插入到第二传输流分组的时间信息“B”，以及接收的系统时间时钟，来计算在第一信号处理器500的时间信息“A”和时间信息“B”之间的接收时间差。此外，控制器630将188个字节，即，传输流分组的大小除以计算的时间差，以便检测关于传输流分组的比特率信息。

如上所述，控制器630使用插入到第一信号处理器500的时间信息和系统时间时钟，以检测关于传输流分组的比特率信息，从而，控制器630可以检测从广播站接收的传输流分组的比特率，而不论高速接口如何。

图14是示出了根据示例性实施例的、用于处理从物理层到MAC的信号的方法的流程图。

参考图14，要从物理层（PHY）传输到媒体接入控制（MAC）的多个信号被转换成单个串行信号（S1410）。具体地，可以将多个信号暂时存储在缓冲器中，并且通过使用比RMII信号的时钟信号更快的高速时钟信号，对信号进行复用，则可以将暂时存储在缓冲器中的多个信号转换成单个串行信号。此时，要从PHY传输到MAC的多个信号可以是两个接收数据信号，即，RMII信号的RMII_MD信号和CRS_DV信号。

使用串行接口来传输转换的串行信号（S1420）。

传输的串行信号被解复用成多个信号（S1430）。具体地，传输的串行信号可以被恢复成两个接收数据信号，即，RMII_MD信号和CRS_DV信号。

向MAC提供被解复用的多个信号（S1440）。

因此，由于根据示例性实施例的信号处理方法以串行通信方法来交换RMII信号，所以可以通过使用单个线缆而容易地交换RMII信号。此外，可以在具有图1的结构的显示系统上执行图14的信号处理方法，并且可以在其它显示装置上执行。

图15是示出了根据示例性实施例的、用于处理从MAC到PHY的信号的方法的流程图。

参考图15，要从MAC传输到PHY的多个信号被转换成单个串行信号（S1510）。具体地，可以将多个信号暂时存储在缓冲器中，并且通过使用比RMII信号的时钟信号更快的高速时钟信号，对信号进行复用，则可以将暂时存储在缓冲器中的多个信号转换成单个串行信号。此时，要从MAC传输到PHY的多个信号可以是三个传输数据信号，即，RMII信号的RMII_MDC信号、RMII_MD信号、和TXEN信号。

将转换的串行信号传输到串行接口（S1520）。

传输的串行信号被解复用成多个信号（S1530）。具体地，传输的串行信号可以被恢复为三个传输数据信号，即，RMII_MDC信号、RMII_MD信号、和TXEN信号。

将解复用的多个信号提供给PHY（S1540）。

因此，由于根据示例性实施例的信号处理方法以串行通信方法来交换RMII信号，所以其可以通过使用单个线缆而容易地交换RMII信号。此外，图15的信号处理方法可以在具有图1的结构的显示系统上执行，并且可以在其它显示装置上执行。

在下文中，将参考图16来解释根据示例性实施例的、用于处理信号处理装置100的音频信号的方法。

信号处理装置100从显示装置300接收多个数据（S1610）。信号处理装置100可以使用串行接口130，通过单个线缆来接收多个数据。所述多个数据可能包括音频数据、视频数据、和控制数据。

信号处理装置100将多个数据的音频数据转换成包括多个时钟信号的音频信号（S1620）。具体地，信号处理装置100可以将串行通信方法的音频信号转换成包括多个时钟信号的I2S信号。I2S信号可以包括S-DATA信号、LRCLK信号、BCLK信号、以及MCLK信号。

信号处理装置100使用在转换的音频信号中包括的多个时钟信号来生成新的主时钟（MCLK）（S1630）。具体地，信号处理装置100可以在缓冲器中暂时存储转换的I2S信号的BCLK信号、LRCLK信号、和S-DATA信号。信号处理装置100生成控制信号，以使用LRCLK信号、BCLK信号、和MCLK信号来生成新的MCLK信号。信号处理装置100生成新的MCLK信号，在其中，现有的MCLK信号的相位和周期中的至少一个根据控制信号而被改变。

信号处理装置100根据新的主时钟（MCLK）信号而输出音频信号（S1640）。具体地，信号处理装置100可以根据新的主时钟（MCLK）信号来输出暂时存储在缓冲器中的LRCLK信号、S_Data信号、和BCLK信号。

根据上述用于处理音频信号的方法，诸如音频数据、视频数据、和控制数据的多个数据可以通过单个线缆而传输，因此易于管理显示装置的外观设计，并且，由于音频信号的抖动分量被去除，所以声音质量没有恶化。

虽然在上述的示例性实施例中，信号处理装置100包括音频信号抖动去除器140，以去除音频信号的抖动分量，但是其仅仅是一个例子，并且显示装置300可以包括音频信号抖动去除器140，以去除从信号处理装置100输出的音频信号的抖动分量。

图17是解释根据示例性实施例的用于处理传输流分组的方法的流程图。具体地，将解释用于处理包括第一信号处理器和第二信号处理器的显示装置的传输流分组的方法。

第一信号处理器使用系统时间时钟，生成用于每个传输流分组的时间信息，并且传输在其中插入时间信息的传输流分组和系统时间时钟（S1710）。

具体地，第一信号处理器可以接收传输流分组，并且可以顺序地存储传输流分组。第一信号处理器可以使用系统时间时钟来生成用于每个传输流分组的时间信息，可以将时间信息插入到相应的传输流分组，并且可以存储传输流分组。

在其中插入时间信息的传输流分组和系统时间时钟可以被传输到第二信号处理器。在其中插入时间信息的传输流分组和系统时间时钟可以通过高速数据接口而被传输到第二信号处理器。

系统时间时钟可以是已经基于包括在传输流分组中的节目时钟参考（PCR）而被校正的系统时间时钟。

第二信号处理器接收在其中插入时间信息的传输流分组和系统时间时钟，并且处理传输流分组（S1720）。具体地，第二信号处理器接收在其中插入时间信息的传输流分组和系统时间时钟，并且顺序地存储传输流分组。第二信号处理器可以使用包括在传输流分组的时间信息和系统时间时钟，来检测关于传输流分组的比特率信息。

因为上面已经描述了示例性实施例中，所以省略了重复的解释和说明。

根据示例性实施例，由于使用在其中插入时间信息的传输流分组和从第一信号处理器接收的系统时间时钟，来检测关于传输流分组的比特率信息，所以即使由于高速数据接口而导致比特率发生变化，也仍然可以检测在变化之前的关于传输流分组的比特率。

一种用于执行根据上述的示例性实施例的方法的程序可以被存储和应用在各种记录介质中。

具体地，用于执行上述方法的代码可以被存储在通过终端装置可读的各种记录介质中，诸如随机存取存储器（RAM）、闪速存储器、只读存储器（ROM）、可擦除可编程ROM（EPROM）、电子可擦除可编程ROM（EEPROM）、寄存器、硬盘、可移动盘、存储卡、USB存储器、CD-ROM。

上述示例性实施例和优点仅仅是示例性的，并且不应被解释为用于限制本发明的概念。示例性实施例可以容易地应用于其它类型的装置。此外，对于示例性实施例的描述是说明性的，而不是用于限制权利要求的范围，并且对于本领域技术人员来说许多替换、修改、和变化将是显而易见的。

Claims (14)

1.一种信号处理装置，其可以连接到显示装置，所述信号处理装置包括：

物理层设备，所述物理层设备被连接到外部网络；

串行接口，所述串行接口连接到所述物理层设备和所述显示装置；以及

转换器，所述转换器对将要从所述物理层设备传输到所述显示装置的媒体接入控制（MAC）设备的第一信号进行转换，并且将所述第一信号提供到所述串行接口，以及将通过所述串行接口接收的第二信号进行转换，并且将所述第二信号提供到所述物理层设备。

2.根据权利要求1所述的信号处理装置，其中，所述转换器对将要从所述物理层设备传输到所述显示装置的MAC设备的所述第一信号进行转换，将所述转换的第一信号暂时存储在预定尺寸的缓冲器中，并且通过所述串行接口将暂时存储的所述第一信号提供到所述MAC设备。

3.根据权利要求2所述的信号处理装置，其中，所述串行接口使用比简化媒体独立接口（RMII）信号的时钟信号更快的高速时钟信号，复用暂时存储在所述转换器的缓冲器中的所述第一信号，并且将复用的所述第一信号传输到所述显示装置。

4.根据权利要求1所述的信号处理装置，其中，所述物理层设备将两个接收数据信号，即，载波侦听数据有效（CRS_DV）信号以及简化媒体独立接口_管理数据（RMII_MD）信号，传输到所述MAC设备，并且从所述MAC设备接收三个传输数据信号，即，简化媒体独立接口_管理数据时钟（RMII_MDC）信号、和简化媒体独立接口_管理数据（RMII_MD）信号、以及传输使能（TXEN）信号。

5.根据权利要求4所述的信号处理装置，其中，所述转换器包括多个传输先进_先出（FIFO）缓冲器，并且以传输FIFO缓冲器的尺寸的单位，在多个传输FIFO缓冲器中存储两个接收数据信号，

其中，使用比RMII数据的时钟信号更快的高速时钟信号，所述串行接口提取已经存储了两个接收数据信号的FIFO缓冲器的数据。

6.根据权利要求5所述的信号处理装置，其中，所述转换器仅仅在所述CRS_DV信号的导通部分中，在所述传输FIFO缓冲器中存储所述两个接收数据信号。

7.根据权利要求4所述的信号处理装置，其中，所述转换器将所述RMII_MD信号分割成要被传输到所述MAC设备的RMII_MDi信号和将要从所述MAC设备接收的RMII_MDo信号，并且提供所述RMII_MDi信号到所述串行接口。

8.根据权利要求4所述的信号处理装置，其中，所述转换器包括多个接收FIFO缓冲器，

其中，所述串行接口以接收FIFO缓冲器的尺寸的单位，在多个接收FIFO缓冲器中存储对应于所述两个传输数据信号的串行信号，

其中，所述转换器基于在所述接收FIFO缓冲器中存储的数据、所述RMII信号的时钟信号、以及所述TXEN信号，来恢复所述两个传输数据信号，并且向所述物理层设备提供两个恢复的传输数据信号。

9.根据权利要求4所述的信号处理装置，其中，如果接收到对应于所述RMII_MDo信号的串行信号，则所述转换器向所述物理层设备提供所接收到的串行信号以作为所述RMII_MD信号。

10.根据权利要求1所述的信号处理装置，进一步包括：信号输入器和输出器，所述信号输入器和输出器输入和输出从所述外部装置输入的和输出到所述显示装置的视频信号、音频信号、以及控制信号中的至少一个，

其中，所述串行接口提供所述视频信号、所述音频信号、和所述控制信号中的至少一个到所述显示装置。

11.一种用于处理物理层和用于接入显示装置的通信网络的媒体接入控制（MAC）之间的信号的方法，所述方法包括：

将要从所述物理层传输到所述MAC的多个信号转换成单个串行信号；

将转换的所述串行信号传输到串行接口；

将传输的所述串行信号解复用为多个信号；以及

将解复用的所述多个信号提供给所述MAC。

12.根据权利要求11所述的方法，其中，要从所述物理层传输到所述MAC的所述多个信号是两个接收数据信号，即，RMII信号的载波侦听_数据有效（CRS_DV）信号，以及简化媒体独立接口_管理数据（RMII_MD）信号。

13.根据权利要求11所述的方法，其中，所述转换包括将多个信号暂时存储在缓冲器中，以及通过使用比所述RMII信号的时钟信号更快的高速时钟信号复用所述多个信号，将暂时存储在缓冲器中的所述多个信号转换成单个串行信号。

14.根据权利要求13所述的方法，其中，所述MAC被提供在所述显示装置中，并且所述物理层被提供在与所述显示装置分离的装置中。

Images