CN103210449A

CN103210449A - 存储器上用于可扩展性能的管线架构

Info

Publication number: CN103210449A
Application number: CN2011800547499A
Authority: CN
Inventors: R·孙达拉姆; D·考; D·J·齐默尔曼
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2010-11-15
Filing date: 2011-11-07
Publication date: 2013-07-17
Anticipated expiration: 2031-11-07
Also published as: WO2012067871A3; CN103210449B; US20120120722A1; KR101521032B1; KR20130095303A; WO2012067871A2; US8909849B2; CN105513634A

Abstract

提供了一种用于数据存储的装置。在一个实施例中，所述装置包括相变存储器设备，所述相变存储器设备包括相变存储器存储元件。所述装置还包括控制逻辑，用于控制两条或更多条置位管线以便以交错方式服务存储器请求，使得存储器请求的置位操作开始于不同时间。

Description

存储器上用于可扩展性能的管线架构

技术领域

本发明的实施例涉及计算机系统中的数据存储；更特别地，本发明的实施例涉及半导体存储器。

背景技术

相变存储器（PCM）是一种使用硫族化合物材料作为存储器元件的设备。存储器元件是存储信息的元件。相变存储器通过在非晶相和晶相之间改变元件的相位而将信息存储在存储器元件上。通常，非晶相与所谓的复位（reset）状态相关联，而晶态与所谓的置位（set）状态相关联。多级存储器可具有在置位状态和复位状态之间的多个中间状态。

在编程操作中，相变存储器可通过施加偏压以及产生的电流而进行转变以从非晶态转变成晶态或者从晶态转变成非晶态。

在一些相变存储器中，双向阈值开关（OTS）用作选择设备。PCM和双向阈值开关的集成的存储器存储元件（单元）被称为PCMS。通常，高的功率量用于写PCMS。该功率要求将存储器的阵列带宽限制为例如10-25M字节/秒。

附图说明

通过下文给出的详细说明以及参考本发明的各个实施例的附图，可以更全面地理解本发明的实施例，但是，所述详细说明和附图不应视为将本发明限制为具体的实施例，而是仅为了解释和理解。

图1为根据本发明的一个实施例的存储器设备的框图。

图2示出了根据本发明的一个实施例的电流消耗轮廓。

图3为根据本发明的一个实施例的存储器写的波形图。

图4为写PCMS存储器设备的过程的一个实施例。

图5示出了与本发明的一个实施例一起使用的计算机系统。

图6示出了与本发明的一个实施例一起使用的点对点计算机系统。

具体实施方式

提出了一种用于数据存储的装置。在一个实施例中，该装置包括相变存储器设备，所述相变存储器设备包括相变存储器存储元件。该装置进一步包括控制逻辑，用于控制两条或更多条置位管线以便以交错的方式服务存储器请求（例如，读或写请求），使得存储器请求的置位操作开始于不同时间。

在下面的说明中，阐述了多个细节以提供对本发明实施例的更全面的解释。然而，对于本领域技术人员显而易见的是，本发明的实施例可在不具有这些具体细节的情况下实施。在其它实例中，公知的结构和设备以框图形式显示而不是详细地显示，从而避免模糊本发明的实施例。

随后的详细说明的一些部分以对计算机存储器内的数据位的操作的算法和符号表示的方式呈现出。这些算法描述和表示是数据处理领域的技术人员用于向本领域其他技术人员最有效地传达他们的工作实质的手段。算法在此且通常被构思为导向期望结果的步骤的自相容序列。步骤是要求物理量的物理操纵的那些步骤。通常地但非必要地，这些量呈现为能够被存储、传递、组合、比较和以其它方式操纵的电信号或磁信号的形式。已经证实，主要是为了共同使用的原因，有时将这些信号称为位、值、元素、符号、字符、项、数字等是方便的。

然而，应当牢记的是，所有这些和类似的术语应当与适合的物理量相关联并且仅为应用于这些量的方便的标记。除非特别指出，否则如从下面的讨论中显知，应理解在整篇说明书中，使用诸如“处理”或“计算”或“运算”或“确定”或“显示”等术语的讨论是指操纵并将表示为计算机系统的寄存器和存储器内的物理（电子）量的数据变换成类似地表示为计算机系统存储器或寄存器或其它这样的信息存储、传送或显示设备内的物理量的其它数据的计算机系统或类似电子计算设备的动作和处理。

本发明的实施例还涉及用于执行本文所述的操作的装置。一些装置可专门构造以用于所需目的，或者其可以包括由存储在计算机中的计算机程序选择性地激活或重构的通用型计算机。这种计算机程序可存储在计算机可读存储介质中，诸如但不限于包括软盘、光盘、CD-ROM、DVD-ROM和磁光盘、只读存储器（ROM）、随机存取存储器（RAM）、EPROM、EEPROM、NVRAM、磁或光卡的任何类型的盘、或适于存储电子指令的任何类型的介质，并且每种计算机可读存储介质均与计算机系统总线耦合。

本文所描述的方法和装置是用于控制用于数据存储的存储器设备。具体地，控制存储器设备的方法和装置主要是参照多核处理器计算机系统来讨论的。然而，控制存储器设备的方法和装置并不限于此，因为它们可在任意集成电路设备或系统上或者与任意集成电路设备或系统结合实施以及与其它源结合实施，所述任意集成电路设备或系统例如为手机、个人数字助理、嵌入式控制器、移动平台、桌面平台和服务器平台。

概述

提出一种用于数据存储的装置。在一个实施例中，该装置包括相变存储器设备，所述相变存储器设备包括相变存储器存储元件。该装置进一步包括控制逻辑，用于控制两条或更多条置位管线以便以交错的方式服务存储器请求，使得存储器请求的置位操作开始于不同时间。在一个实施例中，装置能够作为非易失性存储器设备、易失性存储器设备（例如，类似于DRAM或SRAM）或两者而操作。

图1是根据本发明的一个实施例的存储器设备的框图。诸如总线和外围设备等许多相关部件并未示出以避免使本发明模糊。参照图1，存储器设备101包括控制逻辑121和存储器元件130。在一个实施例中，控制逻辑121进一步包括控制一条或多条复位管线的复位管线逻辑122。在一个实施例中，控制逻辑121进一步包括控制一条或多条置位管线的置位管线逻辑123。在一个实施例中，存储器设备101经由数据/控制110来接收存储器请求。

在一个实施例中，存储器设备101为PCMS存储器设备。在一个实施例中，存储器元件130包括存储元件，例如PCMS存储元件、PCM存储元件、双向统一存储器（OUM）元件、堆栈式PCM存储元件、具有类似于PCMS存储元件的电流轮廓（profile）的存储元件或其任意组合。在一个实施例中，PCMS存储元件包括串联耦合的双向阈值开关和硫族化合物存储器元件。

在一个实施例中，复位管线逻辑122管理并控制两条复位管线。置位管线逻辑123管理并控制十组置位管线，其中每组均包括四条置位管线。本领域技术人员将理解的是，这些配置（例如，管线的数量）可按比例放大或缩小而保持近似相同的功能。

在一个实施例中，存储器设备101包括发生在高电压电平和低电压电平之间振荡的脉冲信号的脉冲信号发生模块或脉冲发生单元（未示出）。在一个实施例中，通过改变工作电流而使PCM存储元件晶化。本领域技术人员将理解的是，存在用于发生脉冲信号以便置位或复位PCM存储元件的不同的电流轮廓。在一个实施例中，存储器设备101包括模拟/数字逻辑，例如脉冲信号发生逻辑、位选择开关、执行写操作的充电/放电电路。

在一个实施例中，前述单元显示为离散的部件。其它的实施例是可能的，其中这些单元中的一些或全部集成在设备内或其它部件内。在其它实施例中，上述单元以硬件、软件或其组合遍及系统分布。

下文将另外参照其余的附图来更加详细地说明控制逻辑121、复位管线逻辑122、置位管线逻辑123的操作。

图2示出了根据本发明的一个实施例的电流消耗轮廓图。在包括选择和实际写的写操作期间，PCMS阵列消耗非恒定的电流。在一个实施例中，选择比实际写消耗多例如100倍的功率。然而，选择使用不到总时间的5%。参照图2，在一个实施例中，PCMS存储元件在选择和实际写之间消耗非恒定的电流。在选择期间，在短时间段内高电流（210）超过200uA。在实际写期间，在较长的时间段内低电流（220）为大约50uA。

在一个实施例中，交错存储元件的选择分散了高电流的消耗，从而能够在访问多个存储元件时减少总地峰值功率。在一个实施例中，存储器控制器（例如，关于图1的控制逻辑121）交错选择相位并且使用多条用于实际写的管线（其花费更长的时间来执行）来实现更佳的功率-带宽方案。

PCMS操作

图3是根据本发明的一个实施例的存储器写的波形图。参照图3，在一个实施例中，存储器设备包括信号（例如DQin301）、复位管线311-312、置位管线321-324、置位管线331-334以及其它置位管线。在一个实施例中，例如，存储器设备包括两条复位管线和四十条置位管线。置位管线被分组为每组四条（例如，置位管线321-324）。

在一个实施例中，对PCMS存储元件编程包括针对PCMS存储元件的复位操作以及随后的置位操作。置位（写）操作进一步包括选择和实际写。

在一个实施例中，存储器设备包括结合交错方案执行存储器写的存储器控制器（例如，关于图1的控制逻辑121）。该架构能够在最优功率下扩展至期望性能。

在一个实施例中，存储器设备从DQin301接收输入数据（例如，以100MT/s的速率）。存储器设备能操作以对于复位操作以4个字节为一批来批量地取得，且随后对于置位操作以40个字节为一批来批量地处理。来自DQin301的第一4个字节由“x”表示，而后续4个字节由“o”表示（参见图3）。

在一个实施例中，复位操作使用两个复位周期。例如，用于来自DQin301的第一四字节数据的复位操作开始于复位管线311。用于来自DQin301的第二四字节数据的复位操作在复位管线311处的第一四字节数据的开始时间之后的40ns时开始于复位管线312。在一个实施例中，在第二四字节数据开始于复位管线312之后大约40ns时，用于第三四字节数据的复位操作开始于复位管线311。

在一个实施例中，在前一四字节数据之后40ns时开始用于后续四字节数据的复位操作（以交错方式）。在一个实施例中，两个连续复位操作的开始时间之间的差在本文称为复位交错周期（持续时间）。在一个实施例中，复位交错周期为40ns。

在一个实施例中，置位操作使用置位管线的大约410ns。例如，来自DQin301的第一四字节数据开始于复位管线311，随后在自复位操作开始时间起80ns（两个复位周期）之后进行到置位操作（在置位管线321处）。以交错方式处理四字节数据（当执行置位操作时）以减少或防止两个后续选择之间的重叠。在一个实施例中，使用四条置位管线（例如，置位管线312-324）。每条置位管线交错相隔10ns。在一个实施例中，两个（连续）置位操作的开始时间之间的差在本文称为置位交错周期。在一个实施例中，置位交错周期为大约10ns。

在一个实施例中，结合置位管线331-334处理第二四字节数据（来自复位管线312）。通过类似方式，每条管线交错相隔达至少一置位交错周期（例如，10ns）。在一个实施例中，例如，来自DQin301的第40个字节在置位管线340（第40条置位管线）中进行并且其对应的置位持续时间结束于自第一四字节数据到达复位管线311的时间起880ns时。

本领域技术人员将理解的是，置位交错周期的持续时间和复位交错周期的持续时间对于不同的管线可增加或减小。在一个实施例中，与轮廓图、操作系统、用户配置设定、采样结果或其组合相结合来确定值。

在一个实施例中，例如，所有复位操作的95%在第一复位周期（例如，周期350）内完成，该第一复位周期为40ns。周期350包括两个脉冲。其余5%的复位操作在第二复位周期（例如，周期351）内完成，该第二复位周期包括两个附加脉冲。在一个实施例中，执行用于写完成的交错重脉冲（re-pulse）。在当前数据上处理多个复位脉冲，同时在之前的数据上正在处理置位脉冲。利用2-6个附加脉冲（具有较小延时影响的5%的附加功率），复位操作的完成从标定的95%增加到100%（通常通过2个脉冲来实现）。

在一个实施例中，通过在执行复位操作和置位操作中扩展并行性，更高的吞吐量变得可能（例如，为200MT/s/pin或400MT/s/pin）。例如，表1示出了在一个实施例中的配置的示例。

表1可扩展架构

在一个实施例中，可扩展存储器架构与PCM/PCMS技术相结合有助于实现高的带宽以及在高的写带宽（例如，每秒400M字节）下实现低/固定的延时时间，同时改善功耗。这种架构可允许存储器带宽按IO带宽的水平进行缩放。如果存储器带宽（阵列带宽）等于接口带宽，则可能消除管芯缓冲器（die buffer）。

在一个实施例中，与没有交错的情况下的600mW相比，峰值功率被限制在一个值（例如，100mW）内。这是重要的，因为电流通常来自片上电荷泵，片上电荷泵以10%的功率效率产生高电压。

在一个实施例中，控制逻辑可操作以控制两条或更多条置位管线以便以交错方式服务存储器访问，使得存储器访问的操作开始于不同时间。控制逻辑可操作以便至少基于置位周期、复位周期和置位交错周期来确定在使用时哪条置位管线以及哪条复位管线（以及多少条）是活跃的。在一个实施例中，置位管线的数量部分地基于置位交错周期以及完成置位操作的时间（置位周期）。置位交错周期的长度部分地基于相变存储器存储元件的功率轮廓或相变存储器存储元件的非恒定电流消耗轮廓。

在一个实施例中，复位管线逻辑控制一条或多条复位管线。置位管线逻辑控制两条或更多条置位管线以便当执行置位操作时减小峰值功率。

在一个实施例中，复位管线逻辑可操作以执行第一复位操作和后续的复位操作，使得后续复位操作在第一复位操作已开始至少复位交错周期之后开始。在一个实施例中，第一复位操作开始于第一复位周期开始时，并且后续复位操作开始于继第一复位周期后的另一复位周期开始时。在一个实施例中，复位管线逻辑控制后续复位操作，使其仅在继前一复位操作的开始时间后的复位交错周期（例如，40ns）之后开始。在一个实施例中，在包括第一复位周期和第二复位周期的两个复位周期中完成复位操作。第二复位周期是执行写完成的重脉冲。

在一个实施例中，置位操作的开始时间彼此交错相隔达至少一置位交错周期。置位管线逻辑可操作以执行第一置位操作和后续置位操作。第一置位操作和后续置位操作的开始时间之差为置位交错周期的长度。在一个实施例中，置位管线逻辑可操作以安排置位操作的开始时间以便当执行置位操作时减小选择相位之间的重叠。置位管线逻辑控制后续置位操作，使其在继前一置位操作的开始时间后的置位交错周期（例如，10ns）之后开始。置位管线逻辑对何时开始每个置位操作进行调度以便当执行置位操作时减小选择相位的重叠。

图4是写PCMS存储器设备的过程的一个实施例。该过程是通过处理逻辑执行的，该处理逻辑可包括硬件（电路、专用逻辑等）、软件（例如在通用计算机系统或专用机上运行的软件）或硬件和软件两者的组合。在一个实施例中，所述过程是与PCMS存储器控制器（例如，关于图1的控制逻辑121）相结合来执行的。

参照图4，在一个实施例中，处理逻辑通过接收存储器请求而开始。在一个实施例中，处理逻辑接收待写/编程的若干字节（处理块401）。

在一个实施例中，写操作（或对存储元件进行编程的操作）包括置位操作后的复位操作。处理逻辑控制一条或多条复位管线以便以交错方式执行复位操作（处理块402）。例如，每个复位操作彼此交错隔开达至少一时间段（在本文称为复位交错周期）。在一个实施例中，复位交错周期为40ns。

在一个实施例中，处理逻辑控制以交错方式执行（调度）置位操作的两条或更多条置位管线（处理块403）。例如，置位操作的开始时间与其它置位操作的开始时间交错隔开达至少一时间段（在本文中称为置位交错周期）。在一个实施例中，置位交错周期为10ns。

本发明的实施例可在各种电子设备和逻辑电路中实施。此外，包括本发明的实施例的设备或电路可包括在各种计算机系统内。本发明的实施例还可以包括在其它计算机系统拓扑结构和架构中。

例如，图5示出了与本发明的一个实施例相结合的计算机系统。处理器705访问来自级别1（L1）高速缓冲存储器706、级别2（L2）高速缓冲存储器710和主存储器715的数据。在本发明的其它实施例中，高速缓冲存储器706可以为由计算机系统存储器分级结构内的L1高速缓冲存储器以及诸如L2高速缓冲存储器的其它存储器构成的多级高速缓冲存储器，并且高速缓冲存储器710为诸如L3高速缓冲存储器或更大级别的多级高速缓冲存储器的后续的较低级高速缓冲存储器。此外，在其它实施例中，计算机系统可具有作为用于多于一个处理器核心的共享高速缓冲存储器的高速缓冲存储器710。

处理器705可具有任意数量的处理核心。然而，本发明的其它实施例可在系统内的其它设备内实施或者以硬件、软件或其某种组合遍及整个系统分布。

主存储器715可在各种存储器源中实施，诸如动态随机存取存储器（DRAM）、硬盘驱动（HDD）720、基于NVRAM技术的固态盘725、PCM存储器、或者经由网络接口730或经由包含各种存储设备和技术的无线接口740距计算机系统远程地定位的存储器源。高速缓冲存储器可位于处理器内或者与处理器紧靠近，例如在处理器的局部总线707上。此外，高速缓冲存储器可包含相对快速的存储器单元，例如六晶体管（6T）单元或近似等于或快于访问速度的其它存储器单元。

然而，本发明的其它实施例可存在于其它电路、逻辑单元或图5的系统内的设备中。此外，本发明的其它实施例可遍及多个电路、逻辑单元或图5示出的设备分布。

类似地，至少一个实施例可在点对点计算机系统内实施。例如，图6示出了以点对点（PtP）配置布置的计算机系统。特别地，图6示出了其中处理器、存储器和输入/输出设备通过多个点对点接口互连的系统。

图6的系统还可以包括多个处理器，为了清晰起见，仅示出了两个处理器870、880。处理器870、880可各自包括与存储器850、851连接的局部存储器控制器中心（MCH）811、821。处理器870、880可利用PtP接口电路812、822经由点对点（PtP）接口853来交换数据。处理器870、880的每一个可利用点对点接口电路813、823、860、861经由各自的PtP接口830、831与芯片组890交换数据。芯片组890还可经由高性能图形接口862与高性能图形电路852交换数据。本发明的实施例可耦合到计算机总线（834或835），或者可在芯片组890内或在数据储存器875内或在图6的存储器850内。

然而，本发明的其它实施例可存在于其它电路、逻辑单元或图6的系统内的设备中。此外，本发明的其它实施例可遍及多个电路、逻辑单元或图6示出的设备分布。

本发明不限于所描述的实施例，而是可通过在所附权利要求书的精神和范围内进行修改和改动而实施。例如，应当理解的是，本发明能适合与所有类型的半导体集成电路（“IC”）芯片一起使用。这些IC芯片的示例包括但不限于处理器、控制器、芯片组部件、可编程逻辑阵列（PLA）、存储器芯片、网络芯片等。而且，应当理解的是，可能已经给出了示例性的尺寸/模型/值/范围，但是本发明的实施例不限于此。随着制造技术（例如，光刻法）逐渐成熟，期望可制造出更小尺寸的设备。

尽管在已阅读前面的说明之后本发明的实施例的多种改动和修改无疑对于本领域普通技术人员而言变得显而易见，但是应当理解，通过例示的方式所显示和所描述的任何特定实施例绝不意在限制。因此，对各个实施例的细节的参照不旨在限制本身仅记述被视为对于本发明必需的那些特征的权利要求的范围。

Claims

1.一种装置，包括：

相变存储器设备，其包括多个相变存储器存储元件；以及

控制逻辑，用于控制两条或更多条置位管线以交错方式服务存储器访问，使得所述存储器访问的置位操作开始于不同时间。

2.如权利要求1所述的装置，其中所述存储器访问为写操作，其中所述置位操作的开始时间彼此交错相隔至少达一置位交错周期。

3.如权利要求1所述的装置，其中相变存储器存储元件包括串联耦合的双向阈值开关和硫族化合物存储器元件。

4.如权利要求1所述的装置，其中所述控制逻辑包括：

复位管线逻辑，用于控制一条或多条复位管线；以及

置位管线逻辑，用于控制所述两条或更多条置位管线以当执行所述置位操作时减小峰值功率。

5.如权利要求4所述的装置，其中所述复位管线逻辑能操作以执行第一复位操作和第二复位操作，其中所述第二复位操作在所述第一复位操作已开始达至少一复位交错周期之后开始。

6.如权利要求5所述的装置，其中所述第一复位操作在两个复位周期内完成，所述两个复位周期包括执行用于写完成的重脉冲的第二复位周期。

7.如权利要求4所述的装置，其中所述复位管线逻辑能操作以执行第一复位操作和第二复位操作，其中所述第一复位操作开始于第一复位周期开始时，并且所述第二复位操作开始于继所述第一复位周期后的第二复位周期开始时，其中第一复位周期的长度小于或等于40ns。

8.如权利要求4所述的装置，其中所述置位管线逻辑能操作以执行第一置位操作和第二置位操作，其中所述第一置位操作和所述第二置位操作的开始时间之差为置位交错周期的长度。

9.如权利要求8所述的装置，其中置位管线的数量为40，所述第一置位操作在大约410ns的置位周期内执行，并且所述置位交错周期等于或小于10ns。

10.如权利要求8所述的装置，其中置位管线的数量至少部分地基于所述置位交错周期和完成置位操作的时间。

11.如权利要求8所述的装置，其中所述置位交错周期的长度至少部分地基于相变存储器存储元件的功率轮廓或者相变存储器存储元件的非恒定电流消耗轮廓。

12.如权利要求4所述的装置，其中，所述置位管线逻辑能操作以安排所述置位操作的开始时间，以便当执行所述置位操作时减少选择相位之间的重叠。

13.如权利要求4所述的装置，其中所述控制逻辑能操作以至少部分基于置位周期、复位周期和置位交错周期来确定哪些置位管线以及哪些复位管线是活跃的。

14.一种方法，包括：

接收对相变存储器设备的写请求；以及

以交错方式服务存储器写，使得置位操作开始于不同时间，其中所述置位操作的开始时间彼此交错相隔达至少一置位交错周期。

15.如权利要求14所述的方法，还包括：

执行第一复位操作和第二复位操作；以及

控制所述第二复位操作以在继所述第一复位操作的开始时间后的复位交错周期之后开始。

16.如权利要求14所述的方法，还包括执行第一复位操作和第二复位操作，其中所述第一复位操作开始于第一复位周期开始时，并且所述第二复位操作开始于继所述第一复位周期后的第二复位周期开始时。

17.如权利要求14所述的方法，还包括：

至少执行第一置位操作和第二置位操作；以及

控制所述第二置位操作以在继所述第一置位操作的开始时间后的所述置位交错周期之后开始。

18.如权利要求14所述的方法，还包括：对何时开始每个所述置位操作进行调度以便当执行所述置位操作时减少选择相位之间的重叠。

19.一种系统，包括：

处理核心；

相变存储器设备；以及

控制逻辑，其与所述相变存储器设备耦合，以控制两条或更多条置位管线以便以交错方式服务存储器访问，使得所述存储器访问的置位操作开始于不同时间。

20.如权利要求19所述的系统，其中所述控制逻辑包括能操作以执行第一复位操作和第二复位操作的复位管线逻辑，其中所述第二复位操作在所述第一复位操作已经开始达至少一复位交错周期之后开始。

21.如权利要求19所述的系统，其中所述控制逻辑包括能操作以至少执行第一置位操作和第二置位操作的置位管线逻辑，其中所述第一置位操作和所述第二置位操作的开始时间之差至少为置位交错周期的长度。