CN103207823A - 一种处理器芯片仿真器 - Google Patents

一种处理器芯片仿真器 Download PDF

Info

Publication number
CN103207823A
CN103207823A CN2012100102788A CN201210010278A CN103207823A CN 103207823 A CN103207823 A CN 103207823A CN 2012100102788 A CN2012100102788 A CN 2012100102788A CN 201210010278 A CN201210010278 A CN 201210010278A CN 103207823 A CN103207823 A CN 103207823A
Authority
CN
China
Prior art keywords
chip
emulation chip
register
address bus
emulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100102788A
Other languages
English (en)
Other versions
CN103207823B (zh
Inventor
许国泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN201210010278.8A priority Critical patent/CN103207823B/zh
Publication of CN103207823A publication Critical patent/CN103207823A/zh
Application granted granted Critical
Publication of CN103207823B publication Critical patent/CN103207823B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种处理器芯片仿真器，包括仿真芯片，存储器，管理模块和监控模块。仿真芯片内包含用于实现仿真调试功能额外增加的寄存器，该寄存器仅在监控模式下可以访问，且地址与产品处理器芯片寄存器地址不重叠；在监控模式下仿真芯片通过执行与访问产品处理器芯片寄存器相同的程序语句来访问所述额外增加的寄存器。在运行模式下管理模块内与仿真芯片连接的标准数据/地址总线和与存储器连接的标准数据/地址总线对接；在监控模式下管理模块内与仿真芯片连接的标准数据/地址总线和与监控模块连接的标准数据/地址总线对接。本发明简化了仿真芯片的对外接口设计，降低了仿真芯片设计复杂度，亦有助于提高仿真芯片和仿真器系统的稳定性。

Description

一种处理器芯片仿真器
技术领域
本发明涉及一种处理器芯片仿真器。
背景技术
处理器芯片内有用户开发的用户程序，在用户程序的编写和调试中，所使用的工具一般是处理器芯片仿真器。仿真器内使用包含产品处理器芯片各项功能的仿真芯片，用于模拟产品处理器芯片的工作行为，在功能和性能上均十分接近产品处理器芯片，仿真芯片与仿真器主机配合实现用户程序的仿真运行和各项调试功能。
仿真芯片中除了包含产品处理器芯片的处理器核、功能模块，以及所有寄存器、接口外，为了配合仿真器主机实现仿真调试功能还需要额外增加部分用于实现各项仿真调试功能的寄存器。例如实现断点地址比较的特殊功能寄存器等，以及为了实现与仿真器主机进行交互而增加的通信接口，及相应的通过这个接口接收/发送数据的功能模块。仿真器在工作时分为运行模式和监控模式。在运行模式下完全模拟实际处理器芯片全速执行用户程序的状态，此时，仿真芯片内为实现调试功能而增加的寄存器，以及仿真芯片与仿真器主机间的通信接口对用户程序而言都是不可见，也无法通过程序操作到。在停止执行用户程序，需要观察、修改寄存器值时，仿真器从运行模式进入监控模式，仿真器主机通过与仿真芯片之间的通信接口可以访问到仿真芯片内的所有寄存器，此时，仿真器主机也可以对仿真芯片内用于实现各项仿真调试功能的寄存器进行写入和读出的操作。从上述描述可以看到，现有处理器芯片仿真器中，仿真芯片需要有一个额外的实现与仿真器主机通信的接口，以及通过这个接口接收/发送数据的额外功能模块。
发明内容
本发明要解决的技术问题提供一种处理器芯片仿真器，能简化仿真芯片接口，降低设计复杂度。
为解决上述技术问题，本发明的处理器芯片仿真器，包括：仿真芯片，存储器，管理模块和监控模块；所述仿真芯片内包含产品处理器芯片处理器核、功能模块、所有寄存器和接口，以及用于实现仿真调试功能额外增加的寄存器；
所述管理模块通过第一标准数据/地址总线与仿真芯片连接；所述管理模块通过第二标准数据/地址总线与存储器连接；所述管理模块通过第三标准数据/地址总线与监控模块连接；
所述仿真芯片在运行模式和监控模式下，都能读写除所述用于实现仿真调试功能额外增加的寄存器以外的其所具有的所有寄存器，只有在监控模式下，仿真芯片才能读写所述用于实现仿真调试功能额外增加的多个寄存器；
所述用于实现仿真调试功能额外增加的寄存器的地址与产品处理器芯片寄存器地址不重叠，在监控模式下，仿真芯片通过执行与访问产品处理器芯片寄存器相同，但目标寄存器地址不同的程序语句来访问所述用于实现仿真调试功能额外增加的寄存器。
所述存储器包含用户程序区和用户数据区，分别用于存储用户程序和用户数据。
所述监控模块包含监控程序区和监控数据区，分别用于存储监控程序和监控数据。
所述管理模块，用于管理控制所述仿真器的工作；在运行模式下，管理模块内与仿真芯片连接的第一标准数据/地址总线直接和管理模块与存储器连接的第二标准数据/地址总线对接；在监控模式下，管理模块内与仿真芯片连接的第一标准数据/地址总线直接和管理模块与监控模块连接的第三标准数据/地址总线对接。
采用本发明的处理器芯片仿真器，仿真芯片中不再需要额外的实现与仿真器主机通信的接口(为具有较高通信效率，通常该接口为自定义的并口，至少需要10根以上信号线)，及仿真芯片内相应的通过这个接口接收/发送数据的功能模块，仿真器仍能在监控模式下写入和读出仿真芯片内的所有产品处理器芯片具有的寄存器，并仍可以对仿真芯片内用于实现各项仿真调试功能额外增加的寄存器进行写入和读出的操作。所需接口信号线的减少简化了仿真芯片的对外接口设计，仿真芯片内监控模式下专用接收/发送数据功能模块的裁剪，降低了仿真芯片设计复杂度。亦有助于提高仿真芯片和仿真器系统的稳定性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
附图是所述处理器芯片仿真器一实施例结构示意图。
具体实施方式
在现有仿真器结构中，存储器通常都是放在仿真器主机中，而不在仿真芯片中，即存储器相对于仿真芯片都是外挂的。存储器内有用户程序区(CODE)和用户数据区(DATA)。仿真芯片从存储器的用户程序区取程序语句执行，对存储器的用户数据区可以写入或读取数据。仿真芯片与仿真器主机上的存储器芯片通过标准数据/地址总线连接，仿真芯片在执行用户程序时，通过所述数据/地址总线读取存储器中用户程序区的用户程序，读取或写入存储器中用户数据区的用户数据。
如附图所示，所述处理器芯片仿真器，包括：仿真芯片1，存储器3，管理模块2和监控模块4。仿真芯片1内包含产品处理器芯片处理器核、功能模块、所有寄存器和接口，以及用于实现仿真调试功能额外增加的多个寄存器12、13等，所述仿真芯片1通过第一标准数据/地址总线5与管理模块2连接。在运行模式和监控模式下，仿真芯片1都能读写所具有的除用于实现仿真调试功能额外增加的寄存器以外的所有寄存器；只有在监控模式下，仿真芯片1才能读写用于实现仿真调试功能额外增加的寄存器12、13等。所述用于实现仿真调试功能额外增加的寄存器12、13等的地址与产品处理器芯片寄存器地址不重叠。在监控模式下，仿真芯片1通过执行与访问产品处理器芯片寄存器相同的程序语句(但语句中的目标寄存器地址不同)来访问所述用于实现仿真调试功能额外增加的寄存器12、13等。
管理模块2包含三条标准数据/地址总线，通过第一数据/地址总线5实现管理模块2与仿真芯片1连接，通过第三数据/地址总线7实现管理模块2与监控模块4连接，通过第二数据/地址总线6实现管理模块2与存储器3连接。在运行模式下，管理模块2内与仿真芯片1连接的第一标准数据/地址总线5直接和与存储器3连接的第二标准数据/地址总线6对接；在监控模式下，管理模块2内与仿真芯片1连接的第一标准数据/地址总线5直接和与监控模块4连接的第三标准数据/地址总线7对接。存储器3包含用户程序区8和用户数据区9。监控模块4包含监控程序区10和监控数据区11。
这样，在运行模式下，管理模块2内与仿真芯片1连接的第一标准数据/地址总线5直接和与存储器3连接的第二标准数据/地址总线6形成对接，仿真芯片1可以直接访问存储器3内的用户程序区8和用户数据区9，与产品处理器芯片工作时访问存储器中用户程序区和用户数据区的状态一致，达到了模拟产品处理器芯片工作状态的效果。在监控模式下，管理模块4内与仿真芯片1连接的第一标准数据/地址总线5直接和与监控模块4连接的第三标准数据/地址总线7对接，此时，仿真芯片1通过读取并执行监控模块4内监控程序区10的写寄存器程序语句，可以把目标值写入仿真芯片1内所有地址的寄存器，包括产品处理器芯片有的寄存器以及用于实现仿真调试功能额外增加的寄存器12、13等。仿真芯片1通过读取并执行监控模块4内监控程序区10的读寄存器和写数据区程序语句，仿真芯片1可以读取到所有寄存器内的数据，并把读取到的寄存器数据写入到监控模块4内的监控数据区11，包括产品处理器芯片有的寄存器以及用于实现仿真调试功能额外增加的寄存器12、13等。这样就实现了监控模式下仿真器对仿真芯片1内所有寄存器的写入和读出操作。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种处理器芯片仿真器，其特征在于，包括：
仿真芯片，存储器，管理模块和监控模块；所述仿真芯片内包含产品处理器芯片的处理器核、功能模块、所有寄存器和接口，以及用于实现仿真调试功能额外增加的多个寄存器；
所述管理模块通过第一标准数据/地址总线与仿真芯片连接；所述管理模块通过第二标准数据/地址总线与存储器连接；所述管理模块通过第三标准数据/地址总线与监控模块连接；
所述仿真芯片在运行模式和监控模式下，能读写除所述用于实现仿真调试功能额外增加的寄存器以外的其所具有的所有寄存器，只有在监控模式下，仿真芯片才能读写所述用于实现仿真调试功能额外增加的多个寄存器；
所述用于实现仿真调试功能额外增加的寄存器的地址与产品处理器芯片寄存器地址不重叠，在监控模式下，仿真芯片通过执行与访问产品处理器芯片寄存器相同，但目标寄存器地址不同的程序语句来访问所述用于实现仿真调试功能额外增加的寄存器。
2.如权利要求1所述的仿真器，其特征在于：所述存储器包含用户程序区和用户数据区，分别用于存储用户程序和用户数据。
3.如权利要求1所述的仿真器，其特征在于：所述监控模块包含监控程序区和监控数据区，分别用于存储监控程序和监控数据。
4.如权利要求1所述的仿真器，其特征在于：所述管理模块，用于管理控制所述仿真器的工作；在运行模式下，管理模块内与仿真芯片连接的第一标准数据/地址总线直接和管理模块内与存储器连接的第二标准数据/地址总线对接；在监控模式下，管理模块内与仿真芯片连接的第一标准数据/地址总线直接和管理模块内与监控模块连接的第三标准数据/地址总线对接。
CN201210010278.8A 2012-01-13 2012-01-13 一种处理器芯片仿真器 Expired - Fee Related CN103207823B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210010278.8A CN103207823B (zh) 2012-01-13 2012-01-13 一种处理器芯片仿真器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210010278.8A CN103207823B (zh) 2012-01-13 2012-01-13 一种处理器芯片仿真器

Publications (2)

Publication Number Publication Date
CN103207823A true CN103207823A (zh) 2013-07-17
CN103207823B CN103207823B (zh) 2016-06-29

Family

ID=48755052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210010278.8A Expired - Fee Related CN103207823B (zh) 2012-01-13 2012-01-13 一种处理器芯片仿真器

Country Status (1)

Country Link
CN (1) CN103207823B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108628734A (zh) * 2017-03-21 2018-10-09 中兴通讯股份有限公司 一种功能程序调试方法和终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154183A (zh) * 2006-09-29 2008-04-02 上海海尔集成电路有限公司 一种微控制器嵌入式在线仿真调试系统
CN101206614A (zh) * 2006-12-20 2008-06-25 上海华虹集成电路有限责任公司 仿真特殊功能寄存器的仿真器
CN102467444A (zh) * 2010-11-11 2012-05-23 上海华虹集成电路有限责任公司 特殊功能寄存器的仿真调试系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154183A (zh) * 2006-09-29 2008-04-02 上海海尔集成电路有限公司 一种微控制器嵌入式在线仿真调试系统
CN101206614A (zh) * 2006-12-20 2008-06-25 上海华虹集成电路有限责任公司 仿真特殊功能寄存器的仿真器
CN102467444A (zh) * 2010-11-11 2012-05-23 上海华虹集成电路有限责任公司 特殊功能寄存器的仿真调试系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108628734A (zh) * 2017-03-21 2018-10-09 中兴通讯股份有限公司 一种功能程序调试方法和终端
CN108628734B (zh) * 2017-03-21 2023-03-28 中兴通讯股份有限公司 一种功能程序调试方法和终端

Also Published As

Publication number Publication date
CN103207823B (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
CN106463179B (zh) 利用存储器控制器处理数据错误事件的方法、装置和系统
KR100881187B1 (ko) 하이브리드 하드 디스크 드라이브, 하이브리드 하드 디스크드라이브를 내장하는 컴퓨터 시스템, 그리고 하이브리드하드 디스크 드라이브의 플래시 메모리 ｄｍａ 회로
CN102945217B (zh) 一种基于三模冗余的星载综合电子系统
CN107111572B (zh) 用于避免死锁的方法和电路
US20170024266A1 (en) Memory system, information processing system, and host device
CN102609215B (zh) 数据处理方法及装置
US20140156253A1 (en) Functional built-in self test for a chip
KR20120064462A (ko) 메모리 컨트롤러, 이의 오류정정 방법, 및 이를 포함하는 메모리 시스템
CN102541469B (zh) 固件存储系统中数据保护的方法、设备及系统
US20160357651A1 (en) System on chip with debug controller and operating method thereof
US9286248B2 (en) Methods and systems for moving and resizing I/O activity logs
CN103403667A (zh) 数据处理方法和设备
CN103207824B (zh) 监控模式下不受复位干扰的仿真器
US20170177247A1 (en) Computing system with communication mechanism and method of operation thereof
US9710349B2 (en) Storing first computer trace information in memory of second computer
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
CN101639816A (zh) 一种总线的实时跟踪系统及相应的跟踪、调试方法
CN103207823A (zh) 一种处理器芯片仿真器
CN103150262B (zh) 管道式串行接口闪存访问装置
CN101968763B (zh) 高速处理器芯片仿真器
CN104572515B (zh) 跟踪模块、方法、系统和片上系统芯片
CN102467444A (zh) 特殊功能寄存器的仿真调试系统
WO2016101177A1 (zh) 计算机设备内存的检测方法和计算机设备
JP2021515308A (ja) デバイスをデバッグするときにメタデータにアクセスするための装置及び方法
TWI463501B (zh) 快閃記憶體發展系統

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160629

Termination date: 20170113

CF01 Termination of patent right due to non-payment of annual fee