CN103201938A - 同步采样单比特开关模式电源 - Google Patents

Abstract

描述了一种电源。所述电源包括同步采样比较器。所述同步采样比较器包括接收基准电压的第一输入。所述同步采样比较器还包括接收反馈信号的第二输入。所述电源还包括功率场效应晶体管（FET）。所述电源还包括耦接到所述功率FET并且耦接到所述第二输入的电感器。所述功率FET使用所述电感器生成电源电压。所述电源电压是直流（DC）电源电压。

Description

同步采样单比特开关模式电源

技术领域

本申请通常涉及通信系统。更具体地，本申请涉及用于同步采样单比特开关模式电源的系统和方法。

背景技术

在各种应用场合中广泛地采用计算设备。这些计算设备可以用于无线通信系统、笔记本电脑以及玩具中。计算设备通常位于蓄电池操作的设备中。

可以使用计算设备中的复杂处理器。例如，高端智能电话可以使用复杂处理器以允许增加功能。所述处理器会要求电源电压。通常，生成电源电压的电源可以与复杂处理器位于相同的集成电路上。因而，需要电源在最小化集成电路上用于该电源的管芯面积的同时提供精确的电源电压。

提供调节电源电压会产生以该电源电压中的不期望频率为形式的另外问题。对电源操作频率的调谐可以降低该频率的负面影响。

发明内容

描述了一种电源。所述电源包括同步采样比较器。所述同步采样比较器包括接收基准电压的第一输入。所述同步采样比较器还包括接收反馈信号的第二输入。所述电源还包括功率场效应晶体管（FET）。所述电源还包括耦合到所述功率FET和第二输入的电感器。所述功率FET使用所述电感器生成电源电压。所述电源电压是直流（DC）电源电压。

所述同步采样比较器可以在采样频率处对所述基准电压和所述反馈信号进行比较。所述同步采样比较器可以输出与所述基准电压和所述反馈信号之间的关系相对应的串行数据流。所述电源还可以包括接收所述同步采样比较器输出的所述串行数据流的栅驱动电路。所述栅驱动电路的输出可以被输入到所述功率FET。

所述功率FET可以向所述电感器提供电流以生成所述电源电压。所述反馈信号可以是所述电源电压。所述同步采样比较器可以输出具有切换频率的串行数据流。所述切换频率可以在所述电源电压上产生频率。所述切换频率可以小于所述采样频率。

所述电源还可以包括在所述串行数据流中引入延迟的可编程延迟线，所述延迟可以降低所述串行数据流的频率。所述电源还可以包括确定所述切换频率的帧长度的帧长度计数器。所述电源还可以包括将所述切换频率的所述帧长度与期望帧长度进行比较的比较模块。所述电源还可以包括确定对朝向所述期望帧长度调整所述帧长度的所述延迟的逐渐增加/减少（incremental increase/decrease）的积分器。

所述期望帧长度可以与期望操作频率相对应。所述电源可以用于计算设备。可以选择所述期望操作频率以避免与计算设备使用的其它频率的干扰。所述电源可以是同步采样单比特开关模式电源。所述电源可以向处理器提供所述电源电压。所述电源和所述处理器可以位于相同的集成电路上。可以使用延迟锁定环（DLL）生成所述采样频率。

还描述一种用于提供电源电压的方法。使用同步采样比较器生成串行数据流信号。所述同步采样比较器输出具有切换频率的串行数据流。使用功率场效应晶体管（FET）向电感器提供电流以获得电源电压。使用所述串行数据流调整提供到所述电感器的电流。所述电源电压被反馈到所述同步采样比较器。

可以将所述电源电压提供到处理器。所述同步采样比较器可以包括接收基准电压的第一输入。所述同步采样比较器还可以包括接收反馈信号的第二输入。所述同步采样比较器可以生成与所述基准电压和所述反馈信号之间的关系相对应的串行数据流。所述同步采样比较器还可以在采样频率处对所述基准电压与所述反馈信号进行比较。

将电流提供到电感器可以包括将所述串行数据流提供到栅驱动电路。将电流提供到所述电感器还可以包括将栅驱动电路的输出提供到所述功率FET。所述功率FET可以根据所述串行数据流逐渐增加或减少所述电流。所述串行数据流的所述切换频率可以在所述电源电压上产生频率。可以向所述串行数据流引入延迟。所述延迟可以降低所述串行数据流的所述切换频率。可以通过可编程延迟线将所述延迟引入到所述串行数据流。

可以确定所述切换频率的帧长度。可以将所述帧长度与期望帧长度进行比较。可以确定对朝向所述期望帧长度调整所述帧长度的延迟的逐渐增加/减少。可以通过所述逐渐增加/减少调整引入到所述串行数据流的所述延迟。

所述期望帧长度可以与期望操作频率相对应。所述电源可以用于计算设备。可以选择所述期望操作频率以避免与计算设备使用的其它频率的干扰。所述方法可以由同步采样单比特开关模式电源执行。可以将所述电源电压提供到处理器。所述同步采样单比特开关模式电源和所述处理器可以位于相同的集成电路上。可以使用延迟锁定环（DLL）生成所述采样频率。

描述一种被配置用于提供电源电压的计算设备。所述计算设备包括用于使用同步采样比较器生成串行数据流信号的模块。所述同步采样比较器输出具有切换频率的串行数据流。所述计算设备还包括用于使用功率场效应晶体管（FET）向电感器提供电流以获得电源电压的模块。所述计算设备还包括用于使用所述串行数据流调整提供到所述电感器的所述电流的模块。所述计算设备还包括用于将所述电源电压反馈到所述同步采样比较器的模块。

描述一种编码有计算机可执行指令的计算机可读介质。所述计算机可执行指令的执行用于使用同步采样比较器生成串行数据流信号。所述同步采样比较器输出具有切换频率的串行数据流。所述计算机可执行指令的执行还用于使用功率场效应晶体管（FET）向电感器提供电流以获得电源电压。所述计算机可执行指令的执行进一步用于使用所述串行数据流调整提供到所述电感器的所述电流。所述计算机可执行指令的执行还用于将所述电源电压反馈到所述同步采样比较器。

附图说明

图1示出了向处理器提供直流（DC）电源电压的电源；

图2是用于提供电源电压的方法的流程图；

图3是说明同步采样单比特开关模式电源的各种部件的框图；

图4是用于使用同步采样比较器提供电源电压的方法的流程图；

图5是说明具有调谐能力的同步采样单比特开关模式电源的框图；

图6是用于确定在串行数据流中引入的延迟的变化的方法的流程图；

图7是用于调谐同步采样单比特开关模式电源中的串行数据流的切换频率的方法的流程图；

图8是说明同步采样单比特开关模式电源的另一配置的框图；

图9是同步采样单比特开关模式电源的时序图；并且

图10说明了可以包括在根据本公开配置的计算设备/无线设备内的某些部件。

具体实施方式

图1示出了向处理器104提供直流（DC）电源电压106的电源102。电源102和处理器104可以是计算设备100的一部分。例如，电源102和处理器104可以是无线设备、笔记本电脑等等的一部分。在一个配置中，计算设备100可以是基站或无线通信设备。基站是与一个或多个无线通信设备进行通信的站。基站也可以被称为接入点、广播发射器、节点B、演进型节点B等等，并且可以包括这些接入点、广播发射器、节点B、演进型节点B等等的一些或全部功能。每个基站提供具体地理区域的通信覆盖。

无线通信设备也可以被称为终端、接入终端、用户设备（UE）、移动设备、用户单元、站等等，并且可以包括这些终端、接入终端、用户设备（UE）、移动设备、用户单元、站等等的一些或全部功能。无线通信设备可以是蜂窝电话、个人数字助理（PDA）、无线设备、无线调制解调器、手持设备、笔记本电脑计算机等等。无线通信设备可以在任何给定时刻使用天线与下行链路（DL）和/或上行链路（UL）上的零个、一个或多个基站进行通信。下行链路（或前向链路）是指从基站到无线通信设备的通信链路，并且上行链路（或反向链路）是指从无线通信设备到基站的通信链路。

无线通信系统可以是能够通过共享可用的系统资源（例如带宽和发射功率）支持与多个用户进行通信的多址系统。所述多址系统的示例包括码分多址（CDMA）系统、宽带码分多址（WCDMA）、时分多址（TDMA）系统、频分多址（FDMA）系统、正交频分多址（OFDMA）系统以及空分多址（SDMA）系统。

电源102可以是同步采样单比特开关模式电源。可以对电源102进行同步采样。换言之，时钟信号可以与数据一并源自于电源102内。例如，同步采样电源可以使用同步采样比较器108。后面结合图3进一步详细讨论同步采样比较器108。电源102可以是单比特电源。单比特电源可以从同步采样比较器108输出单比特数据流。

电源102可以是开关模式电源。在开关模式电源中，电子电源可以结合切换调节器以提供直流（DC）电源电压106。电源102可以包括驱动电路112。驱动电路112可以是一系列锥形缓冲器。在一个配置中，驱动电路112可以包括栅驱动电路和功率场效应晶体管（FET）。后面结合图3进一步详细讨论驱动电路112。

电源102可以使用同步采样比较器108来调整直流（DC）电源电压106。例如，电源102可以使用同步采样比较器108来获得具有切换频率116的切换信号114。电源102可以然后使用驱动电路112在切换频率116的每一个上升沿（或下降沿）处调整直流（DC）电源电压106。可以将直流（DC）电源电压106提供到处理器104。在一个配置中，处理器104和电源102可以位于相同的集成电路上。处理器104可以用于计算设备100中。

调整切换信号114的切换频率116会在直流（DC）电源电压106上产生频率。该频率会破坏处理器104的操作和/或计算设备100的操作。例如，直流（DC）电源电压106的频率会通过对发送/接收频率产生干扰而对无线通信产品的操作产生负面影响。直流（DC）电源电压106的频率会产生与无线通信相冲突的诸如蓝牙频率的噪声尖峰。对直流（DC）电源电压106的频率进行调谐可以避免这样的负面影响。

为了调谐直流（DC）电源电压106的频率，可以在切换信号114中引入可变延迟。电源102可以使用延迟确定模块110来确定在切换信号114中引入的合适的可变延迟，以调谐直流（DC）电源电压106。

直流（DC）电源电压106具有最小电压漂移会是有益的。例如，随着处理器104操作，处理器104所需的电流会在相对短的时间周期（大约15纳秒（ns））中发生大的变化。如果直流（DC）电源电压106下降多于大致50毫伏（mV），则会降低处理器104的性能。同样，如果直流（DC）电源电压106超出多于大致70mV，则可能损坏晶体管和处理器104。因而，电源102提供具有最小电压漂移的快速瞬态直流（DC）电源电压106很重要。

图2是用于提供电源电压的方法200的流程图。电源电压可以是提供到处理器104的直流（DC）电源电压106。方法200可以由电源102执行。在一个配置中，电源102可以是同步采样单比特开关模式电源。电源102可以使用同步采样比较器108生成202具有切换频率116的切换信号114。电源102可以将电流提供204到电感器以获得电源电压。电源102可以使用功率场效应晶体管（FET）将电流提供到电感器。

电源102可以通过功率场效应晶体管（FET）使用切换信号114和切换频率116来调整206提供到电感器的电流。例如，在切换频率116的每一个上升沿处，电源102可以通过功率场效应晶体管（FET）逐渐增加或减少提供到电感器的电流量。电源102可以将电源电压反馈208到同步采样比较器108。电源102还可以向处理器104提供210电源电压。

图3是说明同步采样单比特开关模式电源302的各种部件的框图。图3的同步采样单比特开关模式电源302可以是图1的电源102的一个配置。同步采样单比特开关模式电源302可以包括同步采样比较器308。同步采样比较器308可以被设计以可变采样速率或以可变阈值操作。对可变采样速率或可变阈值的控制可以用于切换频率调节。切换频率调节也可以通过在同步采样比较器308之后并且在栅驱动电路326之前插入延迟来实现。后面结合图5进一步详细讨论在同步采样比较器308之后插入延迟。

同步采样比较器308可以具有第一输入和第二输入。同步采样比较器308可以在同步采样比较器308的第一输入上接收基准电压320。基准电压320可以是处理器104正确操作所需的带隙电压。

同步采样比较器308的第二输入可以接收反馈信号322。在一个配置中，反馈信号322可以是电源电压306。电源电压306可以是提供到处理器104或其它电路的直流（DC）电源电压106。同步采样比较器308也可以接收采样频率318。采样频率318可以控制同步采样比较器308的采样。换言之，同步采样比较器308可以在采样频率318处对基准电压320和反馈信号322进行比较并且输出单个比特作为串行数据流Vout324的一部分。图3的串行数据流Vout324可以是图1的切换信号114的一个配置。采样频率318可以远高于同步采样比较器308的切换频率116。例如，在一个配置中，采样频率318可以是100兆赫兹（MHz）而同步采样比较器308的切换频率116可以是10MHz。

同步采样比较器308可以在采样频率318的每一个上升沿处对基准电压320和反馈信号322进行比较。作为替代，同步采样比较器308可以在采样频率318的每一个下降沿处对基准电压320和反馈信号322进行比较。因而，由同步采样比较器308输出的串行数据流Vout324可以是一系列的1和0。

串行数据流Vout324可以随后被输入到栅驱动电路326中。栅驱动电路326可以是锥形缓冲器。例如，栅驱动电路326可以包括几个渐进变大的反相器。栅驱动电路326的输出可以被称为栅驱动电路输出328。栅驱动电路输出328可以被输入到功率场效应晶体管（FET）330。功率场效应晶体管（FET）330可以包括一个或多个大的p沟道器件，hi-fi器件以及n沟道器件。在一个配置中，栅驱动电路输出328可以被耦接到功率场效应晶体管（FET）330的栅极。功率场效应晶体管（FET）330可以作为单个大的反相器操作。功率场效应晶体管（FET）330可以用于驱动电感器334以在集成电路上获得供电线。

功率场效应晶体管（FET）330可以耦接到电池和电感器334。根据栅驱动电路输出328，功率场效应晶体管（FET）330可以将施加到电感器334的电压拉高或拉低。换言之，串行数据流Vout324中的数字高比特可以通过功率场效应晶体管（FET）330逐渐增加施加到电感器334的电流332。功率场效应晶体管（FET）330可以用作开关。比特流可以生成变为功率场效应晶体管（FET）导通/截止时间的占空比。功率场效应晶体管（FET）导通/截止时间允许电感器334建立（或增强）电流332。较高的占空比意味着较长的功率场效应晶体管（FET）330导通时间，这等同于较高的电流332。串行数据流Vout324中的数字低可以通过功率场效应晶体管（FET）330逐渐减少施加到电感器334的电流332。施加到电感器334的电流332的逐渐增加可以使电源电压306逐渐增加。同样，施加到电感器334的电流332的逐渐减少可以使电源电压306逐渐减少。

可以将电源电压306提供到另外的电路。例如，可以将电源电压306提供到处理器104。电源电压306可以通过电容器338与地分隔开。电容器338可以结合电感器334（即，LC滤波器）对电源电压306的输出进行滤波以产生低脉动输出电压。也可以将电源电压306反馈到同步采样比较器308。例如，同步采样比较器308的第二输入可以耦接到反馈信号322，而反馈信号322耦接到电源电压306。

逐渐调整电源电压306会在电源电压306中引入频率。图3的同步采样单比特开关模式电源302可能无法对引入到电源电压306的频率进行调整。图5中讨论了同步采样单比特开关模式电源，其允许对引入到电源电压306的频率进行调整。

图4是用于使用同步采样比较器308提供电源电压306的方法400的流程图。方法400可以由同步采样单比特开关模式电源302执行。同步采样单比特开关模式电源302可以使用具有采样频率318的同步采样比较器308对反馈信号322和基准电压320进行比较402。同步采样比较器308的输出可以被称为串行数据流Vout324。同步采样单比特开关模式电源302可以向栅驱动电路326提供404串行数据流Vout324。栅驱动电路326的输出可以被称为栅驱动输出328。

同步采样单比特开关模式电源302可以随后向功率场效应晶体管（FET）330提供406栅驱动输出328。同步采样单比特开关模式电源302可以根据串行数据流Vout324使用功率场效应晶体管（FET）330调整408施加到电感器334的电流332。同步采样单比特开关模式电源302可以使用施加到电感器334的电流332生成410电源电压306。同步采样单比特开关模式电源302可以将电源电压306作为反馈信号322反馈412到同步采样比较器308。同步采样单比特开关模式电源302可以随后返回到使用同步采样比较器308对反馈信号322和基准电压320进行比较402。

图5是说明具有调谐能力的同步采样单比特开关模式电源502的框图。图5的同步采样单比特开关模式电源502可以是图1的电源102的一个配置。同步采样单比特开关模式电源502可以包括同步采样比较器508。同步采样比较器508可以具有第一输入和第二输入。同步采样比较器508的第一输入可以接收基准电压520。基准电压520可以代表要由同步采样单比特开关模式电源502生成的理想电压。同步采样比较器508的第二输入可以接收反馈信号522。反馈信号522可以是由同步采样单比特开关模式电源502生成的电源电压506。

同步采样比较器508也可以接收采样频率518。在一个配置中，采样频率518可以是19.2MHz×3。例如，采样频率518可以是大致60MHz。同步采样比较器508可以随后输出串行数据流Vout524。图5的串行数据流Vout524可以是图1的切换信号114的一个配置。可以以切换频率116输出串行数据流Vout524。由于同步采样比较器508中的延迟，切换频率116可以小于采样频率518。

同步采样单比特开关模式电源502可以包括延迟确定模块510。图5的延迟确定模块510可以是图1的延迟确定模块110的一个配置。延迟确定模块510可以使用数字信号处理。延迟确定模块510中的帧长度计数器540可以接收采样频率518和串行数据流Vout524。帧长度计数器540可以随后确定帧长度542。在恒定频率中，帧长度542是指频率的每一个上升沿之间的距离（对时间的测量）。帧长度计数器540可以对从第一个“01”转变到下一个“01”转变之间的采样数目进行计数。为了获得准确的帧长度542，帧长度计数器540需要以与数据流相同的频率运行。

延迟确定模块510可以包括规一化模块548。规一化模块548可以从同步采样比较器508接收串行数据流Vout524。规一化模块548可以随后输出规一化串行数据流550。在一个配置中，规一化模块548可以将串行数据流Vout524除以八以获得规一化串行数据流550。比较模块544可以接收规一化串行数据流550、帧长度542和期望帧长度546。期望帧长度546可以指期望操作频率的帧长度。期望操作频率可以从许多源获得，诸如从同步采样单比特开关模式电源502上的存储器、从处理器或从外部源获得。连续执行调谐。期望帧长度546可以由外部模块改变。例如，期望帧长度546可以以什么射频（RF）信号在运行蓝牙、CDMA、GSM等等进行改变。

期望操作频率可以包括可接受的频带。期望操作频率可以是这样的以使得串行数据流的切换频率与使用同步采样单比特开关模式电源502的计算设备100所使用的频率充分分离。如果没有正确地选择切换频率，则切换频率的谐波会干扰射频（RF）。会在切换频率的倍数处发生谐波（例如，在频率为f时，谐波会发生在2f、3f、4f……处），距离主要频率较远的谐波幅值降低。例如，期望频率可以确保切换频率116是与无线通信设备中的发射频率或接收频率不同的频率。在一个配置中，期望频率可以包括不可接受的频率的列表。比较模块544可以随后输出比较度量552。比较度量552可以反映当前帧长度542、规一化串行数据流550和期望帧长度546之间的比较。

数字积分器554可以接收比较度量552和规一化串行数据流550。数字积分器554可以输出增加/减少延迟变化556。可编程延迟线558可以接收增加/减少延迟变化556和串行数据流Vout524。可编程延迟线558可以向串行数据流Vout524引入延迟。作为示例，延迟可以在0和50纳秒（ns）之间。增加/减少延迟变化556可以是0.5ns。以增加/减少延迟变化556为基础，可编程延迟线558可以增加或减少引入到串行数据流Vout524的延迟。通过增加对电源电压506做出的每个变化之间的时间量，添加到串行数据流Vout524的延迟可以降低串行数据流Vout524的切换频率116。

可以以完全数字的方式向串行数据流Vout524引入延迟。可以使用计数器、数字平均滤波器、数字积分器554和栅延迟引入延迟。关于用于调整电源102的切换频率116的其它方案，延迟的使用具有简单的电路实现、最小的裸片面积、最少的模拟部件和快速的瞬态响应。

可编程延迟线558可以输出延迟的串行数据流560。可以使用栅驱动电路526放大该延迟的串行数据流560。栅驱动电路输出528可以随后被输入到功率场效应晶体管（FET）530。功率场效应晶体管（FET）530可以生成电流532。取决于栅驱动电路输出528，功率场效应晶体管（FET）530可以逐渐增加或减少所生成的电流532。所生成的电流532可以流经电感器534，产生电源电压506。如上所述，电源电压506可以用于驱动诸如处理器104的集成电路。电源电压506可以通过电容器538与地分隔开。电源电压506也可以用作同步采样比较器508的反馈信号522。

原则上，同步采样单比特开关模式电源502作为传统的滞后控制器操作，其中使用数字逻辑以克服这样的控制技术的主要缺点。具体地说，延迟确定模块510（以及相对应的可编程延迟线558）可以消除与可变操作频率相关的问题。

也可以与延迟一起向同步采样单比特开关模式电源502添加结合数字逻辑的附加特征。例如，可以实现诸如启动序列的可编程性、输入电压的间接监测、脉冲频率调制（PFM）操作以及用于电磁干扰降低（EMI）的切换频率116抖动等等附加特征。同步采样单比特开关模式电源502的有效切换频率116可以取决于系统的响应时间。

可以通过改变同步采样比较器508的阈值来控制切换频率116。利用“零阈值”，可以获得可能的最高切换频率116。增加同步采样比较器508的阈值可以延迟系统的响应，并且从而降低切换频率116。

也可以通过改变同步采样比较器508的采样频率518来控制切换频率116。增加采样速率518具有降低控制器的响应时间从而增加切换频率116的效果。降低采样速率518具有降低切换频率116的效果。

图6是用于确定引入到串行数据流524的延迟的变化的方法600的流程图。图6的方法可以由同步采样单比特开关模式电源502执行。在一个配置中，图6的方法600可以由同步采样单比特开关模式电源502上的数字信号处理器执行。同步采样单比特开关模式电源502可以确定602切换频率116的帧长度542。如上所述，切换频率116可以是同步采样比较器508输出的串行数据流Vout524的频率。同步采样单比特开关模式电源502可以将帧长度542除以604八以获得规一化帧长度542。

同步采样单比特开关模式电源502可以对规一化帧长度542和期望帧长度546进行比较606以获得比较度量552。如上所述，比较度量552可以表明当前帧长度542和期望帧长度546之间的差异。比较度量552也可以表明当前帧长度542是大于还是小于期望帧长度546。同步采样单比特开关模式电源502可以以比较度量552和规一化帧长度542为基础确定608增加/减小延迟变化556。同步采样单比特开关模式电源502可以随后通过增加/减小延迟变化556调整引入到串行数据流Vout524的延迟。

图7是用于调谐同步采样单比特开关模式电源502中的串行数据流524的切换频率116的方法700的流程图。方法700可以由同步采样单比特开关模式电源502执行。同步采样单比特开关模式电源502可以使用同步采样比较器508对反馈信号522和基准电压520进行比较702。同步采样比较器508可以使用采样频率518。同步采样比较器508可以输出具有切换频率116的串行数据流Vout524。同步采样单比特开关模式电源502可以确定704获得正确切换频率116所需的延迟。例如，同步采样单比特开关模式电源502可以确定当前帧长度542大于或小于期望帧长度546。

同步采样单比特开关模式电源502可以向由同步采样比较器508输出的串行数据流Vout524引入706延迟。向串行数据流Vout524引入延迟可以降低串行数据流Vout524的切换频率116。通过调整引入到串行数据流Vout524的延迟的量，可以调谐串行数据流Vout524的切换频率116。同步采样单比特开关模式电源502可以生成708电源电压506。同步采样单比特开关模式电源502可以随后将电源电压506作为反馈信号522反馈710到同步采样比较器508。同步采样单比特开关模式电源502可以随后再次对反馈信号522和基准电压520进行比较702。

图8是说明同步采样单比特开关模式电源802的另一配置的框图。图8的同步采样单比特开关模式电源802可以是图1的电源102的一个配置。同步采样单比特开关模式电源802可以包括单线串行总线接口（SSBI）和升压控制器（buck top controller）864（用于家务管理、安装等等）。SSBI和Buck顶部控制器864可以在总线信号862与有源下拉866、基准生成器870、单同步采样低偏移比较器808、数字控制器880、栅驱动状态机882、栅驱动884和功率场效应晶体管（FET）830之间提供数字接口。图8的单同步采样低偏移比较器808可以是图1的同步采样比较器108的一个配置。

有源下拉866可以将SSBI和Buck顶部控制器864耦接到反馈信号822。当电源关闭时，有源下拉866可以释放输出电压。在单比特模式的操作期间可以不使用有源下拉866。同步采样单比特开关模式电源802可以包括向诸如延迟锁定环（DLL）878、基准生成器870、有源下拉866和单同步采样低偏移比较器808的模拟电路提供偏压的本地偏压生成器868。

单同步采样低偏移比较器808可以接收反馈信号822和由基准生成器870生成的基准电压820。基准生成器870可以使用基准电阻器网络872和选择器874来生成基准电压820。

单同步采样低偏移比较器808可以从时钟生成器876接收采样频率818。时钟生成器876可以使用延迟锁定环（DLL）878生成采样频率818。在一个配置中，采样频率818可以是大致60MHz。单同步采样低偏移比较器808可以随后输出串行数据流824。如上所述，串行数据流824可以具有切换频率116。由于单同步采样低偏移比较器808中的延迟，切换频率116可以远低于采样频率818。在一个配置中，切换频率116可以是大致10MHz。

单同步采样低偏移比较器808可以向数字控制器880输出串行数据流824。数字控制器880可以向栅驱动状态机882提供串行数据流824。栅驱动机882可以随后向栅驱动884提供串行数据流824。可以将栅驱动884的输出提供到功率场效应晶体管（FET）830。功率场效应晶体管（FET）830可以输出电源电压806。

图9是同步采样单比特开关模式电源502的时序图900。说明了采样频率918。采样频率918可以在每一个周期n992的开始处具有上升沿。采样频率918可以在每一个周期n992内具有下降沿。还说明了可变延迟994。可变延迟994可以由来自单同步采样低偏移比较器808的0到1转变或1到0转变触发。可变延迟994可以代表由可编程延迟线558添加到串行数据流924的延迟。

还说明了栅延迟996。可变延迟994的下降沿可以触发栅延迟996的上升沿。栅延迟996可以代表栅驱动电路526中的固有延迟。说明了串行数据流Vout924。当串行数据流Vout924处于数字低时，栅延迟996的下降沿可以触发串行数据流Vout924的上升沿。当串行数据流Vout924处于数字高时，栅延迟996的下降沿也可以触发串行数据流Vout924的下降沿。

还说明了反馈信号922。如上所述，反馈信号922可以是电源电压106。反馈信号922可以是直流（DC）信号。由于处理器104要求，反馈信号922的电压会漂移远离目标电压998。目标电压998可以是由基准生成器870生成的基准电压820。串行数据流Vout924中的上升沿可以触发反馈信号922中的逐渐增加。串行数据流Vout924中的下降沿可以触发反馈信号922中的逐渐减少。

反馈信号922的逐渐增加和减少可以具有频率。当没有延迟时，反馈信号922的逐渐增加和减少可以具有等于串行数据流Vout924的切换频率116的频率。通过引入延迟，可以调整或调谐反馈信号922的逐渐增加和减少的频率。通过增加可变延迟994，可以减少反馈信号922的逐渐增加和减少的频率（由于周期Ts增加且周期=1/频率）。同样，通过降低可变延迟994，可以增加反馈信号922的逐渐增加和减少的频率（因为周期Ts减少）。

图10说明了可以包括在计算设备/无线设备1001内的某些部件。计算设备/无线设备1001可以是无线通信设备并且可以实现在此公开的当前系统和方法。

计算设备/无线设备1001包括处理器1003。处理器1003可以是通用的单片微处理器或多片微处理器（例如ARM）、专用微处理器（例如数字信号处理器（DSP））、微控制器、可编程门阵列等等。处理器1003可以被称为中央处理单元（CPU）。尽管图10的计算设备/无线设备1001中仅示出了单个处理器1003，但是在替代配置中，可以使用处理器的组合（例如ARM和DSP）。

计算设备/无线设备1001还包括存储器1005。存储器1005可以是能够存储电子信息的任何电子部件。存储器1005可以被实施为随机访问存储器（RAM）、只读存储器（ROM）、磁盘存储介质、光学存储介质、RAM中的闪存设备、处理器包括的板上存储器、EPROM存储器、EEPROM存储器、寄存器等等，还包括其组合。

数据1007和指令1009可以被存储在存储器1005中。指令1009可以由处理器1003执行以实现在此公开的方法。执行指令1009可以涉及使用存储在存储器1005中的数据1007。当处理器1003执行指令1009时，可以将指令1009a的各个部分加载到处理器1003上，并且可以将数据1007a的各个段加载到处理器1003上。

计算设备/无线设备1001还可以包括发射器1011和接收器1013以允许将信号发射到无线设备1001并且从无线设备1001接收信号。发射器1011和接收器1013可以被统称为收发机1015。天线1017可以被电耦接到收发机1015。计算设备/无线设备1001还可以包括多个发射器、多个接收器、多个收发机和/或多个天线（未示出）。

计算设备/无线设备1001的各个部件可以通过一条或多条总线耦接到一起，所述总线可以包括功率总线、控制信号总线、状态信号总线、数据总线等等。为清楚起见，图10中将各种总线说明为总线系统1019。

术语“耦接”包括广义上的各种连接。例如，术语“耦接”应当被广义地解释为包括电路元件彼此直接连接以及电路元件经由其它电路元件间接连接。

在此描述的技术可以用于各种通信系统，包括以正交复用机制为基础的通信系统。这样的通信系统的示例包括正交频分多址（OFDMA）系统、单载波频分多址（SC-FDMA）系统等等。OFDMA系统利用正交频分复用（OFDM），所述OFDM是将整个系统带宽分割为多个正交子载波的调制技术。这些子载波也可以被称为音调、频段等等。借助于OFDM，可以利用数据单独调制每一个子载波。SC-FDMA系统可以利用交织的FDMA（IFDMA）在分布于系统带宽上的子载波上进行发射，利用本地FDMA（LFDMA）在邻近子载波的块上进行发射，或利用增强型FDMA（EFDMA）在邻近子载波的多个块上进行发射。通常，在具有OFDM的频域中和具有SC-FDMA的时域中发送调制符号。

术语“确定”包括广义上的各种行为，并且因此，“确定”可以包括核算、计算、处理、推导、调查、查找（例如，在表、数据库或另一数据结构中进行查找）、探知等等。而且，“确定”可以包括接收（例如接收信息）、访问（例如访问存储器中的数据）等等。而且，“确定”可以包括解析、选择、挑选、建立等等。

除非以其它方式清楚地指明，词语“以……为基础”不意味着“仅以……为基础”。换言之，词语“以……为基础”不仅意味着“仅以……为基础”，还意味着“至少以……为基础”。

术语“处理器”应当被广义地解释为包括通用处理器、中央处理单元（CPU）、微处理器、数字信号处理器（DSP）、控制器、微控制器、状态机等等。在一些情景中，“处理器”可以指专用集成电路（ASIC）、可编程逻辑器件（PLD）、现场可编程门阵列（FPGA）等等。术语“处理器”可以指处理设备的组合，例如，DSP和微处理器的组合、多个微处理器、与DSP核相结合的一个或多个微处理器或任何其它这样的配置。

术语“存储器”应当被广义地解释为包括能够存储电子信息的任何电子部件。术语存储器可以指诸如随机访问存储器（RAM）、只读存储器（ROM）、非易失性随机访问存储器（NVRAM）、可编程只读存储器（PROM）、可擦除可编程只读存储器（EPROM）、电可擦除PROM（EEPROM）、闪存、磁性或光学数据存储、寄存器等等各种类型的处理器可读介质。如果处理器能够从存储器读取信息和/或向存储器写入信息，则认为存储器与处理器电子通信。集成于处理器的存储器与该处理器电子通信。

术语“指令”和“代码”应当被广义地解释为包括任何类型的一个或多个计算机可读语句。例如，术语“指令”和“代码”可以指一个或多个程序、例程、子例程、函数、过程等等。“指令”和“代码”可以包括单个计算机可读语句或许多计算机可读语句。

在此描述的功能可以以硬件、软件、固件或其任何组合来实现。如果以软件实现，则所述功能可以作为一个或多个指令被存储在计算机可读介质上。术语“计算机可读介质”或“计算机程序产品”是指能够由计算机访问的任何可用介质。作为示例而非限制，计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能够用于承载或存储指令或数据结构形式的并且能够由计算机访问的期望程序代码的任何其它介质。在此使用的磁盘和光盘包括压缩盘（CD）、激光盘、光盘、数字通用盘（DVD）、软盘和蓝光R○盘，其中所述磁盘通常磁性地再生数据，而光盘利用激光光学地再生数据。

软件或指令也可以通过传输介质传输。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线（DSL）、或诸如红外、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，则该同轴线缆、光纤线缆、双绞线、DSL、或诸如红外、无线电和微波等无线技术便被包括在传输介质的定义之内。

在此公开的方法包括用于实现所述方法的一个或多个步骤或行为。所述方法步骤和/或行为可以在不偏离权利要求的范围的情况下彼此互换。换言之，除非对于所描述的方法的正确操作要求步骤或行为的特定顺序，可以在不偏离权利要求的范围的情况下更改特定步骤和/或行为的顺序和/或使用。

进一步，应当理解，用于执行在此描述的方法和技术的模块和/或其它合适的装置，诸如由图2、图4、图6和图7说明的那些模块和装置，可以被下载和/或以其它方式由设备获得。例如，设备可以被耦接到服务器以方便用于执行在此描述的方法的模块的传输。作为替代，在此描述的各种方法可以被经由存储装置（例如，随机访问存储器（RAM）、只读存储器（ROM）、诸如压缩磁盘（CD）或软盘的物理存储介质）提供，以使得一旦将存储装置耦接或提供到所述设备，所述设备就可以获得各种方法。此外，可以使用用于向设备提供在此描述的方法和技术的任何其它适合的技术。

应当理解，权利要求并不局限于上述的精确配置和部件。在不偏离权利要求的范围的情况下可以对在此描述的系统、方法和装置的设置、操作和细节做出各种修改、改变和变型。

所主张的内容参见权利要求书。

Claims (36)

1.一种电源，包括：

同步采样比较器，包括接收基准电压的第一输入以及接收反馈信号的第二输入；

功率场效应晶体管（FET）；以及

电感器，耦接到所述功率FET并且耦接到所述第二输入，其中所述功率FET使用所述电感器生成电源电压，并且其中所述电源电压是直流（DC）电源电压。

2.如权利要求1所述的电源，其中所述同步采样比较器在采样频率处对所述基准电压和所述反馈信号进行比较。

3.如权利要求1所述的电源，其中所述同步采样比较器输出与所述基准电压和所述反馈信号之间的关系相对应的串行数据流。

4.如权利要求3所述的电源，还包括栅驱动电路，其中所述栅驱动电路接收由所述同步采样比较器输出的所述串行数据流。

5.如权利要求4所述的电源，其中所述栅驱动电路的输出被输入到所述功率FET。

6.如权利要求1所述的电源，其中所述功率FET向所述电感器提供电流以生成所述电源电压。

7.如权利要求1所述的电源，其中所述反馈信号是所述电源电压。

8.如权利要求2所述的电源，其中所述同步采样比较器输出具有切换频率的串行数据流，并且其中所述切换频率在所述电源电压上产生频率。

9.如权利要求8所述的电源，其中所述切换频率小于所述采样频率。

10.如权利要求8所述的电源，还包括可编程延迟线，其中所述可编程延迟线向所述串行数据流引入用于降低所述串行数据流的频率的延迟。

11.如权利要求10所述的电源，还包括：

帧长度计数器，其中所述帧长度计数器确定所述切换频率的帧长度；

比较模块，其中所述比较模块对所述切换频率的所述帧长度与期望帧长度进行比较；

积分器，其中所述积分器确定对朝向所述期望帧长度调整所述帧长度的所述延迟的逐渐增加/逐渐减少。

12.如权利要求11所述的电源，其中所述期望帧长度与期望操作频率相对应，其中所述电源用于计算设备，并且其中选择所述期望操作频率以避免与所述计算设备使用的其它频率的干扰。

13.如权利要求1所述的电源，其中所述电源是同步采样单比特开关模式电源。

14.如权利要求1所述的电源，其中所述电源将所述电源电压提供到处理器。

15.如权利要求14所述的电源，其中所述电源和所述处理器位于相同的集成电路上。

16.如权利要求2所述的电源，其中使用延迟锁定环（DLL）生成所述采样频率。

17.一种用于提供电源电压的方法，包括：

使用同步采样比较器生成串行数据流信号，其中所述同步采样比较器输出具有切换频率的串行数据流；

使用功率场效应晶体管（FET）向电感器提供电流以获得电源电压；

使用所述串行数据流调整提供到所述电感器的所述电流；以及

将所述电源电压反馈到所述同步采样比较器。

18.如权利要求17所述的方法，还包括向处理器提供所述电源电压。

19.如权利要求17所述的方法，其中所述同步采样比较器包括：

第一输入，接收基准电压；以及

第二输入，接收反馈信号，并且其中所述同步采样比较器生成与所述基准电压和所述反馈信号之间的关系相对应的所述串行数据流。

20.如权利要求17所述的方法，其中所述同步采样比较器在采样频率处对所述基准电压和所述反馈信号进行比较。

21.如权利要求17所述的方法，其中向所述电感器提供电流包括：

向栅驱动电路提供所述串行数据流；以及

向所述功率FET提供所述栅驱动电路的输出，其中所述功率FET根据所述串行数据流逐渐增加或减少所述电流。

22.如权利要求17所述的方法，其中所述串行数据流的所述切换频率在所述电源电压上产生频率，并且还包括向所述串行数据流引入延迟，其中所述延迟降低所述串行数据流的所述切换频率。

23.如权利要求22所述的方法，其中通过可编程延迟线向所述串行数据流引入所述延迟。

24.如权利要求22所述的方法，还包括：

确定所述切换频率的帧长度；

对所述帧长度与期望帧长度进行比较；

确定对朝向所述期望帧长度调整所述帧长度的所述延迟的逐渐增加/减少；以及

通过所述逐渐增加/减少调整引入到所述串行数据流的所述延迟。

25.如权利要求24所述的方法，其中所述期望帧长度与期望操作频率相对应，其中所述电源用于计算设备，并且其中选择所述期望操作频率以避免与由所述计算设备使用的其它频率的干扰。

26.如权利要求17所述的方法，其中所述方法由同步采样单比特开关模式电源执行。

27.如权利要求26所述的方法，还包括向处理器提供所述电源电压，其中所述同步采样单比特开关模式电源和所述处理器位于相同的集成电路上。

28.如权利要求20所述的方法，其中使用延迟锁定环（DLL）生成所述采样频率。

29.一种被配置用于提供电源电压的计算设备，包括：

用于使用同步采样比较器生成串行数据流信号的模块，其中所述同步采样比较器输出具有切换频率的串行数据流；

用于使用功率场效应晶体管（FET）向电感器提供电流以获得电源电压的模块；

用于使用所述串行数据流调整提供到所述电感器的所述电流的模块；以及

用于将所述电源电压反馈到所述同步采样比较器的模块。

30.如权利要求29所述的计算设备，其中所述同步采样比较器包括：

第一输入，接收基准电压；以及

第二输入，接收反馈信号，并且其中所述同步采样比较器生成与所述基准电压和所述反馈信号之间的关系相对应的串行数据流。

31.如权利要求29所述的计算设备，其中所述同步采样比较器在采样频率处对所述基准电压和所述反馈信号进行比较。

32.如权利要求29所述的计算设备，其中所述用于向电感器提供电流的模块包括：

用于向栅驱动电路提供所述串行数据流的模块；以及

用于向所述功率FET提供所述栅驱动电路的输出的模块，其中所述功率FET根据所述串行数据流逐渐增加或减少所述电流。

33.一种编码有计算机可执行指令的计算机可读介质，其中所述计算机可执行指令的执行用于：

使用同步采样比较器生成串行数据流信号，其中所述同步采样比较器输出具有切换频率的串行数据流；

使用功率场效应晶体管（FET）向电感器提供电流以获得电源电压；

使用所述串行数据流调整提供到所述电感器的所述电流；以及

将所述电源电压反馈到所述同步采样比较器。

34.如权利要求33所述的计算机可读介质，其中所述同步采样比较器包括：

第一输入，接收基准电压；以及

第二输入，接收反馈信号，并且其中所述同步采样比较器生成与所述基准电压和所述反馈信号之间的关系相对应的所述串行数据流。

35.如权利要求33所述的计算机可读介质，其中所述同步采样比较器在采样频率处对所述基准电压和所述反馈信号进行比较。

36.如权利要求33所述的计算机可读介质，其中向电感器提供电流包括：

向栅驱动电路提供所述串行数据流；以及

向所述功率FET提供所述栅驱动电路的输出，其中所述功率FET根据所述串行数据流逐渐增加或减少所述电流。

Images