CN103201703A - 用于控制处理节点中的功率消耗的机构 - Google Patents
用于控制处理节点中的功率消耗的机构 Download PDFInfo
- Publication number
- CN103201703A CN103201703A CN2011800540752A CN201180054075A CN103201703A CN 103201703 A CN103201703 A CN 103201703A CN 2011800540752 A CN2011800540752 A CN 2011800540752A CN 201180054075 A CN201180054075 A CN 201180054075A CN 103201703 A CN103201703 A CN 103201703A
- Authority
- CN
- China
- Prior art keywords
- processor core
- thermal power
- power limit
- duty
- management block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims description 51
- 230000007246 mechanism Effects 0.000 title description 4
- 230000004044 response Effects 0.000 claims abstract description 21
- 230000000694 effects Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 4
- 230000001419 dependent effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000003786 synthesis reaction Methods 0.000 description 5
- 238000012508 change request Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003542 behavioural effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/206—Cooling means comprising thermal management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Power Sources (AREA)
Abstract
一种系统，其包括多个处理器核心和一个功率管理单元。所述功率管理单元可以被配置来通过以下方式独立地控制所述处理器核心的性能：根据所述处理器核心中的每一个处理器核心的工作状态和每个处理器核心与每个其它处理器核心的相对物理接近度，为所述多个处理器核心中的每一个处理器核心选择对应的热功率极限。响应于所述功率管理单元检测到给定处理器核心正在高于所述对应的热功率极限的热功率下工作，所述功率管理单元可以降低所述给定处理器核心的性能，并且因此减少由所述核心消耗的功率。
Description
背景
技术领域
本公开涉及集成电路，并且更具体地说，涉及集成电路上的部件在工作期间的功率管理。
相关技术描述
许多现代处理器都能够消耗大量功率，并且由此可以产生大量的热。如果不加抑制，这种热可能对所述处理器造成灾难性损坏。因此，已经开发出功率管理系统来限制所述处理器消耗的功率，并且因此限制所产生的热。在许多功率管理系统中，用于整个芯片的热设计功率(TDP)通常是用于控制功率并且确保不会超过热极限的主要度量。通常，如果达到所述热极限，或者热功率达到特定阈值，那么所述功率管理系统可以通过降低性能来对所述处理器进行节流。相反地，如果在运行给定应用程序时，可以准确地测量功率消耗，并且所用功率小于平台的TDP能力，那么可以通过以下方式提高性能：通过增加工作电压、工作频率或两者，允许所述处理器消耗所述TDP中的可用余量。然而，在许多情况下，由于传统热测量机构的能力在粒度和可重复性方面未达到可接受程度，所以基于单独部件的热和/或功率极限的调制活动变得困难。
实施方案概述
公开了一种用于控制处理节点的功率消耗的机构的各种实施方案。过去，从未精确地控制集成电路装置上的功率消耗。然而，随着数字功率估计技术的出现，基于每个部件的被估计的功率的粒度和精确度显著提高。因此，例如，通过监控由处理节点中的各种处理器核心和其它部件消耗的功率，并且通过追踪每个部件的工作状态，位于所述处理节点内的功率管理单元可以被配置来通过以下方式控制性能并且因此控制由给定核心或其它部件消耗的功率：基于(例如)所述工作状态、外部环境温度以及每个部件与每个其它部件的物理接近度，动态地操纵每个部件的热设计功率极限。
在一个实施方案中，一种系统包括多个处理器核心和一个功率管理单元。所述功率管理单元可以被配置来通过以下方式独立地控制所述处理器核心的性能：根据所述处理器核心中的每一个处理器核心的工作状态和每个处理器核心与每个其它处理器核心的相对物理接近度，为所述多个处理器核心中的每一个处理器核心选择对应的热功率极限。响应于所述功率管理单元检测到给定处理器核心正在高于所述对应热功率极限的热功率下工作，所述功率管理单元可以降低所述给定处理器核心的性能，并且由此减少由所述核心消耗的功率。
在一个具体实施方案中，响应于将所述处理器核心的工作状态更改成其中额外处理器核心将变为活动的新工作状态的请求，所述功率管理单元被配置来为所述处理器核心中的每一个处理器核心选择具有低于当前热功率极限的值的新热功率极限，并且将所述当前热功率极限更改成所述新热功率极限。
在另一个具体实施方案中，响应于将所述处理器核心的工作状态更改成其中较少处理器核心将变为活动的新工作状态的请求，所述功率管理单元被配置来为所述处理器核心中的每一个处理器核心选择具有高于当前热功率极限的值的新热功率极限，并且在等待预定量的时间之后，将所述当前热功率极限更改成所述新热功率极限。
附图简述
图1是具有处理器核心的处理节点的一个实施方案的方框图，所述处理器核心带有数字功率监控器。
图2是描绘图1的处理节点的一个实施方案的部件布局的架构图解。
图3A是描绘用于图1的处理节点的一个实施方案的示例性功率密度乘数值的表格。
图3B是描绘用于图1的处理节点的另一个实施方案的示例性功率密度乘数值的表格。
图4是描述描绘图1的处理节点的实施方案的一个实施方案的工作方面的流程图。
图5是计算机可存取存储介质的方框图，所述计算机可存取存储介质包括代表图1的处理节点的数据库。
具体实施方案借助附图中的实施例示出，并且将在本文中进行详述。然而，应当理解，附图和详述并非意图将权利要求书限制于所公开的特定实施方案，即使在参照特定特征仅描述单个实施方案的情况下也是如此。相反，本发明是要涵盖对受益于本公开的所属领域的技术人员显而易见的所有修改、等效物以及替代。本公开中提供的特征的实施例意图是说明性的而非限制性的，除非另外指明。
本申请全文所用的字词“可以(may)”具有许可意义(即，意味着具有潜在可能)，而非命令意义(即，意味着必须)。类似地，字词“包括”(include)、“包括”(including)以及“包括”(includes)意味着包括但不限于。
各种单元、电路或其它部件可以被描述为“被配置来”执行一个任务或多个任务。在这些情形下，“被配置来”是结构的广泛性叙述，大体上意味着“具有电路，以便”在工作期间执行所述任务或所述多个任务。由此，所述单元/电路/部件可以被配置来执行所述任务，即使是在所述单元/电路/部件当前并未运转的时候也是如此。一般来说，形成对应于“被配置来”的结构的电路可以包括硬件电路。类似地，为了方便描述，各种单元/电路/部件可以被描述为执行一个任务或多个任务。此类描述应当被解释为包括词语“被配置来”。叙述被配置来执行一个或多个任务的单元/电路/部件并非明确意图针对所述单元/电路/部件援引美国法典第35篇第112条第6段的解释。
详述
现转向图1，示出处理节点的一个实施方案的简化方框图。在所示实施方案中，所述处理节点12包括处理器核心15A至15B，所述处理器核心被连接到节点控制器20，所述节点控制器被连接到熔断器60和环境单元70。所述节点控制器20还被连接到图形处理器单元(GPU)40。在一个实施方案中，节点12可以是单个集成电路芯片，所述单个集成电路芯片包括在图1中示出在其中的电路。也就是说，节点12可以是芯片多处理器(CMP)。根据需要，其它实施方案可以将所述节点12实施为两个或更多个单独的集成电路。可以使用任何水平的集成或离散部件。应注意的是，具有数字和字母作为参考指示符的部件在适当情况下可以只用所述数字进行指代。处理器核心15A至15B可以是任何类型的处理元件，并且可以不相同，甚至并不相互类似。例如，处理器核心15A或15B可以是中央处理单元(CPU)核心、图形处理单元(GPU)核心、数字信号处理(DSP)核心、应用处理器(AP)核心或者任何其它核心。另外，处理器核心15A和15B可以是上述各项的任何组合。
还应注意的是，在各种实施方案中，处理节点(如节点12)可以包括任何数量的处理器核心。应进一步注意的是，处理器节点12可以包括许多其它部件，在此，为了简洁起见，所述其它部件已被省略。例如，在各种实施方案中，处理节点12可以包括一体式内存控制器和用于与其它节点进行通信的各种通信接口，以及I/O装置。
在一个实施方案中，节点控制器20可以包括各种互连电路(未示出)，所述互连电路用于将处理器核心15A和15B彼此互连、互连到其它节点并且互连到系统内存(未示出)。如图所示，所述节点控制器20包括功率管理单元21，所述功率管理单元可以被配置来控制由每个处理器核心15消耗的功率的量并且因此控制所产生的热的量。所述功率管理单元21可以被配置来控制每个核心的工作频率和/或每个核心的供电电压，和/或节点使用的频率标识符信号和电压标识符信号(两者都未示出)。另外，如下进一步所述，在一个实施方案中，所述功率管理单元21可以被配置来基于由位于所述处理器核心15内的功率监控器17提供的功率估计并且基于所述处理器核心15和所述GPU40中的每一个的工作状态，控制每个核心所消耗的功率并且因此控制工作点。应注意的是，在图1中，所述功率管理单元21被示出为节点控制器20的部分。在一个实施方案中，图1所示出的所述节点控制器20的功率管理单元21功能性可以是所述处理节点12的北桥的部分。然而，预期的是，在其它实施方案中，所述节点控制器20的功率管理单元21功能性可以是在所述处理节点12内的单独的嵌入式微控制器单元(未示出)的部分。
一般来说，处理器核心(例如，15A至15D)可以包括被设计成执行在给定指令集架构中定义的指令的电路。也就是说，处理器核心电路可以被配置来撷取、解码、执行并且存储在所述指令集架构中定义的指令的结果。例如，在一个实施方案中，处理器核心15A至15D可以实施x86架构。所述处理器核心15A至15D可以包括任何期望的配置，所述配置包括超流水线、超标量的配置或者上述各项的组合。其它配置可以包括标量、流水线、非流水线等的配置。各种实施方案可以采用无序推测执行或有序执行。
在所示实施方案中，处理器核心15A包括功率监控器17A。同样地，处理器核心15B包括功率监控器17B，并且处理器核心15C和15D包括对应的功率监控器17C和17D。在一个实施方案中，所述功率监控器17中的每一个可以被配置，以便使用(在一个实施方案中)数字技术来确定由每个对应处理器核心15消耗的功率，所述数字技术考虑到了每个处理器核心15内的数字信号活动。更具体地说，所述功率监控器17可以向所述功率管理单元21提供对应于被消耗的功率的能量值。
另外，响应于由所述功率监控器17提供的能量值，所述功率管理单元21可以增加或减少所述处理器核心15中的一个或多个的频率，增加或减少所述核心的工作电压，或者以其它方式控制所述核心的工作状态和性能，以试图在优化性能的同时保持处于所述处理节点12的热预算内。
所述处理节点12可以在若干工作状态中的一个状态下工作。更具体地说，高级配置和功率接口(ACPI)规范定义了用于计算平台、处理器以及装置的多个工作状态。被称为C状态(例如，C0、C1、C2、C3等)的处理器功率状态确定所述处理节点12是在工作还是处于一个或多个暂停或休眠状态。C0状态是工作状态，而C1是暂停状态，并且C3是休眠状态。被称作P状态(例如，P0、P1、P2、……、Pn等)的处理器性能状态是所述处理节点12工作时所处的频率和电压组合的预定集合。不同于其它ACPI定义的功率状态(如C1、C2等)，所述处理器实际上在所有P状态下执行指令，这些P状态是C0的子状态。P0被定义为最大性能/最高功率消耗状态，而P1到Pn是较低性能状态并且因此针对每个状态通常具有较低电压/频率组合。
通常，以较高频率操作所述处理节点12允许实现较高性能，但是为了实现较高频率工作，所述工作电压也需要较高，这样使得处理节点12消耗更多功率。在一个实施方案中，操作系统或任何其它高电平SW或固件可以在工作期间动态地改变性能状态，以便使用(例如)位于所述功率管理单元21内的一个或多个处理节点工作状态寄存器24来在功率与性能之间进行折衷。
半导体材料(如硅)大体上是良好的导热体，并且在集成电路裸片上的每个部件(例如，处理器核心15A)的温度受到其相邻部件的功率消耗的影响。确切地说，在裸片上的、相邻部件未达到最大活动程度的部件可以被允许消耗更多功率，从而提供比其在单一的、最坏情况功率极限下所具有的性能高的性能。
参照图2，示出描绘图1的处理节点的一个实施方案的示例性部件布局的架构图解。更具体地说，较冷的部件可以根据如以下各项的因素而表现得像是较热部件的散热片：每个部件与每个其它部件的相对接近度、冷却解决方案以及类似物。因此，如图2所示，与部件被对角定位相比，相邻侧有工作部件的非工作部件可以是更好的散热片。例如，如果只有核心0是工作的，那么核心2和核心1由于所述核心的布置而可以比核心3提供更好的散热。因此，在针对每个部件建立热功率极限或TDP极限(如上所述，所述极限用于在极限被超过的情况下对活动进行调制)时，可以使用关于功率消耗的信息、给定部件的相邻部件的工作状态以及部件工作状态的各种组合的热传递特性。在各种实施方案中，所述热特性可以在装置特性化期间以及装置建模和模拟期间获得。
此信息可以用于创建任何数量的功率密度乘数(PDM)。功率密度乘数是可以应用于部件的最低功率极限的乘数，其中所述最低功率极限由传统的最坏情况分析进行确定，在最坏情况分析中，集成电路裸片上的所有部件是完全活动的(例如，C0状态)，并且是可以根据上述因素增加极限的乘数。更具体地说，在一个实施方案中，所述功率管理单元21可以对包括不同部件的工作状态和PDM或新的TDP核心极限的一个或多个表格进行维护。在一个实施方案中，如果存在N个处理器核心(其中N可以是任何数字)，那么可以存储在N个TDP核心极限值，其中每个TDP核心极限值对应于所述处理器核心15的工作状态的特定组合的功率电平。在另一个实施方案中，由于其热质量，所述GPU40的工作状态可以用于提供另外的TDP核心极限值。因此，在此实施方案中，如果存在N个核心，那么可以存在2N个TDP核心极限值。示例性PDM表格在图3A和图3B中示出。
转向图3A，针对图1的处理节点的一个实施方案示出示例性PDM表格330。在表格330中，GPU40被认为是活动的，并且至多接入其全额定负载电流。因此，所述GPU40可以不被认为是所述处理器核心中的任何处理器核心的散热片。在表格330中列出的PDM考虑到了两种不同的外部环境温度，如标题为外部环境温度1(Ext.Ambient temp1)和外部环境温度2(Ext.Ambienttemp2)的子表格指示。表格330的行包括对应于在不同数量的核心活动(例如，在C0状态中)时的TDP核心极限值的条目。更具体地说，第一行对应于在四个核心活动时的TDP核心极限值，行二对应于在三个核心活动时的TDP核心极限值，行三对应于在两个核心活动时的TDP核心极限值，并且行四对应于在一个核心活动时的TDP核心极限值。
参照外部环境温度1标题下的列，当四个核心活动时，PDM是1.00并且每个核心的最大功率是6.2W。所述特定TDP核心极限值代表默认或“熔断”值，所述值可以代表最坏情况的工作状态。因此，在所述功率管理单元21需要采取行动以便减少产生的热之前，每个核心可以至多消耗6.2W。然而，在行三中，两个核心是活动的，并且因此PDM是1.5。这对应于每个核心9.3W的新的TDP核心极限。当更多核心进入非活动状态时，用于每个状态的PDM可以是更大数值，从而增加所述工作状态的TDP核心极限。类似情况存在于外部环境温度2标题下的行中，在这个实施例中，外部环境温度2的温度低于温度1。更具体地说，由于所述环境温度较低，因此用于所述处理器核心12的冷却解决方案应当能够驱散产生的热中的更多热，并且因此每个核心应当能够消耗更多功率。因此，与外部环境温度2相关联的PDM值(并且因此所述TDP核心极限值)高于用于每个工作状态的较高环境温度列中的那些值。
参照图3B，针对图1的处理节点的另一个实施方案示出示例性PDM表格380。在一些实施方案中，与所述处理器核心15类似，所述GPU40可以被放置成一个或多个非活动或低功率状态。因此，图3B的表格380代表这样的一个实施方案：其中所述GPU40可以被放置成“功率门控”或非活动状态，或者活动状态。在表格380中，所述GPU40被认为是处于非活动状态，并且因此被认为是消耗较低功率，并且可以是所述处理器核心15中的一个或多个的散热片。因此，对于所述核心工作状态(例如，四个活动的核心、三个活动的核心等)中的每个状态，PDM值并且因此TDP核心极限值都高于图3A的表格330中示出的那些值。例如，在外部环境温度1标题下，当四个核心活动时，PDM是1.3而非1.00。因此，与所述GPU40活动时的6.2W相比，所述情况下的TDP核心极限是8.06W。
应注意的是，图3A和图3B中所示的表格都只打算是示例性表格，并且用于论述目的。另外，尽管针对两个环境温度存在给定的值，但预期的是，在其它实施方案中，可以维护任何数量的温度分组。同样地，在其它实施方案中，可以根据需要使用任何数量的工作状态，以便在TDP核心极限值方面提供更为精细或粗糙的粒度。例如，替代活动和非活动，可以存在针对任何数量的性能状态的工作状态，所述工作状态可以被归入每个处理器核心15的C0状态。类似地，在其它实施方案中，可以存在针对不同数量的GPU工作状态的更多表格和/或条目。因此，TDP核心极限值的数值可以大于或小于表格330和表格380中示出的那些数值。
在图4中，示出描述图1的处理节点的工作方面的流程图。现集中参照图1、图3A、图3B以及图4，并且以图4中的方框401开始，在一个实施方案中，功率管理单元21从系统熔断器60接收用于处理器核心15的默认或熔断TDP核心极限值和/或默认PDM值。所述默认值可以是最坏情况极限，并且默认工作状态可以是所有核心都是活动的(例如，C0)。所述功率管理单元21还可以从环境参数单元70接收对应于外部环境温度的信号。所述功率管理单元21将用于每个核心的TDP核心极限值和工作状态存储在寄存器24内。所述处理节点12随后可以根据OS和应用程序需求工作(方框403)。在所述处理节点12工作期间，在一个实施方案中，所述功率管理单元21可以将所述处理器核心15中的每一个处理器核心消耗的功率与用于每个核心的TDP核心极限值进行比较。如果功率管理单元21检测到给定核心正在高于所述TDP核心极限的情况下工作，那么所述功率管理单元21可以降低所述处理器核心15的性能，以便减少由所述处理节点12产生的热。
在一个实施方案中，所述功率管理单元21可以从OS接收工作状态请求。这些请求可以是对由所述功率管理单元21维护的工作状态信息的读出请求，或者所述请求可以是更改所述处理器核心15中的一个或多个的工作状态的写入请求。在其它实施方案中，响应于超过热或功率设定点，所述请求可以来自所述功率管理单元21内部的源。在这个实施例中，所述请求是更改工作状态的写入请求。响应于工作状态更改请求(方框405)，所述功率管理单元21可以在（例如）存储器23内的一个或多个查询表格(如表格330或表格380)中执行PDM或TDP核心极限查询(方框407)。更具体地所，如上所述，所述功率管理单元21可以基于每个处理器核心15的工作状态、GPU40的工作状态、外部环境温度以及类似物来确定表格中要使用的条目。
一旦所述功率管理单元21选择新的TDP核心极限值，那么所述功率管理单元21可以根据所述工作状态更改请求来确定是较多的还是较少的处理器核心将变为活动。如果所述工作状态更改请求将使得较少处理器核心15变为活动，从而导致较少热产生(方框409)，那么所述功率管理单元21可以通过对受影响的处理器核心15的工作状态(频率和/或电压)进行更改来实施所述请求。所述功率管理单元21针对每个处理器核心15选择较高PDM值并且因此选择较高TDP核心极限值，并且等待预定量的时间，以便允许变为非活动的处理器核心15进行足够冷却，以便成为仍活动的周围处理器核心15的散热片(方框411)。
所述功率管理单元21将新的较高TDP核心极限值存储到寄存器24，从而用新的TDP核心极限值替代当前TDP核心极限值(方框413)。一旦存储了所述新的TDP核心极限值，所述功率管理单元21就可以允许所述新的TDP核心极限值生效。所述处理节点12随后可以根据OS和应用程序需求来工作(方框403)。在一个实施方案中，所述新的TDP核心极限值可以由所述功率管理单元21使用，以便调制所述处理器核心15的性能(例如，电压和/或频率)。
返回参照方框409，如果所述工作状态更改请求将使得较多处理器核心15变为活动，从而导致较多的热产生，那么所述功率管理单元21可以在不进行等待的情况下针对每个处理器核心15选择并存储较低PDM值并且因此选择并存储较低TDP核心极限值。所述功率管理单元21对存储器23进行存取，以便获得所述新的TDP核心极限值并且将所述新的TDP核心极限值存储到寄存器24，从而允许所述新的TDP核心极限值生效(方框415)。所述处理节点12随后可以根据OS和应用程序需求来工作(方框403)。
转向图5，示出计算机可存取存储介质500的方框图，所述计算机可存取存储介质包括代表图1的处理节点12的数据库505。一般地说，计算机可存取存储介质500可以包括在用于向计算机提供指令和/或数据期间可由所述计算机进行存取的任何非瞬时存储介质。例如，计算机可存取存储介质500可以包括如磁性或光学介质的存储介质，例如，磁盘(固定的或可移除的)、磁带、CD-ROM或DVD-ROM、CD-R、CD-RW、DVD-R、DVD-RW或者蓝光光盘(Blu-Ray)。存储介质可以进一步包括：易失性或非易失性内存介质，如RAM(例如，同步动态RAM(SDRAM)、双数据速率(DDR、DDR2、DDR3等)SDRAM、低功率DDR(LPDDR2等)SDRAM、兰巴斯(Rambus)DRAM(RDRAM)、静态RAM(SRAM)等)、ROM、闪存、通过外围接口(如通用串行总线(USB)接口)可存取的非易失性内存(例如，闪存)等。存储介质可以包括微机电系统(MEMS)，以及通过通信介质(如网络和/或无线链路)可存取的存储介质。
一般来说，所述计算机可存取存储介质500上承载的处理节点12的数据库505可以是数据库或可由程序读出并且直接或间接用于制造包括所述处理节点12的硬件的其它数据结构。例如，所述数据库505可以是硬件功能性的、采用高级设计语言(HDL)(如Verilog或VHDL)的行为级描述或寄存器传输级(RTL)描述。所述描述可以由综合分析工具读出，所述综合分析工具可以对描述进行综合分析，以便从综合分析库产生包括一系列门的网表。所述网表包括门集合，所述门还代表包括所述处理节点12的硬件的功能性。所述网表随后可以进行放置并路由，以便产生描述将应用到掩模的几何形状的数据集合。所述掩模随后可以用于各种半导体制造步骤，以便产生对应于所述处理节点12的一个半导体电路或多个半导体电路。或者，根据需要，在所述计算机可存取存储介质400上的数据库505可以是所述网表(带有或不带有综合分析库)或数据集合。
尽管所述计算机可存取存储介质500承载所述处理节点12的代表，但其它实施方案可以根据需要承载所述处理节点12的任何部分的代表。
尽管已相当详细地描述了以上实施方案，但一旦完全了解以上公开内容，各种变化和修改对所属领域的技术人员将变为显而易见。所附权利要求书意图被解释为涵盖所有此类变化和修改。
Claims (20)
1.一种系统，其包括：
多个处理器核心；以及
一个功率管理单元，所述功率管理单元连接到所述多个处理器核心，并且被配置来通过以下方式独立地控制所述处理器核心的性能：根据所述处理器核心中的每一个处理器核心的工作状态和每个处理器核心与每个其它处理器核心的相对物理接近度，为所述多个处理器核心中的每一个处理器核心选择对应的热功率极限；
其中响应于所述功率管理单元检测到给定处理器核心正在高于所述对应的热功率极限的热功率工作，所述功率管理单元被配置来降低所述给定处理器核心的所述性能。
2.如权利要求1所述的系统，其中响应于将所述处理器核心的所述工作状态更改成其中额外处理器核心将变为活动的新工作状态的请求，所述功率管理单元被配置来为所述多个处理器核心中的每一个处理器核心选择具有低于当前热功率极限的值的新热功率极限，并且将所述当前热功率极限更改成所述新热功率极限。
3.如权利要求1所述的系统，其中响应于将所述处理器核心的所述工作状态更改成其中较少处理器核心将变为活动的新工作状态的请求，所述功率管理单元被配置来为所述多个处理器核心中的每一个处理器核心选择具有高于所述当前热功率极限的值的新热功率极限，并且在等待预定量的时间之后，将所述当前热功率极限更改成所述新热功率极限。
4.如权利要求2所述的系统，其中在所述处理器核心中的一个给定处理器核心上执行的操作系统被配置来请求向所述新工作状态做更改。
5.如权利要求1所述的系统，其中所述多个处理器核心被配置来在多个工作状态下工作，其中给定工作状态对应于所述多个处理器核心中的每一个处理器核心的性能状态和功率状态的组合。
6.如权利要求5所述的系统，其中所述功率管理单元被配置来对包括所述多个工作状态和针对每个工作状态的对应热功率极限的表格进行维护。
7.如权利要求1所述的系统，其进一步包括图形处理单元，所述图形处理单元被连接到所述功率管理单元，并且被配置来在活动的工作状态和非活动的工作状态下工作，其中响应于所述图形处理单元转变为非活动状态，所述功率管理单元被配置来为所述多个处理器核心中的每一个处理器核心选择具有大于所述当前热功率极限的值的新热功率极限，并且将所述当前热功率极限更改成所述新热功率极限。
8.如权利要求7所述的系统，其中响应于所述图形处理单元转变为活动状态，所述功率管理单元被配置来为所述多个处理器核心中的每一个处理器核心选择具有小于所述当前热功率极限的值的新热功率极限，并且将所述当前热功率极限更改成所述新热功率极限。
9.如权利要求1所述的系统，其中所述功率管理单元被进一步配置来根据外部环境温度为所述多个处理器核心中的每一个处理器核心选择对应的热功率极限，其中响应于检测到所述外部环境温度低于预定温度，所述功率管理单元被配置来为所述多个处理器核心中的每一个处理器核心选择具有大于所述当前热功率极限的值的新热功率极限，并且将所述当前热功率极限更改成所述新热功率极限。
10.一种方法，其包括：
功率管理单元通过以下方式独立地控制多个处理器核心的性能：根据所述处理器核心中的每一个处理器核心的工作状态和每个处理器核心与每个其它处理器核心的相对物理接近度，为所述多个处理器核心中的每一个处理器核心选择对应的热功率极限；
其中响应于所述功率管理单元检测到给定处理器核心正在高于所述对应的热功率极限的热功率下工作，所述功率管理单元降低所述给定处理器核心的所述性能。
11.如权利要求10所述的方法，其中针对每个工作状态，所述功率管理单元选择对应的热功率极限。
12.如权利要求10所述的方法，其中响应于将所述处理器核心的所述工作状态更改成其中额外处理器核心将变为活动的新工作状态的请求，所述功率管理单元为所述多个处理器核心中的每一个处理器核心选择具有低于当前热功率极限的值的新热功率极限，并且将所述当前热功率极限更改成所述新热功率极限。
13.如权利要求10所述的方法，其进一步包括：其中响应于将所述处理器核心的所述工作状态更改成其中较少处理器核心将变为活动的新工作状态的请求，所述功率管理单元为所述多个处理器核心中的每一个处理器核心选择具有高于所述当前热功率极限的值的新热功率极限，并且在等待预定量的时间之后，将所述当前热功率极限更改成所述新热功率极限。
14.如权利要求10所述的方法，其进一步包括：使所述多个处理器核心在多个工作状态下工作，其中给定工作状态对应于所述多个处理器核心中的每一个处理器核心的性能状态和功率状态的组合。
15.如权利要求14所述的方法，其进一步包括：所述功率管理单元对包括所述多个工作状态和针对每个工作状态的对应的热功率极限的表格进行维护。
16.如权利要求10所述的方法，其进一步包括：图形处理单元在活动的工作状态和非活动的工作状态下工作，其中响应于所述图形处理单元转变为非活动状态，所述功率管理单元为所述多个处理器核心中的每一个处理器核心选择具有大于所述当前热功率极限的值的新热功率极限，并且将所述当前热功率极限更改成所述新热功率极限。
17.如权利要求16所述的方法，其进一步包括：响应于所述图形处理单元转变为活动状态，所述功率管理单元为所述多个处理器核心中的每一个处理器核心选择具有小于所述当前热功率极限的值的新热功率极限，并且将所述当前热功率极限更改成所述新热功率极限。
18.一种计算机可读介质，其存储通过在计算机系统上可执行的程序操作的数据结构，所述程序对所述数据结构进行操作以便执行制造集成电路的过程的一部分，所述集成电路包括由所述数据结构描述的电路，在所述数据结构中描述的所述电路包括：
多个处理器核心；以及
一个功率管理单元，所述功率管理单元连接到所述多个处理器核心，并且被配置来通过以下方式独立地控制所述处理器核心的性能：根据所述处理器核心中的每一个处理器核心的工作状态和每个处理器核心与每个其它处理器核心的相对物理接近度，为所述多个处理器核心中的每一个处理器核心选择对应的热功率极限；
其中响应于所述功率管理单元检测到给定处理器核心正在高于所述对应的热功率极限的热功率下工作，所述功率管理单元被配置来降低所述给定处理器核心的所述性能。
19.如权利要求18所述的计算机可读存储介质，其中响应于将所述处理器核心的所述工作状态更改成其中额外处理器核心将变为活动的新工作状态的请求，所述功率管理单元被配置来为所述多个处理器核心中的每一个处理器核心选择具有低于当前热功率极限的值的新热功率极限，并且将所述当前热功率极限更改成所述新热功率极限。
20.如权利要求18所述的计算机可读存储介质，其中响应于将所述处理器核心的所述工作状态更改成其中较少处理器核心将变为活动的新工作状态的请求，所述功率管理单元被配置来为所述多个处理器核心中的每一个处理器核心选择具有高于所述当前热功率极限的值的新热功率极限，并且在等待预定量的时间之后，将所述当前热功率极限更改成所述新热功率极限。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/881,307 | 2010-09-14 | ||
| US12/881,307 US8495395B2 (en) | 2010-09-14 | 2010-09-14 | Mechanism for controlling power consumption in a processing node |
| PCT/US2011/050275 WO2012036918A1 (en) | 2010-09-14 | 2011-09-02 | Mechanism for controlling power consumption in a processing node |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103201703A true CN103201703A (zh) | 2013-07-10 |
| CN103201703B CN103201703B (zh) | 2016-02-03 |
Family
ID=44658840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180054075.2A Active CN103201703B (zh) | 2010-09-14 | 2011-09-02 | 用于控制处理节点中的功率消耗的机构 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8495395B2 (zh) |
| EP (1) | EP2616900A1 (zh) |
| JP (1) | JP5427981B2 (zh) |
| KR (1) | KR101442180B1 (zh) |
| CN (1) | CN103201703B (zh) |
| WO (1) | WO2012036918A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105492993A (zh) * | 2013-08-08 | 2016-04-13 | 高通股份有限公司 | 用于每瓦特最优性能的智能多核控制 |
| CN105579926A (zh) * | 2013-10-11 | 2016-05-11 | 高通股份有限公司 | 多核处理器的加速热减轻 |
| CN106338962A (zh) * | 2015-07-08 | 2017-01-18 | 西门子公司 | 用于在自动化系统中配置硬件组件的方法和配置系统 |
| CN107870808A (zh) * | 2016-09-23 | 2018-04-03 | 慧与发展有限责任合伙企业 | 核心标识符的分配 |
| CN109642924A (zh) * | 2016-09-07 | 2019-04-16 | 超威半导体公司 | 动态可靠性质量监测 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8484498B2 (en) * | 2010-08-26 | 2013-07-09 | Advanced Micro Devices | Method and apparatus for demand-based control of processing node performance |
| US8943334B2 (en) | 2010-09-23 | 2015-01-27 | Intel Corporation | Providing per core voltage and frequency control |
| US8793512B2 (en) * | 2010-10-29 | 2014-07-29 | Advanced Micro Devices, Inc. | Method and apparatus for thermal control of processing nodes |
| US8984305B2 (en) * | 2010-12-21 | 2015-03-17 | Intel Corporation | Method and apparatus to configure thermal design power in a microprocessor |
| US8769316B2 (en) | 2011-09-06 | 2014-07-01 | Intel Corporation | Dynamically allocating a power budget over multiple domains of a processor |
| US8954770B2 (en) | 2011-09-28 | 2015-02-10 | Intel Corporation | Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin |
| US9074947B2 (en) | 2011-09-28 | 2015-07-07 | Intel Corporation | Estimating temperature of a processor core in a low power state without thermal sensor information |
| US8832478B2 (en) | 2011-10-27 | 2014-09-09 | Intel Corporation | Enabling a non-core domain to control memory bandwidth in a processor |
| US9026815B2 (en) | 2011-10-27 | 2015-05-05 | Intel Corporation | Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor |
| US8943340B2 (en) | 2011-10-31 | 2015-01-27 | Intel Corporation | Controlling a turbo mode frequency of a processor |
| US9158693B2 (en) | 2011-10-31 | 2015-10-13 | Intel Corporation | Dynamically controlling cache size to maximize energy efficiency |
| WO2013077891A1 (en) * | 2011-11-22 | 2013-05-30 | Intel Corporation | Collaborative processor and system performance and power management |
| US8862909B2 (en) | 2011-12-02 | 2014-10-14 | Advanced Micro Devices, Inc. | System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller |
| US8924758B2 (en) | 2011-12-13 | 2014-12-30 | Advanced Micro Devices, Inc. | Method for SOC performance and power optimization |
| US9804656B2 (en) * | 2012-09-29 | 2017-10-31 | Intel Corporation | Micro-architectural energy monitor event-assisted temperature sensing |
| CN103810141A (zh) * | 2012-11-09 | 2014-05-21 | 辉达公司 | 处理器和包括其的电路板 |
| DE102012112672A1 (de) * | 2012-12-19 | 2014-06-26 | Endress + Hauser Gmbh + Co. Kg | Verfahren zur Stabilisierung der Taktfrequenz eines Microcontrollers |
| US9335803B2 (en) * | 2013-02-15 | 2016-05-10 | Intel Corporation | Calculating a dynamically changeable maximum operating voltage value for a processor based on a different polynomial equation using a set of coefficient values and a number of current active cores |
| US9360906B2 (en) | 2013-05-01 | 2016-06-07 | Advanced Micro Devices, Inc. | Power management for multiple compute units |
| EP2849024A1 (en) * | 2013-09-16 | 2015-03-18 | ST-Ericsson SA | Power consumption management system and method |
| US20150095667A1 (en) * | 2013-09-27 | 2015-04-02 | Gregory A. Nielsen | Managing component performance |
| KR20150050135A (ko) | 2013-10-31 | 2015-05-08 | 삼성전자주식회사 | 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법 |
| US9342136B2 (en) | 2013-12-28 | 2016-05-17 | Samsung Electronics Co., Ltd. | Dynamic thermal budget allocation for multi-processor systems |
| US9665143B2 (en) | 2014-01-06 | 2017-05-30 | Intel Corporation | Contextual platform power management |
| US10261882B2 (en) | 2014-01-31 | 2019-04-16 | Hewlett Packard Enterprise Development Lp | Functional unit promotion to management unit |
| US9671767B2 (en) | 2014-05-14 | 2017-06-06 | Advanced Micro Devices, Inc. | Hybrid system and method for determining performance levels based on thermal conditions within a processor |
| US9439043B2 (en) * | 2014-05-16 | 2016-09-06 | Google Inc. | Running location provider processes |
| US9652019B2 (en) | 2014-06-02 | 2017-05-16 | Advanced Micro Devices, Inc. | System and method for adjusting processor performance based on platform and ambient thermal conditions |
| KR102210770B1 (ko) * | 2014-09-02 | 2021-02-02 | 삼성전자주식회사 | 반도체 장치, 반도체 시스템 및 그 제어 방법 |
| JP6236572B2 (ja) * | 2014-09-17 | 2017-11-22 | 聯發科技股▲ふん▼有限公司Ｍｅｄｉａｔｅｋ Ｉｎｃ． | マルチプロセッサシステムにおける動的周波数スケーリング |
| US9690340B2 (en) | 2014-09-25 | 2017-06-27 | Intel Corporation | System and method for adaptive thermal and performance management in electronic devices |
| US9811142B2 (en) * | 2014-09-29 | 2017-11-07 | Apple Inc. | Low energy processor for controlling operating states of a computer system |
| US9903764B2 (en) * | 2014-09-30 | 2018-02-27 | Samsung Electronics Co., Ltd. | Integrated circuit for estimating power of at least one node using temperature and a system including the same |
| US20160147545A1 (en) * | 2014-11-20 | 2016-05-26 | Stmicroelectronics International N.V. | Real-Time Optimization of Many-Core Systems |
| DE102015207323A1 (de) * | 2015-04-22 | 2016-10-27 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Synthese eines Schaltungslayouts |
| GB2539037B (en) | 2015-06-05 | 2020-11-04 | Advanced Risc Mach Ltd | Apparatus having processing pipeline with first and second execution circuitry, and method |
| US9746898B2 (en) * | 2015-08-26 | 2017-08-29 | Dell Products Lp | Systems and methods for controlling processing device power consumption |
| US9990024B2 (en) * | 2015-09-09 | 2018-06-05 | Qualcomm Incorporated | Circuits and methods providing voltage adjustment as processor cores become active based on an observed number of ring oscillator clock ticks |
| KR101719074B1 (ko) * | 2015-12-09 | 2017-04-05 | 성균관대학교산학협력단 | 동적 열적 마진을 이용하는 반도체 프로세서 장치를 위한 열 관리 방법 및 장치 |
| US10613611B2 (en) | 2016-06-15 | 2020-04-07 | Intel Corporation | Current control for a multicore processor |
| US10359833B2 (en) * | 2016-06-20 | 2019-07-23 | Qualcomm Incorporated | Active-core-based performance boost |
| US10884464B2 (en) * | 2017-06-30 | 2021-01-05 | Dell Products L.P. | Systems and methods for thermal throttling via processor core count reduction and thermal load line shift |
| US10565079B2 (en) | 2017-09-28 | 2020-02-18 | Intel Corporation | Determination of idle power state |
| US20220253124A1 (en) * | 2019-08-20 | 2022-08-11 | Intel Corporation | Apparatus and method to improve switchable graphics system performance and energy consumption based applications and real-time system power/thermal budgets |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101128790A (zh) * | 2005-03-28 | 2008-02-20 | 英特尔公司 | 在可调时间窗口上采用平均功率控制器的先进热管理 |
| CN101167055A (zh) * | 2005-04-27 | 2008-04-23 | 松下电器产业株式会社 | 信息处理装置中的功率控制装置 |
| US20100115304A1 (en) * | 2008-10-31 | 2010-05-06 | Lev Finkelstein | Power management for multiple processor cores |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050050310A1 (en) | 2003-07-15 | 2005-03-03 | Bailey Daniel W. | Method, system, and apparatus for improving multi-core processor performance |
| US7467059B2 (en) * | 2004-06-28 | 2008-12-16 | Intel Corporation | Extended thermal management |
| US7437581B2 (en) * | 2004-09-28 | 2008-10-14 | Intel Corporation | Method and apparatus for varying energy per instruction according to the amount of available parallelism |
| US20070005152A1 (en) * | 2005-06-30 | 2007-01-04 | Ben Karr | Method and apparatus for monitoring power in integrated circuits |
| US7412353B2 (en) * | 2005-09-28 | 2008-08-12 | Intel Corporation | Reliable computing with a many-core processor |
| US7596430B2 (en) * | 2006-05-03 | 2009-09-29 | International Business Machines Corporation | Selection of processor cores for optimal thermal performance |
| US8037893B2 (en) | 2006-05-03 | 2011-10-18 | International Business Machines Corporation | Optimizing thermal performance using thermal flow analysis |
| US8044697B2 (en) * | 2006-06-29 | 2011-10-25 | Intel Corporation | Per die temperature programming for thermally efficient integrated circuit (IC) operation |
| JP2008097280A (ja) * | 2006-10-11 | 2008-04-24 | Denso Corp | 移動体用マルチコアｃｐｕの制御装置、移動体用マイクロコンピュータ及び移動体操縦支援装置 |
| US7793125B2 (en) * | 2007-01-10 | 2010-09-07 | International Business Machines Corporation | Method and apparatus for power throttling a processor in an information handling system |
| US8032772B2 (en) * | 2007-11-15 | 2011-10-04 | Intel Corporation | Method, apparatus, and system for optimizing frequency and performance in a multi-die microprocessor |
| JP2010039802A (ja) * | 2008-08-06 | 2010-02-18 | Nec Corp | マルチプロセッサシステム、スケジューリング方法およびそのプログラム |
| US9032223B2 (en) | 2008-09-05 | 2015-05-12 | Intel Corporation | Techniques to manage operational parameters for a processor |
-
2010
- 2010-09-14 US US12/881,307 patent/US8495395B2/en active Active
-
2011
- 2011-09-02 KR KR1020137009585A patent/KR101442180B1/ko active IP Right Grant
- 2011-09-02 EP EP11758608.1A patent/EP2616900A1/en not_active Ceased
- 2011-09-02 WO PCT/US2011/050275 patent/WO2012036918A1/en active Application Filing
- 2011-09-02 CN CN201180054075.2A patent/CN103201703B/zh active Active
- 2011-09-02 JP JP2013529183A patent/JP5427981B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101128790A (zh) * | 2005-03-28 | 2008-02-20 | 英特尔公司 | 在可调时间窗口上采用平均功率控制器的先进热管理 |
| CN101167055A (zh) * | 2005-04-27 | 2008-04-23 | 松下电器产业株式会社 | 信息处理装置中的功率控制装置 |
| US20100115304A1 (en) * | 2008-10-31 | 2010-05-06 | Lev Finkelstein | Power management for multiple processor cores |
Non-Patent Citations (2)
| Title |
|---|
| CHANGYUN ZHU等: "Three-Dimensional Chip-Multiprocessor Run-Time Thermal Management", 《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS 》, vol. 27, no. 8, 23 May 2008 (2008-05-23), pages 1479 - 1492, XP011227328, DOI: doi:10.1109/TCAD.2008.925793 * |
| WEI HUANG等: "Many-Core Design from a Thermal Perpective", 《DESIGN AUTOMATION CONFERENCE,2008.DAC 2008.45TH ACM/IEEE》, 13 June 2008 (2008-06-13), pages 746 - 749 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105492993A (zh) * | 2013-08-08 | 2016-04-13 | 高通股份有限公司 | 用于每瓦特最优性能的智能多核控制 |
| CN105492993B (zh) * | 2013-08-08 | 2017-05-17 | 高通股份有限公司 | 用于每瓦特最优性能的智能多核控制 |
| CN105579926A (zh) * | 2013-10-11 | 2016-05-11 | 高通股份有限公司 | 多核处理器的加速热减轻 |
| CN105579926B (zh) * | 2013-10-11 | 2019-04-26 | 高通股份有限公司 | 多核处理器的加速热减轻 |
| CN106338962A (zh) * | 2015-07-08 | 2017-01-18 | 西门子公司 | 用于在自动化系统中配置硬件组件的方法和配置系统 |
| US10222772B2 (en) | 2015-07-08 | 2019-03-05 | Siemens Aktiengesellschaft | Method and configuration system for configuring hardware modules in an automation system |
| CN109642924A (zh) * | 2016-09-07 | 2019-04-16 | 超威半导体公司 | 动态可靠性质量监测 |
| CN107870808A (zh) * | 2016-09-23 | 2018-04-03 | 慧与发展有限责任合伙企业 | 核心标识符的分配 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2616900A1 (en) | 2013-07-24 |
| KR101442180B1 (ko) | 2014-09-18 |
| JP2013542492A (ja) | 2013-11-21 |
| WO2012036918A1 (en) | 2012-03-22 |
| KR20130097208A (ko) | 2013-09-02 |
| CN103201703B (zh) | 2016-02-03 |
| US20120066535A1 (en) | 2012-03-15 |
| US8495395B2 (en) | 2013-07-23 |
| JP5427981B2 (ja) | 2014-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103201703B (zh) | 用于控制处理节点中的功率消耗的机构 | |
| EP2635948B1 (en) | Method and apparatus for thermal control of processing nodes | |
| US9652019B2 (en) | System and method for adjusting processor performance based on platform and ambient thermal conditions | |
| CN101578565B (zh) | 用于在信息处理系统中对处理器进行功率抑制的方法和设备 | |
| JP5676759B2 (ja) | 安定した仮想周波数のための複数の動作点の管理 | |
| US8942932B2 (en) | Determining transistor leakage for an integrated circuit | |
| US9261949B2 (en) | Method for adaptive performance optimization of the soc | |
| US9261935B2 (en) | Allocating power to compute units based on energy efficiency | |
| US9727435B2 (en) | Method and system of sampling to automatically scale digital power estimates with frequency | |
| US20120096288A1 (en) | Controlling operation of temperature sensors | |
| US9720487B2 (en) | Predicting power management state duration on a per-process basis and modifying cache size based on the predicted duration | |
| US9298243B2 (en) | Selection of an operating point of a memory physical layer interface and a memory controller based on memory bandwidth utilization | |
| US20140245028A1 (en) | System and method for temperature driven selection of voltage modes in a portable computing device | |
| US11169586B2 (en) | Computing device and method of operating the same | |
| Yahya et al. | DarkGates: A Hybrid Power-Gating Architecture to Mitigate the Performance Impact of Dark-Silicon in High Performance Processors | |
| US20240111351A1 (en) | Frequency/State Based Power Management Thresholds |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |