CN103188038A - 解映射解码方法和系统 - Google Patents

Abstract

本发明公开了一种解映射解码方法和系统，所述方法包括以下步骤：S1：初始化控制模块和多级解码器中的各级解码器；S2：当满足解码启动条件时，控制模块启动解码流程；S3：运行解码流程，所述多级解码器并行执行解码运算；S4：当满足解码停止条件时，控制模块停止解码流程，从多级解码器中的一个解码器得到最终解码结果并输出。所述系统包括用于实现上述方法的控制模块、多级解码器以及存储器。本发明在保证系统性能的前提下，有效降低迭代解映射解码系统的复杂度和整体迭代次数，提高数据吞吐率。

Description

解映射解码方法和系统

技术领域

本发明涉及数字信息传输技术领域，尤其涉及一种解映射解码方法和系统。

背景技术

数字通信系统，包括典型的无线移动通信系统和地面数字广播系统，其根本任务之一是实现数字信息的高效可靠传输。利用信道编码进行差错控制是实现这一根本任务的有效方法和手段。为了适应数字信息在常见模拟信道环境下的传输需求，信道编码技术通常需要与数字调制技术结合。信道编码与调制的结合构成编码调制系统，它是数字通信系统发射端的子系统，是其核心模块之一，对应的编码调制技术也是数字通信系统的核心技术。与编码调制系统相对应，解调(也称为解映射)和信道解码的结合构成数字通信系统接收端的解调解码系统，对应的解调解码技术也是数字通信系统的核心技术。

信道编码泛指对抗信道非理想因素(如噪声和干扰)的技术，通过在信息比特中添加冗余以保证传输的可靠性。近年来，信道编码领域涌现出一批性能优异的编解码方案，其中应用最为广泛的包括Turbo码和低密度奇偶校验(Low Density Parity Check，LDPC)码。Turbo码最早由C.Berrou等人于1993年在瑞士日内瓦召开的国际通信会议(ICC’93)上提出，其发端由两个分量卷积码通过交织器级联而成，接收端通过分量码之间的迭代解码提高整体码字的性能。Turbo码的编码过程实际上是利用强约束短码构造伪随机长码的过程，它由于很好地应用了Shannon信道编码定理中的随机性编码条件而获得了距Shannon限仅0.7dB的优异性能。Berrou最初提出的是一种并行级联卷积码(Parallel Concatenated Convolutional Code，PCCC)，其固有缺陷是存在较高的误码平台。为了解决这一问题，Benedetto等人提出了串行级联卷积码(SCCC)的级联编码方案，并通过仿真证明了该方案在高信噪比时可以达到极低的误比特率。目前，Turbo码已被第三代合作伙伴计划(The 3rd Generation Partnership Project，3GPP)长期演进(Long Term Evolution，LTE)标准采纳，也有望被LTE的后续演进(LTE-Advanced)标准采纳。LDPC码是最早由Robert G.Gallager于1962年提出的一类特殊的线性分组码，其主要特点是校验矩阵H具有稀疏性。与SCCC结构的Turbo码类似，LDPC的解码可以视为内码重复码解码和外码奇偶校验码解码的串行级联，二者之间通过隐含的边交织形成迭代解码结构。LDPC码不仅有逼近香农限的良好性能，而且解码复杂度较低，结构灵活，已被广泛应用于深空通信、光纤通信、地面及卫星数字多媒体广播等领域。

数字通信系统基带等效模型中，调制过程又被称为星座映射，是将携带数字信息的比特序列映射成适于基带传输的符号序列的过程。编码调制技术将编码和调制过程进行联合设计与优化，可进一步提升系统性能，因此成为数字通信系统的发展趋势之一，其中最为著名的当属比特交织编码调制(Bit-Interleaved Coded Modulation，BICM)。如图1所示，BICM的发射端由信道编码、比特交织和星座映射串行级联而成，接收端采用独立解映射。BICM在加性高斯白噪声(AdditiveWhite Gaussian Noise，AWGN)信道下性能较网格编码调制(TrellisCoded Modulation，TCM)有所损失，但比特交织的引入提高了编码调制系统的分集阶数，因而在衰落信道下有不俗的表现。迭代解映射解码的BICM(BICM with Iterative Demapping and Decoding，BICM-ID)系统由Xiaodong Li等人和Ten Brink等人分别独立提出。如图2所示，BICM-ID的发射端与BICM相同，接收端通过将解码输出的外信息反馈作为解映射的先验信息，增大了先验信息条件下的欧氏距离，从而在AWGN信道下获得了与TCM同样好的误码性能。

传统BICM-ID系统的信道编码一般采用卷积码，由于卷积码差错控制能力较弱，使得传统BICM-ID系统存在较高的误码平台。为了解决这一问题，S.Pfletschinger和F.Sanzi在文献“Error floorremoval for bit-interleaved coded modulation with iterative detection”中提出了采用Doping技术的BICM-ID，即对星座映射前的比特流进行码率为1的递归系统卷积(recursive systematic convolutional，RSC)编码。上述文献中将Doping解码和解映射模块看作一个整体，与卷积码解码进行迭代，能够显著降低系统的误码平台。与此同时，学术界近年来普遍关注在BICM-ID系统中采用差错控制能力较强的信道编码(即强信道编码)，以期获得更好的系统性能。Turbo码和LDPC码作为目前广泛使用的强信道编码，具有逼近香农限的良好性能，因此成为新型BICM-ID系统中信道编码的主要候选方案。需要说明的是，对于采用Doping技术的BICM-ID系统，如果将Doping码和卷积码看作一个整体，实际上就是串行级联结构的Turbo码，因此上述Doping码方案也可看作强信道编码方案的一个特例。

综上所述，无论是采用Doping技术还是采用Turbo或LDPC强信道编码的BICM-ID系统，接收端都可以看成是三个解码单元的级联，分别是解映射单元和信道解码的两个分量码解码单元。如果同时考虑信道估计和均衡，将构成四级乃至更多级的系统。本专利主要考察面向串行级联编码调制方法的多级解映射解码系统，两级和三级系统均可看成多级解映射解码系统的特例。

对于三级串行级联的编码调制系统，其接收端迭代解映射解码的传统构架一般是将解映射视为内码解码器，信道解码器整体视为外码解码器，如图3所示，本发明中称为传统I型迭代构架。信道解码器内部仍然包含分量码解码之间的迭代，在预设的最大迭代次数之内，若解码成功或达到最大迭代次数，则输出解码结果；否则输出编码比特外信息参与迭代解映射。如文献Q.Xie，K.Peng，J.Song，Z.Yang，“Bit-interleaved LDPC-coded modulation with iterative demapping anddecoding，”in Proc.IEEE VTC’09-Spring，Apr.2009，pp.1-5.和文献S.Liu，J.Li，“An improved stopping criterion for BICM-ID embeddedTurbo codes，”in Proc.IEEE ICSESS’2010，Jul.2010，pp.129-132.，分别对信道编码为LDPC码和Turbo码的BICM-ID系统采用这种传统构架作为仿真模型。若预设的信道解码最大迭代次数为n₁，解映射最大迭代次数为n₂，则该系统完成一次完整的解映射解码过程，分量码解码器之间总的最大迭代次数为n₁×n₂。在实际系统中，如LDPC码，信道解码器内部迭代数十次才与解映射迭代一次，并且解映射单元和解码单元不能并行运行，总是在互相等待对方的计算结果。显然，这种传统的系统构架存在吞吐能力的瓶颈，并且存在运算单元闲置的情况，运算效率较低。

三级串行级联编码调制系统的解映射解码方法的另一种构架是将解映射单元和相邻的分量解码单元看作一个整体，与信道解码的另一个分量解码单元迭代，如图4所示，本发明中称为传统II型迭代构架。例如将LDPC的重复码解码器和奇偶校验码解码器分割开，其中重复码解码单元和解映射结合成为内码解码器，奇偶校验码解码器被视为外码解码器，两者之间通过LDPC内部的边交织形成迭代解码结构。对于采用Doping码和卷积码的BICM-ID系统，将Doping码解码和解映射视为整体，与卷积码解码之间进行迭代。这种结构下，内码解码器(如卷积码)每进行一次迭代的同时，解映射与外码(如Doping码)解码单元也进行一次外信息传递。在解映射运算能力足够强的前提条件下，这种架构在吞吐能力上具有优势。但是，由于其对解映射运算的要求很高，解映射运算所需的硬件资源会急剧增加，特别是对于高阶调制，系统实现的高复杂度成为一大难题。因此，如果解映射的运算能力不足，这种架构仍然存在吞吐能力的瓶颈。

如图3和图4所示，传统的解映射解码方法须将其中两个解码单元视为一个整体，与另外一个解码单元进行迭代。这种方法本质上是一种串行执行的运算，即一个解码单元必须等待其他解码单元的输出结果作为输入，然后进行运算。这种方法在各个解码单元运算量不均衡时，不能充分发挥某些解码单元的运算能力，并且存在互相等待的问题，严重影响系统的运算效率、实现复杂度以及吞吐能力。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：提供一种解映射解码方法及解码系统，以在保证系统性能的前提下，有效降低迭代解映射解码系统的复杂度和整体迭代次数，提高数据吞吐率。

(二)技术方案

为解决上述问题，一方面，本发明提供了一种解映射解码方法，包括以下步骤：

S1：初始化控制模块和多级解码器中的各级解码器；

S2：当满足解码启动条件时，控制模块启动解码流程；

S3：运行解码流程，所述多级解码器并行执行解码运算；

S4：当满足解码停止条件时，控制模块停止解码流程，从多级解码器中的一个解码器得到最终解码结果并输出。

优选地，所述步骤S1初始化控制模块和各级解码器的步骤包括：设置每个解码器迭代次数的最大值，设置整个解码流程以及各解码器的启动和停止条件，将各级解码器的输入先验信息设置为0。

优选地，解码过程中，所述控制模块为各级解码器动态地分配运算资源，控制解码时序。

优选地，所述多级解码器并行执行解码运算的步骤包括：

设N为多级解码器的总级数；n是当前解码器的级数，为小于等于N的自然数；

当n＝1时，第n级解码器利用信道状态信息，对接收的符号和第n+1级解码器发送的n+1→n先验信息进行运算得到n→n+1解码外信息；对所述n→n+1解码外信息进行解交织后作为n→n+1先验信息发送给第n+1级级解码器；

当1＜n＜N时，第n级解码器对第n-1级解码器发送来的n-1→n先验信息和第n+1级解码器发送来的n+1→n先验信息进行运算得到n→n-1解码外信息和n→n+1解码外信息；对所述n→n-1解码外信息进行交织后作为n→n-1先验信息发送给第n-1级解码器；对所述n→n+1解码外信息进行解交织后作为n→n+1先验信息发送给第n+1级解码器；

当n＝N时，第n级解码器对第n-1级解码器发送来的n-1→n先验信息进行运算得到n→n-1解码外信息，对所述n→n-1解码外信息进行交织后作为n→n-1先验信息发送给第n-1级解码器；

其中，相邻解码器之间，对n→n+1解码外信息进行的解交织步骤与对n+1→n解码外信息进行的交织步骤相对应。

优选地，至少部分交织步骤和对应的解交织步骤可以省略。

优选地，所述步骤S4中的最终解码结果为某个解码器在解码过程中存储的最终解码结果，或者为对除第一级解码器以外的任一解码器接收的先验信息和输出的解码外信息相加得到的解码后验信息进行硬判决得到的最终解码结果。

另一方面，本发明还提供了一种解映射解码系统，包括：

控制模块，用于动态地分配和协调运算资源，控制解码时序，产生存储单元的控制信号和地址信号，启动和终止整个解码流程，以及启动和终止各个解码器；

以及并行执行解码运算的多级解码器，设N为多级解码器的总级数；n是当前解码器的级数，为小于等于N的自然数；

当n小于等于N-1时，第n级解码器与第n+1级解码器之间分别设有一个n→n+1存储器和一个n+1→n存储器；

所述n→n+1存储器用于对n→n+1解码外信息进行存储，通过控制模块产生n→n+1存储器的读写控制信号和地址信号，对所述n→n+1解码外信息进行比特软信息解交织，得到n→n+1先验信息送给第n+1级解码器；

所述n+1→n存储器用于对n+1→n解码外信息进行存储，通过控制模块产生n+1→n存储器的读写控制信号和地址信号，对所述n+1→n解码外信息进行比特软信息交织，得到n+1→n先验信息送给第n级解码器；

当n＝1时，第n级解码器用于从n+1→n存储器中读出n+1→n先验信息，结合信道状态信息，对接收符号进行解码，得到n→n+1解码外信息并写入n→n+1存储器；

当1＜n＜N时，第n级解码器用于从n-1→n存储器读出n-1→n先验信息，从n+1→n存储器读出n+1→n先验信息，然后对所述n-1→n先验信息和n+1→n先验信息进行解码，得到n→n-1解码外信息和n→n+1解码外信息，将所述n→n-1解码外信息写入n→n-1存储器，将所述n→n+1解码外信息写入n→n+1存储器；

当n＝N时，第n级解码器用于从n-1→n存储器读出n-1→n先验信息，对所述n-1→n先验信息进行解码得到n→n-1解码外信息，写入n→n-1存储器。

优选地，至少部分相邻级的解码器之间的n→n+1存储器读写过程中暗含的比特软信息解交织可以省略，与之对应的n+1→n存储器读写过程中暗含的比特软信息交织也应省略。即该存储器的写入和读出顺序相同。

(三)有益效果

本发明打破了传统解码解映射方法的两级迭代构架，将各个解码器视为相对独立的运算模块，各个解码器并行运行，根据各自的输入运算得到输出，并送给相应的其他单元。这种并行构架可有效克服传统迭代构架的缺陷，提高系统的运算效率和吞吐能力，降低整体迭代次数。

附图说明

图1为现有技术中BICM系统的原理结构框图；

图2为现有技术中BICM-ID系统的原理结构框图；

图3为面向三级串行级联编码调制系统的解映射解码系统传统I型迭代构架；

图4为面向三级串行级联编码调制系统的解映射解码系统传统II型迭代构架；

图5为根据本发明实施例一解码方法的步骤流程图；

图6为根据本发明实施例二解码系统的原理结构框图；

图7为根据本发明实施例三解码方法的步骤流程图；

图8为根据本发明实施例四解码系统的原理结构框图；

图9(a)-9(c)为根据本发明实施例解映射解码方法的三种运算资源和时序控制模式示意图；

图10为根据本发明实施例六解码方法的步骤流程图；

图11为根据本发明实施例六解码系统的原理结构框图。

具体实施方式

下面结合附图及实施例对本发明进行详细说明如下。

实施例一：

本实施例记载了一种解映射解码方法，包括以下步骤：

S101：初始化控制模块和多级解码器中的各级解码器；

其中，初始化控制模块和各级解码器的步骤包括：设置每个解码器迭代次数的最大值，设置整个解码流程以及各解码器的启动和停止条件，将各级解码器的输入先验信息设置为0。

其中，与所述解映射解码方法对应的编码调制方法由对应的多级编码器和交织器依次串行级联而成。

其中，迭代次数中的一次是指单个解码器完成一次对其全部输出信息的更新；各个解码器的启动条件包括但不限于该解码器开始收到先验信息或接收符号；整个解码流程的停止条件包括但不限于其中一个解码器解码成功，或者其中一个解码器迭代次数达到预设的最大值。

S102：当满足解码启动条件时，控制模块启动解码流程；

S103：运行解码流程，所述多级解码器并行执行解码运算；

其中，所述多级解码器并行执行解码运算的步骤包括：

设N为多级解码器的总级数；n是当前解码器的级数，为小于等于N的自然数；

当n＝1时，第n级解码器利用信道状态信息，对接收的符号和第n+1级解码器发送的n+1→n先验信息进行运算得到n→n+1解码外信息；对所述n→n+1解码外信息进行解交织后作为n→n+1先验信息发送给第n+1级级解码器；

当1＜n＜N时，第n级解码器对第n-1级解码器发送来的n-1→n先验信息和第n+1级解码器发送来的n+1→n先验信息进行运算得到n→n-1解码外信息和n→n+1解码外信息；对所述n→n-1解码外信息进行交织后作为n→n-1先验信息发送给第n-1级解码器；对所述n→n+1解码外信息进行解交织后作为n→n+1先验信息发送给第n+1级解码器；

当n＝N时，第n级解码器对第n-1级解码器发送来的n-1→n先验信息进行运算得到n→n-1解码外信息，对所述n→n-1解码外信息进行交织后作为n→n-1先验信息发送给第n-1级解码器；

其中，相邻解码器之间，对n→n+1解码外信息进行的解交织步骤与对n+1→n解码外信息进行的交织步骤相对应。

各解码器根据各自的输入并行地执行解码运算，解码运算资源和时序受控制模块动态分配和协调，各解码器不必同时启动或终止。

其中，至少部分交织步骤和对应的解交织步骤可以省略。例如：对于采用Turbo码或LDPC码的BICM-ID系统，由于Turbo码或LDPC码内部隐含比特交织，因此可以省略掉外部的交织和解交织步骤。

S104：当满足解码停止条件时，控制模块停止解码流程，从多级解码器中的一个解码器得到最终解码结果并输出。

其中，所述最终解码结果为某个解码器在解码过程中存储的最终解码结果，或者为对除第一级解码器以外的任一解码器接收的先验信息和输出的解码外信息相加得到的解码后验信息进行硬判决得到的最终解码结果。

所述解映射解码方法中的解码器可以为两级、三级或更多级，图5给出了最常见的三级级联解映射解码方法的示意图，其中，∏_i(i为自然数)表示交织步骤；

表示对应的解交织步骤。

实施例二：

本实施例记载了一种与实施例一的解码方法对应的解映射解码系统，包括：

控制模块，用于分配和协调运算资源，控制解码时序，产生存储单元的控制信号和地址信号，启动和终止整个解码流程，以及启动和终止各个解码器；

以及并行执行解码运算的多级解码器，设N为多级解码器的总级数；n是当前解码器的级数，为小于等于N的自然数；

当n小于等于N-1时，第n级解码器与第n+1级解码器之间分别设有一个n→n+1存储器和一个n+1→n存储器；

所述n→n+1存储器用于对n→n+1解码外信息进行存储，通过控制模块产生n→n+1存储器的读写控制信号和地址信号，对所述n→n+1解码外信息进行比特软信息解交织，得到n→n+1先验信息送给第n+1级解码器；

所述n+1→n存储器用于对n+1→n解码外信息进行存储，通过控制模块产生n+1→n存储器的读写控制信号和地址信号，对所述n+1→n解码外信息进行比特软信息交织，得到n+1→n先验信息送给第n级解码器

当n＝1时，第n级解码器用于从n+1→n存储器中读出n+1→n先验信息，结合信道状态信息，对接收符号进行解码，得到n→n+1解码外信息并写入n→n+1存储器；

当1＜n＜N时，第n级解码器用于从n-1→n存储器读出n-1→n先验信息，从n+1→n存储器读出n+1→n先验信息，然后对所述n-1→n先验信息和n+1→n先验信息进行解码，得到n→n-1解码外信息和n→n+1解码外信息，将所述n→n-1解码外信息写入n→n-1存储器，将所述n→n+1解码外信息写入n→n+1存储器；

当n＝N时，第n级解码器用于从n-1→n存储器读出n-1→n先验信息，对所述n-1→n先验信息进行解码得到n→n-1解码外信息，写入n→n-1存储器。

在一些情况下，至少部分相邻级的解码器之间的n→n+1存储器读写过程中暗含的比特软信息解交织可以省略，与之对应的n+1→n存储器读写过程中暗含的比特软信息交织也应省略。

所述多级解码器可以为二级、三级或更多级，图6给出了最常见的三级级联解映射解码系统的示意图。以串行级联的三级编码调制系统为例，与三级解码器对应的编码部分也具有三级编码器。其中，第一级编码器通常为星座映射器，而第二级和第三级编码器通常为串行级联信道编码的两个分量码编码器。例如，对于Turbo编码，第三级编码器和第二级编码器分别对应Turbo码的两个分量卷积码；对于采用Doping技术的BICM-ID系统，第三级编码器和第二级编码器分别对应卷积码编码器和Doping码编码器。LDPC码的情况比较特殊，LDPC码编码器本身是一个整体，但从与解码算法的对应关系来看，可以将其视作奇偶校验编码和重复编码的串行级联，因此第三级编码器和第二级编码器分别对应奇偶校验编码器和重复编码器。与编码部分对应的，三级解码器由第一级解码器、第二级解码器和第三级解码器按照一定方式连接而成。其中，第一级解码器与第一级编码器对应，通常为星座解映射器；第二级解码器和第三级解码器分别与第二级和第三级编码器对应，通常为信道解码的两个分量码解码器。

实施例三：

如图7所示，本实施例为实施例一更为具体化的实例，在本实施例中的解码方法和解码系统基于采用Turbo码作为编码调制和解码调制的方法和系统，多级解码器具有三级，其中第一级解码器为星座解映射器；第二和第三级解码器分别为第二卷积码解码器和第一卷积码解码器。

本实施例的解码方法具体包括以下步骤：

S201：初始化控制模块和依次串行级联的多级解码器；

其中，所述初始化控制模块的步骤包括：设置解码过程的资源分配和时序控制模式，设置每个解码器迭代次数的最大值，设置整个解码流程以及各解码器的启动和停止条件。

所述初始化多级解码器的步骤包括将各解码器的输入先验信息设置为0。

其中星座解映射器的输入为接收符号、信道状态信息和2→1先验信息，输出为1→2解码外信息；第二卷积码解码器的输入为3→2和1→2先验信息，输出为2→3和2→1解码外信息；第一卷积码解码器的输入为2→3先验信息，输出为3→2解码外信息。

所述迭代次数中的一次是指单个解码器完成一次对其全部输出信息的更新；各个解码器的启动条件包括但不限于该解码器开始收到先验信息或接收符号；整个解码流程的停止条件包括但不限于其中一个解码器解码成功，或者其中一个解码器迭代次数达到预设的最大值。

S202：当满足解码启动条件时，控制模块启动解码流程；

S203：运行解码流程，所述多级解码器并行执行解码运算；

其中，所述多级解码器并行执行解码运算的步骤包括：

星座解映射器对接收的符号、信道状态信息和第二卷积码解码器发送的2→1先验信息进行运算得到1→2解码外信息；对所述1→2解码外信息进行解交织后作为1→2先验信息发送给第二卷积码解码器；

第二卷积码解码器对星座解映射器发送来的1→2先验信息和第一卷积码解码器发送来的3→2先验信息进行运算得到2→1解码外信息和2→3解码外信息；对所述2→1解码外信息进行交织后作为2→1先验信息发送给星座解映射器；对所述2→3解码外信息进行解交织后作为2→3先验信息发送给第一卷积码解码器；

第一卷积码解码器对第二卷积码解码器发送来的2→3先验信息进行运算得到3→2解码外信息，对所述3→2解码外信息进行交织后作为3→2先验信息发送给第二卷积码解码器；

其中，相邻解码器之间的解交织步骤与交织步骤相对应。

图7中，∏_i表示交织步骤；

表示对应的解交织步骤。

各解码器根据各自的输入并行地执行解码运算，解码运算资源和时序受控制模块动态分配和协调，各解码器不必同时启动或终止。

其中，不交织可视为交织的特殊情况。在某些系统场景，交织步骤可以全部或部分省略，相应的解交织步骤也应省略。

S204：当满足解码停止条件时，控制模块停止解码流程，从多级解码器中的一个解码器得到最终解码结果并输出。

其中，所述最终解码结果为某个解码器在解码过程中存储的最终解码结果，或者为对第一卷积码解码器或第二卷积码解码器接收的先验信息和输出的解码外信息相加得到的解码后验信息进行硬判决得到的最终解码结果。

本实施例还给出星座解映射器、第一卷积码解码器和第二卷积码解码器的若干种运算资源分配和时序控制模式作为参考。现假设总的运算资源固定，单位时间内的全部运算资源可完成星座解映射器的一次迭代，或者完成第一卷积码解码器的两次迭代，或者完成第二卷积码解码器的两次迭代。其中，相同运算资源能够完成的卷积码解码迭代次数较高，是因为卷积码解码运算比高阶软解映射运算简单，运算复杂度低。当然，随着星座映射阶数或者卷积码约束长度的不同，上述运算资源与迭代次数的对应关系会发生变化。本实施例仅仅根据上述简单假设给出两个示意性说明。

(1)为星座解映射器配置1/2的运算资源，为第一卷积码解码器和第二卷积码解码器分别配置1/4的运算资源，三个单元全并行运行。按这种运算资源和时序配置方式，星座解映射器完成一次迭代的时间内，第一卷积码解码器和第二卷积码解码器也各自完成了一次迭代，三者的迭代次数比例为R＝1∶1∶1。三个解码器按此方式连续、并行地运算，直至达到解码停止条件。

(2)为星座解映射器、第一卷积码解码器和第二卷积码解码器均配置1/3的运算资源，三个单元全并行运行。按这种运算资源和时序配置方式，第二卷积码解码器完成一次迭代的时间内，第一卷积码解码器完成一次迭代，星座解映射器完成1/2次迭代，即星座解映射器输出的外信息仅更新了1/2。所以星座解映射器、第一卷积码解码器和第二卷积码解码器的迭代次数比例为三个解码器按此方式连续、并行地运算，直至达到解码停止条件。

上述两种运行模式均是保持三个解码器利用各自所分配的运算资源连续并行运算，时序控制保证了三个解码器每一次运算开始时，其输入信息均已产生变化，故三个解码器的每一次迭代都能使Turbo码字的部分或全部比特的外信息得到更新，不会出现重复无用的计算情况。

另外，串行运算可以视为本发明提出的通用解映射解码方法的特例，通过控制模块动态分配运算资源实现，只要将某个(些)解码器在特定的时隙暂停运算，即可配置成为串行运算的模式。串并行运算相结合、乃至全串行的运行模式可以为系统提供更加丰富灵活的资源配置方式。基于本实施例的背景，这里给出若干种串并行运算相结合、或者全串行运算的资源分配和时序控制模式。

(1)为星座解映射器配置1/2的运算资源，为第一卷积码解码器和第二卷积码解码器共同配置1/2的运算资源。星座解映射器利用所分配的运算资源连续运算，第一卷积码解码器和第二卷积码解码器两者交替运算，各自占用共同运算资源1/2的时间。上述资源配置和时序控制模式如图9(a)所示，其中横坐标代表时间，纵坐标代表运算资源。按这种模式运行，星座解映射器完成一次迭代的时间内，第一卷积码解码器和第二卷积码解码器也各自完成了一次迭代，三者的迭代次数比例为R＝1∶1∶1。三个解码器按此方式连续运算，直至达到解码停止条件。

(2)将第一卷积码解码器和第二卷积码解码器视为一个整体，与星座解映射器之间串行运算，前者占用所有运算资源2/3的时间，后者占用所有运算资源1/3的时间。第一卷积码解码器和第二卷积码解码器两者并行运算，各占1/2的运算资源。如图9(b)所示，按这种运算资源和时序配置方式，星座解映射器、第一卷积码解码器和第二卷积码解码器的迭代次数比例为R＝1∶2∶2。三个解码器按此方式连续运算，直至达到解码停止条件。

(3)三个解码器全串行运行，各自占用运算资源1/3的时间，每个解码器在各自运行的时间内都占用所有运算资源。如图9(c)所示，按这种运算资源和时序配置方式，星座解映射器、第一卷积码解码器和第二卷积码解码器的迭代次数比例为R＝1∶2∶2。三个解码器按此方式连续运算，直至达到解码停止条件。事实上，这种解映射解码方法即是传统I型迭代构架，因此传统迭代构架均可看作本发明的一种特例。

实施例四：

如图8所示，本实施例记载了一种与实施例三的解码方法对应的解码系统，包括：

控制模块，用于动态分配和协调运算资源，控制解码时序，产生存储单元的控制信号和地址信号，启动和终止整个解码流程，以及启动和终止各个解码器；

以及执行解码运算的三级解码器，其中：

第一级解码器为星座解映射器，用于从与第二卷积码解码器之间的2→1存储器中读出2→1先验信息，结合信道状态信息，对接收符号进行解码，得到1→2解码外信息并写入与第二卷积码解码器之间的1→2存储器；

第二级解码器为第二卷积码解码器，用于从1→2存储器读出1→2先验信息，从3→2存储器读出3→2先验信息，然后对所述1→2先验信息和3→2先验信息进行解码，得到2→1解码外信息和2→3解码外信息，将所述2→1解码外信息写入2→1存储器，将所述2→3解码外信息写入2→3存储器；

第三级解码器为第一卷积码解码器，用于从2→3存储器读出2→3先验信息，对所述2→3先验信息进行解码得到3→2解码外信息，写入3→2存储器；

1→2存储器，用于对1→2解码外信息进行存储，通过控制模块产生1→2存储器的读写控制信号和地址信号，对所述1→2解码外信息进行比特软信息解交织，得到1→2先验信息送给第二卷积码解码器；

2→1存储器，用于对2→1解码外信息进行存储，通过控制模块产生2→1存储器的读写控制信号和地址信号，对所述2→1解码外信息进行比特软信息交织，得到2→1先验信息送给星座解映射器；

2→3存储器，用于对2→3解码外信息进行存储，通过控制模块产生2→3存储器的读写控制信号和地址信号，对所述2→3解码外信息进行比特软信息解交织，得到2→3先验信息送给第一卷积码解码器；

3→2存储器，用于对3→2解码外信息进行存储，通过控制模块产生3→2存储器的读写控制信号和地址信号，对所述3→2解码外信息进行比特软信息交织，得到3→2先验信息送给第二卷积码解码器。

实施例五：

本实施例给出采用LDPC码的编码调制系统的通用解映射解码方法及解码系统。

LDPC码编码器本身是一个整体，但从与解码算法的对应关系来看，可以将其视作奇偶校验编码和重复编码的级联，与星座映射一起构成三级串行级联的系统。采用LDPC码的编码调制系统，其发射端包括LDPC码编码器、星座映射器；而LDPC码编码器可视作奇偶校验码编码器、重复码编码器的串行级联。接收端包括三个解码器，其中第一级解码器为与星座映射器对应的星座解映射器；第二级解码器为与重复码编码器对应的重复码解码器(VND)；第三级解码器为与奇偶校验编码器对应的奇偶校验码解码器(CND)。

除了上述三级解码器有所区别以外，本实施例的解码方法与实施例三类似；对应的解码系统与实施例四类似，此处不再赘述。

实施例六：

本发明的解映射解码方法和系统可直接扩展应用到三级以上级联的编码调制系统，参见图10所示的四级级联解映射解码方法(包括图10所示的步骤S301～304)以及图11所示的四级级联解码系统；除了解码方法步骤S303中多了一级解码器的解码运算步骤；解码系统多了一级解码器以外，本实施例的解码方法和解码系统与上面所述的三级级联的类似，此处不再赘述。

本发明打破了传统解码解映射方法的两级迭代构架，将各个解码器视为相对独立的运算模块，各个解码器并行运行或至少部分并行运行，根据各自的输入运算得到输出，并送给相应的其他单元。这种并行构架可有效克服传统迭代构架的缺陷，提高系统的运算效率和吞吐能力，降低整体迭代次数。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (8)

1.一种解映射解码方法，其特征在于，包括以下步骤：

S1：初始化控制模块和多级解码器中的各级解码器；

S2：当满足解码启动条件时，控制模块启动解码流程；

S3：运行解码流程，所述多级解码器并行执行解码运算；

S4：当满足解码停止条件时，控制模块停止解码流程，从多级解码器中的一个解码器得到最终解码结果并输出。

2.如权利要求1所述的解映射解码方法，其特征在于，所述步骤S1初始化控制模块和多级解码器中的各级解码器的步骤包括：设置每个解码器迭代次数的最大值，设置整个解码流程以及各解码器的启动和停止条件，将各级解码器的输入先验信息设置为0。

3.如权利要求1所述的解映射解码方法，其特征在于，解码过程中，所述控制模块为各级解码器动态地分配运算资源。

4.如权利要求1所述的解映射解码方法，其特征在于，所述多级解码器并行执行解码运算的步骤包括：

设N为多级解码器的总级数；n是当前解码器的级数，为小于等于N的自然数；

当n＝1时，第n级解码器利用信道状态信息，对接收的符号和第n+1级解码器发送的n+1→n先验信息进行运算得到n→n+1解码外信息；对所述n→n+1解码外信息进行解交织后作为n→n+1先验信息发送给第n+1级级解码器；

当1＜n＜N时，第n级解码器对第n-1级解码器发送来的n-1→n先验信息和第n+1级解码器发送来的n+1→n先验信息进行运算得到n→n-1解码外信息和n→n+1解码外信息；对所述n→n-1解码外信息进行交织后作为n→n-1先验信息发送给第n-1级解码器；对所述n→n+1解码外信息进行解交织后作为n→n+1先验信息发送给第n+1级解码器；

当n＝N时，第n级解码器对第n-1级解码器发送来的n-1→n先验信息进行运算得到n→n-1解码外信息，对所述n→n-1解码外信息进行交织后作为n→n-1先验信息发送给第n-1级解码器；

其中，第n级和第n+1级解码器之间，对n→n+1解码外信息进行的解交织步骤与对n+1→n解码外信息进行的交织步骤相对应。

5.如权利要求4所述的解映射解码方法，其特征在于，至少部分交织步骤和对应的解交织步骤可以省略。

6.如权利要求1所述的解映射解码方法，其特征在于，所述步骤S4中的最终解码结果为某个解码器在解码过程中存储的最终解码结果，或者为对除第一级解码器以外的任一解码器接收的先验信息和输出的解码外信息相加得到的解码后验信息进行硬判决得到的最终解码结果。

7.一种解映射解码系统，其特征在于，包括：

控制模块，用于动态地分配和协调运算资源，控制解码时序，产生存储单元的控制信号和地址信号，启动和终止整个解码流程，以及启动和终止各个解码器；

以及并行执行解码运算的多级解码器，设N为多级解码器的总级数；n是当前解码器的级数，为小于等于N的自然数；

当n小于等于N-1时，第n级解码器与第n+1级解码器之间分别设有一个n→n+1存储器和一个n+1→n存储器；

所述n→n+1存储器用于对n→n+1解码外信息进行存储，通过控制模块产生n→n+1存储器的读写控制信号和地址信号，对所述n→n+1解码外信息进行比特软信息解交织，得到n→n+1先验信息送给第n+1级解码器；

所述n+1→n存储器用于对n+1→n解码外信息进行存储，通过控制模块产生n+1→n存储器的读写控制信号和地址信号，对所述n+1→n解码外信息进行比特软信息交织，得到n+1→n先验信息送给第n级解码器；

当n＝1时，第n级解码器用于从n+1→n存储器中读出n+1→n先验信息，结合信道状态信息，对接收符号进行解码，得到n→n+1解码外信息并写入n→n+1存储器；

当1＜n＜N时，第n级解码器从n-1→n存储器读出n-1→n先验信息，从n+1→n存储器读出n+1→n先验信息，然后对所述n-1→n先验信息和n+1→n先验信息进行解码，得到n→n-1解码外信息和n→n+1解码外信息，将所述n→n-1解码外信息写入n→n-1存储器，将所述n→n+1解码外信息写入n→n+1存储器；

当n＝N时，第n级解码器用于从n-1→n存储器读出n-1→n先验信息，对所述n-1→n先验信息进行解码得到n→n-1解码外信息，写入n→n-1存储器。

8.如权利要求7所述的解映射解码系统，其特征在于，至少部分相邻级的解码器之间的n→n+1存储器读写过程中暗含的比特软信息解交织可以省略，与之对应的n+1→n存储器读写过程中暗含的比特软信息交织也应省略。

Images