CN103177755B - 一种包含多存储模块的存储器结构及其控制方法 - Google Patents
一种包含多存储模块的存储器结构及其控制方法 Download PDFInfo
- Publication number
- CN103177755B CN103177755B CN201310098156.3A CN201310098156A CN103177755B CN 103177755 B CN103177755 B CN 103177755B CN 201310098156 A CN201310098156 A CN 201310098156A CN 103177755 B CN103177755 B CN 103177755B
- Authority
- CN
- China
- Prior art keywords
- memory
- module
- memory module
- latch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dram (AREA)
Abstract
本发明提供一种包含多存储模块的存储器结构及其控制方法，包括多个存储模块和延迟电路；延迟电路包括：命令解码控制模块、延迟模块、若干存储模块地址解码器和锁存器、若干延迟信号锁存器和输出器和用于选择存储模块的地址线；存储模块地址解码器和锁存器、延迟信号锁存器和输出器的数量均与存储模块的数量相同；用于选择存储模块的地址线连接所有存储模块地址解码器和锁存器，存储模块地址解码器和锁存器连接对应的延迟信号锁存器和输出器；延迟信号锁存器和输出器连接对应的存储模块。本发明将现多存储模块中所有延迟模块去除，而在存储模块之外增加一个延迟电路来控制所有存储模块；以降低存储器的功耗和面积。
Description
【技术领域】
本发明涉及计算机技术领域，特别涉及一种包含多存储模块的存储器结构及其控制方法。
【背景技术】
如图1所示，为包含多个存储模块的存储器内部结构的示意图。其中1为芯片全局控制器和芯片外部接口控制模块，2为阵列控制模块，3为行控制模块，4为列控制模块，5为存储阵列。阵列控制模块2,行控制模块3,列控制模块4,存储阵列5组成了包含存储模块及其控制模块的基础模块。将该基础模块根据需要重复多次后组成整个存储器的存储阵列，所有的这些基础模块都是由芯片全局控制器和芯片外部接口控制模块1控制，芯片全局控制器和芯片外部接口控制模块1，阵列控制模块2,行控制模块3,列控制模块4,存储阵列5组成存储器。
在阵列控制模块2中，有一些用于产生延迟信号的延迟模块，随着存储器中存储模块个数的增多，这些延迟模块被重复的次数也就越多。考虑到功耗和面积的要求，这种重复是不可接受的。因此采用本发明控制方式用于减少这些延迟模块的个数。
【发明内容】
本发明的目的在于提供一种包含多存储模块的存储器结构及其控制方法，用于减少包含多存储模块的存储器结构中延迟模块的个数，以减少功耗和芯片面积。
为了实现上述目的，本发明采用如下技术方案：
一种包含多存储模块的存储器结构，包括多个存储模块和一个连接所述多个存储模块的延迟电路；所述延迟电路包括：命令解码控制模块、延迟模块、若干存储模块地址解码器和锁存器、若干延迟信号锁存器和输出器和用于选择存储模块的地址线；存储模块地址解码器和锁存器、延迟信号锁存器和输出器的数量均与存储模块的数量相同；用于选择存储模块的地址线连接所有存储模块地址解码器和锁存器，存储模块地址解码器和锁存器通过对应的存储模块选择信号线连接对应的延迟信号锁存器和输出器；延迟信号锁存器和输出器通过对应的延迟后的存储模块控制线连接对应的存储模块；命令解码控制模块的激活信号线直接连接所有存储模块地址解码器和锁存器，激活信号线连接延迟模块的输入端，延迟模块的输出端段连接所有延迟信号锁存器和输出器；命令解码控制模块的关闭信号线直接连接所有存储模块地址解码器和锁存器和延迟信号锁存器和输出器。
本发明进一步的改进在于：每个存储模块包括一个存储阵列和连接该存储阵列的一个阵列控制模块和一个行控制模块,延迟电路连接所有存储模块的存储阵列。
本发明进一步的改进在于：所有存储模块中均未设置延迟模块。
本发明进一步的改进在于：所述一种包含多存储模块的存储器结构只包括一个延迟电路。
本发明进一步的改进在于：所述一种包含多存储模块的存储器结构包括至少两个存储模块。
本发明进一步的改进在于：所述延迟电路设置于所述存储模块外部。
一种包含多存储模块的存储器结构的控制方法，包括：
当系统发出激活命令时，命令解码控制模块产生的激活信号通过激活信号线传输给所有存储模块地址解码器和锁存器和延迟模块；该激活信号将用于选择存储模块的地址线上的存储模块地址BA<2:0>在存储模块地址解码器和锁存器中解码得到对应存储模块的选择信号置高，每一个地址对应一个选择信号和一个延迟后的存储模块控制信号；激活信号通过延迟模块产生延迟信号输出给所有延迟信号锁存器和输出器，该延迟信号将对应存储模块地址解码器和锁存器输出的选择信号锁存在存储模块地址解码器和锁存器中产生延迟后的存储模块控制信号；
当系统发出关闭命令时，命令解码控制模块产生关闭信号；关闭信号通过关闭信号线传输给所有存储模块地址解码器和锁存器和延迟信号锁存器和输出器，该关闭信号将用于选择存储模块的地址线上的存储模块地址BA<2:0>在存储模块地址解码器和锁存器和延迟信号锁存器和输出器中解码得到对应存储模块的选择信号和延迟后的存储模块控制信号置低，每一个地址对应一个选择信号和延迟后的存储模块控制信号。
相对于现有技术，本发明具有以下有益效果：本发明一种包含多存储模块的存储器结构及其控制方法，通过将现有多存储模块中所有延迟模块去除，而在存储模块之外的芯片全局控制器和芯片外部接口控制模块中增加一个延迟电路来控制所有存储模块；以此有效的降低存储器的功耗和面积。
【附图说明】
图1为现有包含多存储模块的存储器结构示意图；
图2为新的延迟电路的结构示意图；
图3为图2所示延迟电路的控制方式图。
【具体实施方式】
下面结合附图对本发明的实施方式做进一步描述。
请参阅图1至图3所示，本发明一种包含多存储模块的存储器结构，包括多个存储模块和一个延迟电路。每个存储模块包括一个存储阵列和连接该存储阵列的一个阵列控制模块和一个行控制模块,延迟电路连接所有存储模块的存储阵列。
本发明将所有在图1中的阵列控制模块2中重复的延迟模块去除，而在芯片全局控制器和芯片外部接口控制模块1中采用一个新的延迟电路产生延迟信号，并将产生的延迟信号传递给所有的存储模块。
但是在存储器中由于系统的要求，有可能多个存储模块在相隔较短时间内会相继进行操作，或者在某个或某几个存储模块保持操作状态的同时对其它存储模块进行操作。如在DRAM存储器中，可能会连续激活多个存储模块或在某一个或某几个存储模块保持在激活状态时，激活其它存储模块。为解决该问题，本发明延迟电路采用如图2所示的电路结构和图3中所示的控制方式。
请参阅图2所述，本发明中的延迟电路包括：命令解码控制模块COMBLK、延迟模块Timer（Timer是从图1中阵列控制模块2移出的延迟模块）、若干存储模块地址解码器和锁存器RC_BNKSTATE、若干延迟信号锁存器和输出器RC_SASTATE和用于选择存储模块的地址线。
本发明中存储模块地址解码器和锁存器RC_BNKSTATE、延迟信号锁存器和输出器RC_SASTATE的数量均与存储模块的数量相同；用于选择存储模块的地址线连接所有存储模块地址解码器和锁存器RC_BNKSTATE，存储模块地址解码器和锁存器RC_BNKSTATE通过对应的存储模块选择信号线连接对应的延迟信号锁存器和输出器RC_SASTATE（图2中只是示意性的画出了存储模块选择信号线Bnksel<0>～Bnksel<7>）；延迟信号锁存器和输出器RC_SASTATE通过对应的延迟后的存储模块控制线连接对应的存储模块的存储阵列（图2中只是示意性的画出了延迟后的存储模块控制线sae<0>～sae<7>）；命令解码控制模块COMBLK的激活信号线clact直接连接所有存储模块地址解码器和锁存器RC_BNKSTATE，激活信号线clact连接延迟模块Timer的输入端，延迟模块Timer的输出端段连接所有延迟信号锁存器和输出器RC_SASTATE；命令解码控制模块COMBLK的关闭信号线clpre直接连接所有存储模块地址解码器和锁存器RC_BNKSTATE和延迟信号锁存器和输出器RC_SASTATE。
请参阅图3所示，本发明一种包含多存储模块的存储器结构的控制方法，包括：当系统发出激活命令时，命令解码控制模块COMBLK产生的激活信号通过激活信号线clact传输给所有存储模块地址解码器和锁存器RC_BNKSTATE和延迟模块Timer；该激活信号将用于选择存储模块的地址线上的存储模块地址BA<2:0>在存储模块地址解码器和锁存器RC_BNKSTATE中解码得到对应存储模块的选择信号Bnksel置高，每一个地址对应一个选择信号Bnksel和一个延迟后的存储模块控制信号sae。
激活信号通过延迟模块Timer产生延迟信号Clat_dly输出给所有延迟信号锁存器和输出器RC_SASTATE，该延迟信号Clat_dly将对应存储模块地址解码器和锁存器RC_BNKSTATE输出的选择信号Bnksel锁存在存储模块地址解码器和锁存器RC_SASTATE中产生延迟后的存储模块控制信号sae。当系统发出关闭命令时，命令解码控制模块COMBLK产生关闭信号；关闭信号通过关闭信号线clpre传输给所有存储模块地址解码器和锁存器RC_BNKSTATE和延迟信号锁存器和输出器RC_SASTATE，该关闭信号将用于选择存储模块的地址线上的存储模块地址BA<2:0>在存储模块地址解码器和锁存器RC_BNKSTATE和延迟信号锁存器和输出器RC_SASTATE中解码得到对应存储模块的选择信号Bnksel和延迟后的存储模块控制信号sae置低，每一个地址对应一个选择信号Bnksel和延迟后的存储模块控制信号sae。
Claims (4)
1.一种包含多存储模块的存储器结构，其特征在于，包括多个存储模块和一个连接所述多个存储模块的延迟电路；所述延迟电路包括：命令解码控制模块(COMBLK)、延迟模块(Timer)、若干存储模块地址解码器和锁存器(RC_BNKSTATE)、若干延迟信号锁存器和输出器(RC_SASTATE)和用于选择存储模块的地址线；存储模块地址解码器和锁存器(RC_BNKSTATE)、延迟信号锁存器和输出器(RC_SASTATE)的数量均与存储模块的数量相同；用于选择存储模块的地址线连接所有存储模块地址解码器和锁存器(RC_BNKSTATE)，存储模块地址解码器和锁存器(RC_BNKSTATE)通过对应的存储模块选择信号线连接对应的延迟信号锁存器和输出器(RC_SASTATE)；延迟信号锁存器和输出器(RC_SASTATE)通过对应的延迟后的存储模块控制线连接对应的存储模块；命令解码控制模块(COMBLK)的激活信号线(clact)直接连接所有存储模块地址解码器和锁存器(RC_BNKSTATE)，激活信号线(clact)连接延迟模块(Timer)的输入端，延迟模块(Timer)的输出端连接所有延迟信号锁存器和输出器(RC_SASTATE)；命令解码控制模块(COMBLK)的关闭信号线(clpre)直接连接所有存储模块地址解码器和锁存器(RC_BNKSTATE)和延迟信号锁存器和输出器(RC_SASTATE)；
每个存储模块包括一个存储阵列和连接该存储阵列的一个阵列控制模块和一个行控制模块,延迟电路连接所有存储模块的存储阵列；
所有存储模块中均未设置延迟模块；
所述延迟电路设置于所有存储模块外部。
2.根据权利要求1所述的一种包含多存储模块的存储器结构，其特征在于，所述一种包含多存储模块的存储器结构只包括一个延迟电路。
3.根据权利要求1所述的一种包含多存储模块的存储器结构，其特征在于，所述一种包含多存储模块的存储器结构包括至少两个存储模块。
4.一种包含多存储模块的存储器结构的控制方法，其特征在于，基于权利要求1所述的一种包含多存储模块的存储器结构，所述控制方法包括：
当系统发出激活命令时，命令解码控制模块(COMBLK)产生的激活信号通过激活信号线(clact)传输给所有存储模块地址解码器和锁存器(RC_BNKSTATE)和延迟模块(Timer)；该激活信号将用于选择存储模块的地址线上的存储模块地址BA<2:0>在存储模块地址解码器和锁存器(RC_BNKSTATE)中解码得到对应存储模块的选择信号(Bnksel)置高，每一个地址对应一个选择信号(Bnksel)和一个延迟后的存储模块控制信号(sae)；激活信号通过延迟模块(Timer)产生延迟信号(Clat_dly)输出给所有延迟信号锁存器和输出器(RC_SASTATE)，该延迟信号(Clat_dly)将对应存储模块地址解码器和锁存器(RC_BNKSTATE)输出的选择信号(Bnksel)锁存在存储模块地址解码器和锁存器(RC_BNKSTATE)中产生延迟后的存储模块控制信号(sae)；
当系统发出关闭命令时，命令解码控制模块(COMBLK)产生关闭信号；关闭信号通过关闭信号线(clpre)传输给所有存储模块地址解码器和锁存器(RC_BNKSTATE)和延迟信号锁存器和输出器(RC_SASTATE)，该关闭信号将用于选择存储模块的地址线上的存储模块地址BA<2:0>在存储模块地址解码器和锁存器(RC_BNKSTATE)和延迟信号锁存器和输出器(RC_SASTATE)中解码得到对应存储模块的选择信号(Bnksel)和延迟后的存储模块控制信号(sae)置低，每一个地址对应一个选择信号(Bnksel)和延迟后的存储模块控制信号(sae)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310098156.3A CN103177755B (zh) | 2013-03-25 | 2013-03-25 | 一种包含多存储模块的存储器结构及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310098156.3A CN103177755B (zh) | 2013-03-25 | 2013-03-25 | 一种包含多存储模块的存储器结构及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103177755A CN103177755A (zh) | 2013-06-26 |
| CN103177755B true CN103177755B (zh) | 2015-12-02 |
Family
ID=48637555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310098156.3A Active CN103177755B (zh) | 2013-03-25 | 2013-03-25 | 一种包含多存储模块的存储器结构及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103177755B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104898542A (zh) * | 2015-04-29 | 2015-09-09 | 河南职业技术学院 | 定位装置以及plc |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1214516A (zh) * | 1997-10-02 | 1999-04-21 | 株式会社日立制作所 | 半导体集成电路器件 |
| CN1469471A (zh) * | 2002-07-02 | 2004-01-21 | ���ǵ�����ʽ���� | 集成电路存储设备 |
| CN203150141U (zh) * | 2013-03-25 | 2013-08-21 | 西安华芯半导体有限公司 | 一种包含多存储模块的存储器结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961281B2 (en) * | 2003-09-12 | 2005-11-01 | Sun Microsystems, Inc. | Single rank memory module for use in a two-rank memory module system |
-
2013
- 2013-03-25 CN CN201310098156.3A patent/CN103177755B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1214516A (zh) * | 1997-10-02 | 1999-04-21 | 株式会社日立制作所 | 半导体集成电路器件 |
| CN1469471A (zh) * | 2002-07-02 | 2004-01-21 | ���ǵ�����ʽ���� | 集成电路存储设备 |
| CN203150141U (zh) * | 2013-03-25 | 2013-08-21 | 西安华芯半导体有限公司 | 一种包含多存储模块的存储器结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103177755A (zh) | 2013-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103279309B (zh) | 基于fpga的ddr控制装置及方法 | |
| US20090094411A1 (en) | Nand flash controller and data exchange method between nand flash memory and nand flash controller | |
| CN103247334B (zh) | 存储器及其列译码电路 | |
| CN106155942B (zh) | 断电记忆装置及其系统 | |
| CN101996087A (zh) | 多核处理器阵列程序的动态加载系统及方法 | |
| CN102968394A (zh) | 一种基于乒乓机制的fpga与dsp数据传输系统 | |
| CN102592665A (zh) | 一种相变存储器的高速数据写入结构及写入方法 | |
| CN103019127A (zh) | 上电控制电路 | |
| CN103177755B (zh) | 一种包含多存储模块的存储器结构及其控制方法 | |
| CN101916136B (zh) | 在硬盘阵列系统中降低电源功率要求的系统及方法 | |
| US20130080857A1 (en) | Flash memory controller adaptively selecting error-correction scheme according to number of program/erase cycles of flash memory | |
| CN203150141U (zh) | 一种包含多存储模块的存储器结构 | |
| CN104049982A (zh) | 服务器控制系统及方法 | |
| CN104715102B (zh) | 基于二分法的智能电能表负荷曲线的设计方法 | |
| CN103529338B (zh) | 一种串列式的熔丝上电状态读取电路及方法 | |
| CN102081582A (zh) | 在一总线上操作闪存的方法 | |
| CN205210574U (zh) | 一种基于微控制器实现fpga数据配置的双核心控制模块 | |
| CN102693195A (zh) | 用以最优化同步存储器的频宽的存储器存取系统及方法 | |
| CN103257926B (zh) | 在性能增强模式下由串行闪存与存储器控制器执行的方法 | |
| CN205080416U (zh) | Plc的输入点的扩展电路 | |
| US20140229641A1 (en) | Method and apparatus for latency reduction | |
| CN203102274U (zh) | 一种高速数据传输连接器 | |
| CN201732568U (zh) | 一种在硬盘阵列系统中降低电源功率要求的系统 | |
| CN101924462A (zh) | 音频编码芯片供电电路 | |
| CN203242348U (zh) | 一种兼容存储多种不同速度数据的电子存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP03 | Change of name, title or address |
Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Patentee after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Patentee before: Xi'an Sinochip Semiconductors Co., Ltd. |