CN103166600A - 解调器中拦截器信号的自适应滤波 - Google Patents

解调器中拦截器信号的自适应滤波 Download PDF

Info

Publication number
CN103166600A
CN103166600A CN2012105416781A CN201210541678A CN103166600A CN 103166600 A CN103166600 A CN 103166600A CN 2012105416781 A CN2012105416781 A CN 2012105416781A CN 201210541678 A CN201210541678 A CN 201210541678A CN 103166600 A CN103166600 A CN 103166600A
Authority
CN
China
Prior art keywords
operational amplifier
signal
negative feedback
feedback network
transimpedance amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105416781A
Other languages
English (en)
Other versions
CN103166600B (zh
Inventor
U.巴萨兰
A.奈尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Intel Corp
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103166600A publication Critical patent/CN103166600A/zh
Application granted granted Critical
Publication of CN103166600B publication Critical patent/CN103166600B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45521—Indexing scheme relating to differential amplifiers the FBC comprising op amp stages, e.g. cascaded stages of the dif amp and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及解调器中拦截器信号的自适应滤波。本发明的某些实施例涉及跨阻抗放大器电路，其具有提供在本文中提供的带外发射信号的附加滤波的负反馈网络。在一个实施例中，跨阻抗放大器电路具有第一极，跨阻抗放大器，其具有带有输入端子和输出端子的多级运算放大器。RC反馈网络从输出端子延伸至输入端子。从多级运算放大器的内部节点延伸至单极，跨阻抗放大器的输入端子的负反馈网络提供负反馈信号，其具有与带外发射信号相反的极性的振幅。负反馈信号抑制解调器电路内的带外发射信号，从而改善跨阻抗放大器电路的线性度。

Description

解调器中拦截器信号的自适应滤波
背景技术
收发机被配置成发射和接收射频（RF）信号。收发机操作用于通过将数据调制到无线发射的高频载波信号上来发射数据。收发机操作用于通过接收已调制高频无线信号并通过将接收信号提供给解调器来接收数据。解调器被配置成将接收到的高频信号向下变频至中频，从该中频可以恢复所发射的数据。
附图说明
图1图示出包括跨阻抗放大器的示例性解调器的示意图。
图2图示出包括具有负反馈网络的跨阻抗放大器的解调器的某些实施例的方框图。
图3图示出示出了对应于所公开的跨阻抗放大器电路的接收信号、发射信号以及负反馈信号的频率的示例性图表。
图4图示出具有负反馈网络的跨阻抗放大器电路的某些实施例的示意图。
图5a图示出具有差分输入电压的两级运算放大器的示意图。
图5b图示出具有共模输入电压的两级运算放大器的示意图。
图6图示出具有可以被选择性地操作的负反馈网络的跨阻抗放大器电路的某些实施例的示意图。
图7是示出了与所公开的跨阻抗放大器电路相比较的常规一阶跨阻抗放大器的比较滤波器特性的图表。
图8图示出具有负反馈环路的跨阻抗放大器电路的某些实施例的示意图。
图9图示出用于改善跨阻抗放大器的线性度的示例性方法的流程图。
图10图示出用于改善具有两级运算放大器的跨阻抗放大器的线性度的另一示例性方法的流程图。
具体实施方式
现在参考附图来描述要求保护的主题，其中，相同的附图标记自始至终用来指示相同的元件。在以下描述中，出于说明的目的，阐述了许多特定细节以便提供要求保护的主题的透彻理解。然而，可能显而易见的是可以在没有这些特定细节的情况下实施要求保护的主题。
图1图示出被配置成将接收到的差分RF信号解调的解调器100。解调器100包括输入/前置放大器级102、混频器104以及跨阻抗放大器106。输入/前置放大器级102被配置成接收射频（RF）信号作为输入电压RF+/RF-（例如从图1未示出的天线）并将接收到的RF信号转换成电流信号。该电流信号被提供给混频器104，在那里，其被与本机振荡器（LO）信号LO+/LO-相乘以生成中频（IF）电流信号。IF电流信号从混频器104流到跨阻抗放大器106，其被配置成在提供IF电流信号的滤波的同时将IF电流信号转换回到电压信号。
在操作期间，解调器100中的非线性度可以引起接收到的RF信号的失真。例如，在全双工模式下，其中，收发机同时地发射和接收RF信号，高功率传输信号可以在解调器100内引起与接收信号的带外干扰。近年来，此问题已变得更坏，因为用于高数据传输速率的增加的带宽已减小了接收信号与发射信号之间的频率差。
因此，在本文中提供了跨阻抗放大器电路，其具有被配置成提供带外发射信号的附加滤波的负反馈网络。在一个实施例中，跨阻抗放大器电路包括具有带有输入端子和输出端子的多级运算放大器的跨阻抗放大器。RC反馈网络从输出端子延伸至输入端子。从多级运算放大器的内部节点延伸至单极，跨阻抗放大器的输入端子，该单极，跨阻抗放大器被配置成提供负反馈信号，其具有与带外发射信号相反的极性的振幅。负反馈信号抑制解调器电路内的带外发射信号，从而改善跨阻抗放大器电路的线性度。
图2图示出包括具有负反馈网络214的跨阻抗放大器204的解调器电路200的某些实施例的方框图。
如图2所示，混频器202被配置成向被配置成对输入电流进行滤波的跨阻抗放大器204提供输入电流信号。在某些实施例中，跨阻抗放大器204包括具有运算放大器206和RC反馈网络212的第一极，跨阻抗放大器（TIA）。运算放大器206常常包括多级运算放大器。多级运算放大器206可以包括第一运算放大器级208和位于第一运算放大器级208的下游的第二运算放大器级210。第一和第二运算放大器级208、210累积地执行单运算放大器的功能。RC反馈网络212从多级运算放大器206的最后一级的输出端延伸至多级运算放大器206的第一级的输入端。
负反馈网络214被从跨阻抗放大器204内连接至跨阻抗放大器204的输入端。负反馈网络214被配置成向跨阻抗放大器的输入端子提供负反馈信号。负反馈信号具有对应于带外发射信号的频率的频率且具有与带外发射信号相反的极性的振幅。在某些实施例中，负反馈网络214包括负反馈滤波元件216，其被配置成对负反馈网络214内的反馈信号的频率范围进行滤波从而生成在不与接收机信号相干扰的情况下使带外发射信号衰减的负反馈信号。在各种实施例中，负反馈滤波元件216可以包括例如有源滤波器、带通滤波器以及高通滤波器中的一个或多个。
为了保证解调器电路200内的良好共模和差分稳定性，负反馈网络214具有包括具有特定数目的运算放大器级的多级运算放大器的电路拓扑。在某些实施例中，该多级运算放大器在运算放大器206的输入端子与跨阻抗放大器204的输入端子之间（即沿着负反馈网络214的路径）之间提供奇数的运算放大器级。与引起稳定性问题的偶数的运算放大器级相比之下，该奇数的运算放大器级提供良好的稳定性，尤其是对于共模信号而言。
在某些实施例中，负反馈网络214在运算放大器206内的奇数运算放大器级之后被连接至跨阻抗放大器204（例如，负反馈网络214从位于第一和第二运算放大器级208、210之间的运算放大器的内部节点延伸至跨阻抗放大器204的输入端）。在此类实施例中，负反馈网络214包括偶数的运算放大器级，导致运算放大器206的输入端子与跨阻抗放大器204的输入端子之间的总共奇数的运算放大器级。负反馈网络中的偶数的运算放大器级在发射机频率下提供正增益。如果在运算放大器206的输入端子与跨阻抗放大器204的输入端子之间不存在奇数的放大级，则此正增益导致共模不稳定性。然而，通过使用奇数的放大级，正增益可以提供将从负反馈滤波元件216被输出的负反馈信号。
在其他实施例中，负反馈网络214被连接在运算放大器206内的偶数的运算放大器级之后（例如，负反馈网络214从两级运算放大器的输出端延伸至跨阻抗放大器204的输入端）。在此类实施例中，负反馈网络214包括具有奇数的运算放大器级的运算放大器，导致运算放大器206的输入端子与跨阻抗放大器204的输入端子之间的总共奇数的运算放大器级。所述奇数的运算放大器提供将从负反馈滤波元件216被输出的负反馈信号。
图3图示出示出了具有带有负反馈网络（例如对应于解调器电路200）的跨阻抗放大器的公开的解调器电路内的信号的频率和振幅的图表300、306。图表300、306示出了根据振幅（y轴）的接收信号302、带外发射信号304以及负反馈信号308的频率（x轴）。
图表300图示出解调器内的接收信号302和带外发射信号304。如图表300中所示，接收信号302在0Hz下具有本机振荡频率。虽然收发机被设计成在与其接收信号不同的频率下发射信号，但发射信号（发射源信号）可以在接收机频带（例如发射源信号的谐波）中产生带外发射信号304。带外发射信号304和接收信号302的频率以双工距离fduplex分离，该双工距离fduplex等于接收信号302（即下行链路频率）与带外发射信号304（即上行链路频率）之间的距离。频率fduplex的相对小的尺寸导致引起与接收信号302的干扰的带外发射信号304。
图表306图示出由本文中公开的负反馈网络（例如对应于负反馈网络214）提供的负反馈信号308。一般地，负反馈信号308具有在转折频率f1和f2之间的频率，其对应于带外发射信号304的频率。负反馈信号308还包括具有与带外发射信号304相反的极性的振幅。负反馈网络信号308被添加到跨阻抗放大器的输入端以减小带外发射信号304的振幅。因此，负反馈网络被配置成使解调器电路内的带外发射信号304衰减以减少干扰。通过用负反馈信号使发射信号衰减，反馈网络在不使接收信号302失真的情况下提供带外发射信号304的附加滤波。
在某些实施例中，其中，负反馈网络包括有源滤波器，可以将负反馈信号308的转折频率f1和f2调谐至带外发射信号304的频率。这允许将由负反馈信号308选择性地对带外发射信号304进行滤波。这导致明显改善的线性度并放松跨阻抗放大器中的净空要求。
图4图示出具有第一极，跨阻抗放大器402和负反馈网络412的差分跨阻抗放大器电路400的某些实施例的示意图。如图4中所示，跨阻抗放大器电路400包括被配置成对第一极，跨阻抗放大器402的差分N-P互补输入信号Imix_n、Imix_p进行滤波以去除带外干扰的负反馈网络412。虽然在本文中所示的解调器电路（例如在图4、6、8等中）被图示为差分电路，但将认识到的是在本文中提供的装置不限于差分电路。替代地，在本文中提供的方法和装置还可以被应用于单端电路。
第一极，跨阻抗放大器402包括多级运算放大器404和RC滤波器410。多级运算放大器404具有第一运算放大器级406和第二运算放大器级408。第一运算放大器级406包括运算放大器404的输入端子。第二运算放大器级408包括运算放大器404的输出端子。运算放大器404被配置成产生包括由运算放大器404产生的噪声增益的放大信号。RC滤波器410包括被连接在运算放大器404的输出端子和输入端子之间的一个或多个反馈环路。相应的反馈环路包括具有并联地配置的电容器C1或C2和电阻器R1或R2的高压有源RC滤波器。电容器C1、C2和电阻器R1、R2被连接在运算放大器404的输入和输出端子之间。
电阻器R1、R2和电容器C1、C2的作用与RC滤波器类似。例如，在低频率下，反馈电容器C1、C2的作用类似于拦截反馈信号的开路，而反馈电阻器R1、R2为电路给出反相放大器的特性。在高频率下，电容器C1、C2使反馈电阻器R1、R2短路并充当积分器。
负反馈网络412被连接在第一运算放大器级406的输出端与第一极，跨阻抗放大器402的输入端之间。负反馈网络412包括负反馈滤波元件414，其为跨阻抗放大器电路400提供附加滤波元件，该附加滤波元件被配置成借助于具有带外干扰的相反振幅的负反馈信号来提供输入到第一极，跨阻抗放大器402的电流信号的滤波。
负反馈滤波元件414包括具有多级放大元件416和RC带通滤波器422的有源带通滤波器。如图4中所示，多级放大元件416具有第一运算放大器级418和第二运算放大器级420。RC带通滤波器422包括被连接在多级放大元件416的输出端与输入端之间的一个或多个反馈环路。相应的反馈环路包括具有并联地配置的电容器C3或C4和电阻器R3或R4的高压RC滤波器。
如图4中所示，跨阻抗放大器电路400包括在多级运算放大器404的输入端子与第一极，跨阻抗放大器402的输入端子之间的三个运算放大器级（406、410和420）。运算放大器404的输入端子与第一极，跨阻抗放大器402的输入端子之间的奇数数目的运算放大器级保证了跨阻抗放大器电路400内的良好稳定性。
在某些实施例中，负反馈网络412包括位于差分反馈路径之间的AC耦合元件424。AC耦合元件424通过电容器C4和C5来提供差分信号的AC耦合。这在小频率下在运算放大器级406的输入端和输出端处提供大的阻抗，从而不降低带内噪声因数。
将认识到的是差分跨阻抗放大器电路可以接收共模或差分信号作为输入。公开的负反馈网络能够为共模和差分输入信号两者提供负反馈。例如，图5a～5b图示出示例性两级Miller运算放大器500和512。运算放大器包括包括晶体管N1、N2、P1和P2的第一运算放大器级502和包括晶体管N3、N4、P3和P4的第二运算放大器级504。通过将具有偶数数目的运算放大器级的公开的负反馈网络连接到两级Miller运算放大器的第一运算放大器级502的输出端，为共模和差模输入电压两者提供负反馈。将认识到的是Miller运算放大器的使用是在本文中出于示例性目的图示出的两级运算放大器的非限制性实施例。
图5a图示出具有差模输入电压的运算放大器500。在第一运算放大器级502的输入端子Inn、Inp处提供了差模输入电压。如图5a中所示，第一输入端子Inn处的输入信号506n与第二输入端子Inp处的输入信号506p互补。
在第一运算放大器级502内，晶体管P1和P2形成电流镜，因为P1和P2的栅极被绑定到V2。电流镜的PMOS晶体管P1和P2生成电流I4和I5，其中，I4＝I5。晶体管Ns形成电流吸收器。电流I1和I2被提供给电流吸收器，使得I1+I2＝I3。当第一输入信号Inn的电压是正的且第二输入信号Inp的电压是负的时，Inn > Inp。由于I1 > I2且I4＝I5，则I1 > I4且第一运算放大器级502的输出相对于输入信号Inn而言是负的。例如，第一输入端子Inn处的输入信号506n与第一运算放大器级Out1 n的第一输出端子处的输出信号508n互补。同样地，由于I1 > I2且I4＝I5，则I1 > I5且第一运算放大器级502的输出相对于输入信号Inp而言是负的。例如，第二输入端子Inp处的输入信号506p与第一运算放大器级Out1 p的第二输出端子处的输出信号508p互补。
第二运算放大器级504以与第一运算放大器级502类似的方式操作。第二运算放大器级504生成相对于输入信号506n和506p而言为正的输出信号。例如，第一输入端子Inn处的输入信号506n具有与第二运算放大器级Out2 n的第一输出端子处的输出信号510n相同的极性，并且第二输入端子Inp处的输入信号506p具有与第二运算放大器级Out2 p的第一输出端子处的输出信号510p相同的极性。因此，第二运算放大器级504的输出端不能与具有偶数数目的运算放大器级的负反馈环路一起使用以提供拦截带外干扰的负反馈信号。相反，使用第二级的输出作为反馈信号将使共模输入信号放大，导致共模振荡，或者换言之由于运算放大器的共模反馈电路的有限带宽而引起的解调器中的共模不稳定性。
图5b图示出具有共模输入电压的运算放大器512。共模输入电压是在第一运算放大级502的输入端Inn、Inp处提供的。如图5b中所示，第一输入端子Inn处的输入信号514n具有与第二输入端子Inp处的输入信号514p相同的极性。由于与上述相同的原因，第一运算放大器级502的输出相对于输入信号Inn而言是负的。因此，第一输入端子Inn处的输入信号514n与第一运算放大器级Out1 n的第一输出端子处的输出信号516n互补，并且第二输入端子Inp处的输入信号514p与第一运算放大器级Out1 p的第二输出端子处的输出信号516p互补。
相反，第二运算放大器级504的输出信号不是负输出，而是正输出。例如，第一输入端子Inn处的输入信号514n具有与第二运算放大器级Out2 n的第一输出端子处的输出信号518n相同的极性，并且第二输入端子Inp处的输入信号514p具有与第二运算放大器级Ou2 p的第二输出端子处的输出信号518p相同的极性。因此，不能将第二运算放大器级504的输出用于负反馈信号。
因此，通过在多级运算放大器的第一级与第二级之间实现负反馈网络，使得解调器对带外干扰不那么敏感，因为其为共模和差分信号两者提供负反馈信号，如在图5a～5b的示例中所示。
图6图示出具有可以被选择性地操作的负反馈网络的跨阻抗放大器电路600的某些实施例的示意图。如图6中所示，跨阻抗放大器电路600包括被配置成对第一极，跨阻抗放大器602的差分输入信号Imix_n、Imix_p进行滤波以去除带外干扰的负反馈网络604。
通常，发射信号的功率被收发机所知。例如，发射信号功率可以取决于移动电话与基站之间的通信质量。在一个实施例中，解调器可以包括控制单元606，其被配置成基于发射的源信号Strans（即作为解调器内的带外发射信号的源的收发机中的发射信号）选择性地将负反馈网络604连接至第一极，跨阻抗放大器602。
例如，如果发射源信号的功率超过预定功率阈值PTHRES，其可以引起跨阻抗放大器602中的非线性度，则可以将控制单元606配置成将负反馈网络604连接至第一极，跨阻抗放大器602。控制单元606通过生成使开关S1、S2、S3和S4闭合并开启运算放大器608以提供附加滤波的控制信号CTRL来将负反馈网络604连接至第一极，跨阻抗放大器602。如果发射功率未超过预定功率阈值PTHRES，则控制单元606被配置成将负反馈网络604从第一极，跨阻抗放大器602断开连接。该控制单元将通过生成打开开关S1、S2、S3和S4并关掉运算放大器608以节省功率的控制信号CTRL来将负反馈网络604从第一极，跨阻抗放大器602断开连接。
图7图示出在本文中公开的跨阻抗放大器电路的量值响应的图表700。图表700图示出根据频率（x轴）的发射信号的量值（y轴）。传统跨阻抗放大器的量值响应被示为趋势线704，同时具有负反馈网络的公开的跨阻抗放大器的量值响应被示为趋势线702。
如图表700中所示，对于趋势线702和704两者而言，3dB带宽706是相同的（约7.4 MHz）。然而，具有负反馈网络的跨阻抗放大器在不同频率范围内提供用于带外发射信号的成功衰减。例如，在30 MHz下，所公开的跨阻抗放大器电路提供了与常规一阶跨阻抗放大器相比较时大了约10dB的发射信号衰减的信号衰减，如趋势线702和704之间的10dB衰减所图示的那样。在45 MHz下，所公开的跨阻抗放大器电路提供了与常规一阶跨阻抗放大器相比较时大了约12dB的发射信号衰减的信号衰减，如趋势线702和704之间的10dB衰减所图示的那样。
图8图示出具有第一极跨阻抗放大器802和负反馈网络的跨阻抗放大器电路800的某些实施例的示意图。如图8中所示，第一极跨阻抗放大器802包括多个反馈环路804和806。每个反馈环路804、806包括并联地连接至多个电容路径的电阻器R1、R1'。每个电容路径包括开关和具有不同值的电容器。例如，在第一反馈环路804内，第一电容路径包含开关SW1和电容器C1，第二电容路径包含开关SW2和电容器C2 > C1，第三电容路径包含开关SW3和电容器C3 > C2等。通过在反馈环路804、806内选择性地操作开关，可以选择电容器值以适当地对接收信号进行滤波。
图9图示出用于改善解调器内的跨阻抗放大器的线性度的示例性方法900的流程图。
虽然下面将方法900图示和描述为一系列动作或事件，但将认识到的是不应在限制性意义上解释此类动作或事件的所图示的排序。例如，某些动作可以按照不同的顺序和/或与除在本文中所图示和/或所描述的那些之外的其他动作或事件同时地发生。另外，并不是要求所有的所图示的动作来实现本文的公开的一个或多个方面或实施例。并且，可以在一个或多个单独动作和/或阶段中执行在本文中描述的动作中的一个或多个。
在902处，向包括多级运算放大器的跨阻抗放大器提供电流信号。多级运算放大器包括第一运算放大器级和位于第一运算放大器级的下游的最后运算放大器级。在某些实施例中，多级运算放大器包括两级运算放大器。
在904处，第一放大信号被提供给从最后运算放大器级的输出端子延伸至第一运算放大器级的输入端子的反馈环路内的滤波器。
在906处，从多级运算放大器的内部节点输出的第二放大信号被提供给负反馈网络，其被配置成为共模和差分信号两者提供负反馈信号。负反馈信号具有与带外发射信号的频率相对应的频率。负反馈信号还包括具有与带外发射信号相反的极性的振幅。
在908处，负反馈信号被提供给跨阻抗放大器的输入端子。负反馈信号被添加到跨阻抗放大器的输入信号以减小带外发射信号的振幅。因此，负反馈信号使带外发射信号衰减。
图10图示出用于改善具有两级运算放大器的跨阻抗放大器的线性度的另一示例性方法1000的流程图。
在1002处，电流信号被提供给包括多级运算放大器的第一极，跨阻抗放大器。
在1004处，从第一运算放大器级输出的信号被滤波以提供负反馈信号。
在1006处，负反馈信号被反馈给第一极，跨阻抗放大器的输入端子。
在1008处，对从第二运算放大器级输出的信号进行滤波并反馈给运算放大器的输入端子。
虽然相对于一个或多个实施方式示出并描述了本公开，但基于本说明书和附图的阅读和理解，本领域的其他技术人员将想到等价的变更和修改。本公开包括所有此类修改和变更，并且仅仅由以下权利要求的范围来限制。特别是关于由上述部件（例如元件和/或资源）执行的各种功能，除非另外说明，用来描述此类部件的术语意图对应于执行所述部件（例如在功能上等价）的指定功能，即使在结构上并不等价于执行本公开的在本文中所图示的示例性实施方式中的功能的公开结构。另外，虽然可能已相对于多个实施方式中的仅一个公开了本公开的特定特征，但针对任何给定或特定应用，根据可能期望和有利的，可以将此类特征与其他实施方式的一个或多个其他特征组合。另外，应将在本申请和所附权利要求中使用的冠词“一”和“一个”理解为意指“一个或多个”。
此外，在到达详细描述和权利要求中使用术语“包括”、“具有”“具有”、“带有”或其变体的程度上，此类术语意图以与术语“包括”类似的方式是包括性的。

Claims (20)

1.一种解调器电路，包括：
跨阻抗放大器，其被配置成接收具有带外发射信号的输入信号，包括；
第一运算放大器，其具有输入端子和输出端子；
第一RC反馈网络，其从所述输出端子延伸至所述输入端子；以及
负反馈网络，其从所述跨阻抗放大器延伸至所述跨阻抗放大器的输入端子，其中，所述负反馈网络被配置成为共模和差分输入信号提供负反馈信号，其抑制所述输入信号内的带外发射信号。
2.根据权利要求1所述的解调器电路，其中，所述第一运算放大器包括第一运算放大器级和位于所述第一运算放大器级下游的第二运算放大器级。
3.根据权利要求2所述的解调器电路，其中，所述负反馈网络从所述第一运算放大器的内部节点延伸至所述跨阻抗放大器的输入端子。
4.根据权利要求1所述的解调器电路，其中，所述负反馈网络包括负反馈滤波元件，其被配置成提供具有与所述带外发射信号的频率相对应的频率的负反馈信号。
5.根据权利要求4所述的解调器电路，其中，所述负反馈滤波元件包括并联地连接至第二RC反馈网络的第二运算放大器。
6.根据权利要求4所述的解调器电路，其中，沿着所述负反馈网络的所述第一运算放大器的输入端子与所述跨阻抗放大器的输入端子之间的许多运算放大器级是奇数。
7.根据权利要求4所述的解调器电路，还包括；
一个或多个开关，其被连接在所述第一运算放大器的内部节点与所述负反馈滤波元件之间；以及
控制单元，其被配置成生成控制信号，其选择性地使所述一个或多个开关打开和闭合以将所述负反馈网络从所述跨阻抗放大器连接或断开连接。
8.根据权利要求7所述的解调器电路，
其中，所述控制单元被配置成当作为所述带外发射信号的源的发射信号具有在预定功率阈值以下的功率时选择性地打开所述一个或多个开关；以及
其中，所述控制单元被配置成当作为所述带外发射信号的源的发射信号具有超过所述预定功率阈值的功率时选择性地使所述一个或多个开关闭合。
9.一种跨阻抗放大器（TIA）电路，包括
跨阻抗放大器，其被配置成对具有带外发射信号的差分输入信号进行滤波；以及
负反馈网络，其从所述跨阻抗放大器内的内部节点延伸至所述跨阻抗放大器的输入端子，并被配置成提供负反馈信号，所述负反馈信号具有与所述带外发射信号的频率相对应的频率和具有与所述带外发射信号相反的极性的振幅。
10.根据权利要求9所述的TIA电路，其中，所述跨阻抗放大器包括；
第一多级运算放大器，其具有第一运算放大器级和位于所述第一运算放大器级的下游的第二运算放大器级；以及
第一RC反馈网络，其从所述第二运算放大器级的输出端子延伸至所述第一运算放大器级的输入端子。
11.根据权利要求10所述的TIA电路，其中，奇数的运算放大器级沿着所述负反馈网络被配置在所述第一多级运算放大器的输入端与所述跨阻抗放大器的输入端之间。
12.根据权利要求10所述的TIA电路，其中，所述负反馈网络包括负反馈滤波元件，所述负反馈滤波元件包括有源通带或高通滤波器。
13.根据权利要求12所述的TIA电路，其中，所述负反馈滤波元件包括被并联地连接至第二RC反馈网络的第二多级运算放大器。
14.根据权利要求12所述的TIA电路，还包括：
一个或多个开关，其被连接在所述第一多级运算放大器的内部节点与所述负反馈滤波元件之间；以及
控制单元，其被配置成生成控制信号，所述控制信号选择性地使所述一个或多个开关打开和闭合以将所述负反馈网络和所述跨阻抗放大器连接或断开连接。
15.根据权利要求14所述的TIA电路，
其中，所述控制单元被配置成当作为所述带外发射信号的源的发射信号具有在预定功率阈值以下的功率时选择性地打开所述一个或多个开关；以及
其中，所述控制单元被配置成当作为所述带外发射信号的源的发射信号具有超过所述预定功率阈值的功率时选择性地使所述一个或多个开关闭合。
16.根据权利要求9所述的TIA电路，其中，所述负反馈网络被配置成生成用于所述差分和共模输入信号的负反馈信号。
17.一种用于改善跨阻抗放大器电路的线性度的方法，包括：
向包括具有第一运算放大器级和最后运算放大器级的多级运算放大器的第一极跨阻抗放大器提供电流信号；
向从所述最后运算放大器级的输出端子延伸至所述第一运算放大器级的输入端子的反馈环路内的滤波器提供第一放大信号；
从所述多级运算放大器的内部节点向被配置成提供负反馈信号的负反馈网络提供第二放大信号；以及
向所述第一极跨阻抗放大器的输入端子提供所述负反馈信号以抑制所述跨阻抗放大器电路内的带外发射信号。
18.根据权利要求17所述的方法，其中，所述第二放大信号是从包括所述第一运算放大器级的输出端的内部节点提供的。
19.根据权利要求17所述的方法，还包括；
选择性地将所述负反馈网络连接至所述多级运算放大器的内部节点或断开连接。
20.根据权利要求19所述的方法，
其中，当作为所述带外发射信号的源的发射信号具有在预定功率阈值以下的功率时，所述负反馈网络被选择性地从所述多级运算放大器的内部节点断开连接；以及
其中，当作为所述带外发射信号的源的发射信号具有超过预定功率阈值的功率时，所述负反馈网络被选择性地连接至所述多级运算放大器的内部节点。
CN201210541678.1A 2011-12-16 2012-12-14 解调器中拦截器信号的自适应滤波 Expired - Fee Related CN103166600B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/328388 2011-12-16
US13/328,388 US8610495B2 (en) 2011-12-16 2011-12-16 Adaptive filtering of blocker signals in demodulators

Publications (2)

Publication Number Publication Date
CN103166600A true CN103166600A (zh) 2013-06-19
CN103166600B CN103166600B (zh) 2015-12-02

Family

ID=48522217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210541678.1A Expired - Fee Related CN103166600B (zh) 2011-12-16 2012-12-14 解调器中拦截器信号的自适应滤波

Country Status (3)

Country Link
US (1) US8610495B2 (zh)
CN (1) CN103166600B (zh)
DE (1) DE102012112106A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190816A (zh) * 2019-04-17 2019-08-30 西安电子科技大学 一种应用于生物电势处理的自反馈低噪声放大器
CN113702947A (zh) * 2021-08-09 2021-11-26 北京一径科技有限公司 一种跨阻放大器、光接收装置及激光雷达接收器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9247496B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
EP2611031B1 (en) * 2011-12-29 2016-09-28 ST-Ericsson SA Signal filtering
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
US9374005B2 (en) 2013-08-13 2016-06-21 Rf Micro Devices, Inc. Expanded range DC-DC converter
US9991875B2 (en) * 2016-08-12 2018-06-05 Qualcomm Incorporated Reconfigurable radio frequency (RF) bandstop/intermediate frequency (IF) bandpass filter
US9654310B1 (en) * 2016-11-19 2017-05-16 Nxp Usa, Inc. Analog delay cell and tapped delay line comprising the analog delay cell
CN106713514B (zh) * 2017-03-24 2023-07-25 成都大超科技有限公司 基于大数据技术的网络控制系统
CN107317563B (zh) * 2017-08-21 2024-02-13 四川西南交大铁路发展股份有限公司 一种差分选择滤波电路及方法
KR102419643B1 (ko) * 2018-03-29 2022-07-11 삼성전자주식회사 가변 대역폭을 제공하는 전류-전압 변환기 및 이를 포함하는 장치
CN111722190A (zh) * 2020-07-27 2020-09-29 矽典微电子(上海)有限公司 信号扰动提取电路、信号扰动提取方法及射频接收器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921305A (zh) * 2005-08-22 2007-02-28 英飞凌科技股份公司 用于滤波射频信号的电路和方法
CN101505140A (zh) * 2009-03-04 2009-08-12 中国电力科学研究院 一种低噪声高增益-带宽乘积跨阻抗放大器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276965B1 (en) * 2001-03-13 2007-10-02 Marvell International Ltd. Nested transimpedance amplifier
US6552605B1 (en) * 2002-02-11 2003-04-22 Intel Corporation Differential transimpedance amplifier for optical communication
US7948309B2 (en) * 2009-01-16 2011-05-24 University Of Macau DC-offset cancelled programmable gain array for low-voltage wireless LAN system and method using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921305A (zh) * 2005-08-22 2007-02-28 英飞凌科技股份公司 用于滤波射频信号的电路和方法
CN101505140A (zh) * 2009-03-04 2009-08-12 中国电力科学研究院 一种低噪声高增益-带宽乘积跨阻抗放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ALFREDO PÉREZ-CARRILLO等: "A Large-Signal Blocker Robust Transimpedance Amplifier for Coexisting Radio Receivers in 45nm CMOS", 《RADIO FREQUENCY INTEGRATED CIRCUITS SYMPOSIUM(RFIC)》, 7 June 2011 (2011-06-07), pages 1 - 4, XP032002420, DOI: doi:10.1109/RFIC.2011.5940696 *
VITO GIANNINI等: "A 2mm2 0.1-to-5GHz SDR Receiver in 45nm Digital CMOS", 《SOLID-STATE CIRCUITS CONFERENCE-DIGEST OF TECHNICAL PAPERS,2009.ISCC 2009.IEEE INTERNATIONAL》, 12 February 2009 (2009-02-12), pages 408 - 409 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190816A (zh) * 2019-04-17 2019-08-30 西安电子科技大学 一种应用于生物电势处理的自反馈低噪声放大器
CN113702947A (zh) * 2021-08-09 2021-11-26 北京一径科技有限公司 一种跨阻放大器、光接收装置及激光雷达接收器

Also Published As

Publication number Publication date
US8610495B2 (en) 2013-12-17
US20130154728A1 (en) 2013-06-20
DE102012112106A1 (de) 2013-06-20
CN103166600B (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
CN103166600B (zh) 解调器中拦截器信号的自适应滤波
US9413326B2 (en) Second-order filter with notch for use in receivers to effectively suppress the transmitter blockers
US20200321942A1 (en) Tunable Filter for RF Circuits
US9020449B2 (en) Software-defined radio with broadband amplifiers and antenna matching
US10044084B2 (en) Low pass filter
US9698751B2 (en) Radio frequency filtering circuitry with resonators
WO2017083003A1 (en) Baseband filters and interfaces between a digital-to-analog converter and a baseband filter
Szoka et al. Circuit techniques for enhanced channel selectivity in passive mixer-first receivers
CN104604145A (zh) 收发器前端
KR101873754B1 (ko) 고주파 수신기
US10079671B2 (en) Circuit and method for providing an adjustable impedance
US20190081612A1 (en) Signal Filtering Using Magnetic Coupling
CN110999132A (zh) 通过切换进行可选择滤波
TW201409951A (zh) 收發器前端
US11082014B2 (en) Advanced amplifier system for ultra-wide band RF communication
US8494473B2 (en) Processing a radio frequency signal
US11336325B2 (en) Methods and apparatus for enhanced transceiver performance using differential filtering
CN102195590A (zh) 频率选择电路、信号处理装置和频率选择特性设置方法
US11637734B2 (en) Radio-frequency circuit, communication device, and radio-frequency circuit designing method
CN108270415B (zh) 利用baw谐振器的并联谐振的带通滤波器
KR20240008619A (ko) 보정 없이 대역 외 블럭커 제거가 가능한 광대역 저잡음 증폭기 구조 및 그 방법
CN116599540A (zh) 一种输入三阶交调点27.6dBm带宽100MHz的射频接收机
CN108011645A (zh) 用于抑制传输时地理信息失真的设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200713

Address after: California, USA

Patentee after: Apple Inc.

Address before: California, USA

Patentee before: INTEL Corp.

Effective date of registration: 20200713

Address after: California, USA

Patentee after: INTEL Corp.

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151202

Termination date: 20211214