CN102195590A - 频率选择电路、信号处理装置和频率选择特性设置方法 - Google Patents

Abstract

本发明提供一种频率选择电路、信号处理装置和频率选择特性设置方法。所述频率选择电路包括信号输入端、信号输出端以及频率响应控制块。频率响应控制块更包括混频器模块以及滤波器模块。混频器模块具有第一端、第二端和本地振荡器端，其中第一端电连接至信号输入端与信号输出端之间的信号通道，且混频器模块根据自本地振荡器端接收的本地振荡输入来运作。滤波器模块电连接至混频器模块的第二端。上述频率选择电路、信号处理装置和频率选择特性设置方法以简单电路架构有效地衰减频带外信号，从而提高接收器和发送器的线性。

Description

频率选择电路、信号处理装置和频率选择特性设置方法

技术领域

本发明有关于信号频率选择，且特别有关于频率选择电路、信号处理装置和频率选择特性设置方法。

背景技术

整体上，无线通信接收器需要具有检测所需频带内的弱信号的能力。特别地，无线通信接收器需要在较强的频带外(Out-Of-Band，以下简称为OOB)信号(即，阻断(blocker)信号)存在的情况下检测频带内信号。解决较强阻断信号引起的问题的常用方法是在无线通信接收器的输入端使用较高品质因数(qualityfactor，Q)的带通滤波器。例如，表面声波(Surface Acoustic Wave，以下简称为SAW)滤波器可用于提供所需的OOB阻断信号的衰减。然而，使用SAW滤波器导致成本与电路板面积显著的增加。

因此，业界需要一种可通过使用简单电路构架来有效地衰减或消除不需要的信号分量(例如，阻断信号)的新型设计。

发明内容

有鉴于此，本发明特提供以下技术方案：

本发明的一种实施方式中，一种频率选择电路包括信号输入端、信号输出端以及频率响应控制块。频率响应控制块更包括混频器模块以及滤波器模块。混频器模块具有第一端、第二端和本地振荡器端，其中第一端电连接至信号输入端与信号输出端之间的信号通道，且混频器模块根据自本地振荡器端接收的本地振荡输入来运作。滤波器模块电连接至混频器模块的第二端。

本发明的另一种实施方式中，一种信号处理装置包括频率选择电路以及信号处理电路。频率选择电路更包括信号输入端、信号输出端以及频率响应控制块。频率响应控制块电连接至信号输入端与信号输出端之间的信号通道，频率响应控制块用于根据振荡信号的频率来控制频率选择电路的频率响应。信号处理电路更包括第一电路模块以及第二电路模块。第一电路模块电连接至信号输入端且用于处理信号输入端接收的输入信号。第二电路模块，电连接至信号输出端且用于处理产生自信号输出端的输出信号。

在本发明的另一种实施方式中，一种设置信号处理装置的频率选择特性的方法包括：将第一信号处理通道配置为具有第一输入阻抗响应，第一信号处理通道包括于信号处理装置且电连接至信号处理装置的信号输入端；以及将第二信号处理通道配置为具有不同于第一输入阻抗响应的第二输入阻抗响应，第二信号处理通道包括于信号处理装置且电连接至信号输入端。

上述频率选择电路、信号处理装置和频率选择特性设置方法以简单电路架构有效地衰减频带外信号，从而提高接收器和发送器的线性。

附图说明

图1是根据本发明的第一实施范例的频率选择电路的示意图。

图2是图1中的滤波器模块的范例阻抗响应的示意图。

图3是图1中的频率响应控制块的范例输入阻抗响应的示意图。

图4是图1中的频率选择电路的频率响应的示意图。

图5是根据本发明的第二实施范例的频率选择电路的示意图。

图6是具有本发明的频率选择电路的通用信号处理装置的方块图。

图7是使用图6中的硬件配置的接收器的示意图。

图8是使用图6所示的硬件配置的发送器的示意图。

图9是使用图6的硬件配置的放大器的示意图。

图10是使用图6所示的硬件配置的其它接收器的示意图。

图11为下变频级的输入阻抗响应和频率响应控制块的输入阻抗响应的示意图。

图12是改变阻抗幅度的一种范例结果的示意图。

图13是改变响应形状的一种范例结果的示意图。

图14是根据本发明的另一种接收器设计的示意图。

图15是根据本发明的又一种接收器设计的示意图。

具体实施方式

在说明书与权利要求书中使用了某些词汇来指称特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的元件。本说明书与权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书与权利要求书中所提和的“包括”是一种开放式的用语，应解释成“包括但不限于”。另外，“电连接”一词在此包括任何直接和间接的电气连接手段。因此，若文中描述第一装置电连接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。

请参考图1，图1是根据本发明的第一实施范例的频率选择电路的示意图。范例频率选择电路100包括(但并不限于)，信号输入端(signal input port)102、信号输出端(signal output port)104以及频率响应控制块(frequency responsecontrol block)106。信号输入端102用于接收频率选择电路100的输入信号S_IN。信号输出端104透过信号通道(signal path)108电连接至信号输入端102，以及信号输出端104用于输出频率选择电路100的输出信号S_OUT。本实施范例中，频率响应控制块106用于控制呈现于信号通道108上的频率响应，因此，频率响应控制块106包括(但不限于)混频器模块(mixer module)110、滤波器模块(filter module)112和可选振荡器模块(optional oscillator module)114。混频器模块110具有第一端P_IN、第二端P_OUT和本地振荡器(local oscillator，以下简称为LO)端P_LO，其中第一端P_IN电连接至信号通道108，第二端P_OUT电连接至滤波器模块112，以及LO端P_LO电连接至可选振荡器模块114。混频器模块110根据接收于LO端P_LO的LO输入S_LO来运作，且呈现于信号通道108的频率响应由LO输入S_LO的频率来控制。在一种范例设计中，混频器模块110可实施为无源混频器(passive mixer)，且滤波器模块112可实施为电容型负载(capacitive load)。然而，这仅用于说明本发明的目的，不作为本发明的限制。在另一种设计中，取决于实际的设计考量，混频器模块110可实施为有源混频器(active mixer)和/或滤波器模块112可使用其它滤波器构架来实现。

振荡器模块114电连接至混频器模块110，且用于产生LO输入S_LO至混频器模块110。举例来说(但不限于)，振荡器模块114可实施为分频器(frequencydivider)和受控振荡器(controllable oscillator)，例如压控振荡器(voltage-controlledoscillator，以下简称为VCO)，其中VCO产生振荡信号，且分频器通过分频振荡信号的频率来输出具有所需的频率的LO输入S_LO。另一种实施方式中，振荡器模块114可实施为锁相环(phase-locked loop，PLL)或晶体振荡器(crystaloscillator)。此外，上述振荡器模块114可用于直接产生具有常数LO频率的LO输入S_LO或通过微调(fine-tuning)LO频率来产生LO输入S_LO。

应注意，频率响应控制块106中包括的振荡器模块114是可选的。即在某些特定应用中，若频率选择电路100具有置于频率选择电路100外的时钟源(clock source)，且所述时钟源可提供作为LO输入S_LO的时钟信号，则图1中的振荡器模块114可省略。下文中详细介绍频率选择电路100的操作。

请结合图3来参考图2。图2是图1中的滤波器模块112的范例阻抗响应(impedance response)202的示意图；图3是图1中的频率响应控制块106的范例输入阻抗响应(input impedance response)302的示意图。滤波器模块(例如，电容型负载)112的阻抗的频率响应可由混频器模块(例如，无源混频器)110发送至LO输入S_LO的频率f_Lo。混频器模块110根据LO输入S_LO来运作。特性曲线302代表频率响应控制块106的输入阻抗响应302，如特性曲线302所示，频率响应控制块106的输入阻抗响应(即从混频器模块110的第一端P_IN看进去的输入阻抗的频率响应)在第一频率f₁具有第一阻抗值Z₁且在第二频率f₂具有第二阻抗值Z₂，其中第一频率f₁与LO输入S_LO的频率f_LO之间的偏移量小于第二频率f₂与LO输入S_LO的频率f_Lo之间的偏移量，且第一阻抗值Z₁大于第二阻抗值Z₂。更特别地，依据图2所示的特性曲线202所代表的滤波器模块112的阻抗响应，频率响应控制块106的输入阻抗响应在LO输入S_LO的频率f_LO具有最大阻抗值(maximum impedance value)。因此，当频率远离LO输入S_LO的频率f_LO的信号分量透过信号通道108进行传输时，频率响应控制块106在混频器模块110的第一端P_IN呈现较低输入阻抗。因此，此信号分量的部分或全部电流被引导以流过频率响应控制块106。另一方面，当频率接近于LO输入S_LO的频率f_LO的信号分量透过信号通道108进行传输时，频率响应控制块106在混频器模块110的第一端P_IN呈现较高输入阻抗。因此，此信号分量的大部分或全部电流到达信号输出端104。

通过上述描述可以看出，频率响应控制块106可显著地衰减或阻断输入信号S_IN包括的不需要的信号分量，且允许输入信号S_IN中包括的需要的信号分量以少量衰减或不衰减的到达信号输出端104。例如，信号输入端102接收的输入信号S_IN包括具有第一频率f₁的第一信号分量和具有第二频率f₂的第二信号分量。如上所述，第一频率f₁与LO输入S_LO的频率f_LO之间的偏移量小于第二频率f₂与LO输入S_LO的频率f_LO之间的偏移量。因此，频率响应控制块106施加在第二信号分量上的衰减大于频率响应控制块106施加在第一信号分量上的衰减。

请参考图4，图4是图1中的频率选择电路100的频率响应的示意图；其中特性曲线314是不使用图1中的频率响应控制块106的条件下的频率响应，特性曲线312是图1中的频率响应控制块106以并联方式连接到信号通道108的条件下的频率响应。具有阻抗响应302的频率响应控制块106使得频率选择电路100具有图4所示的频率响应。如图所示，频率选择电路100的频率响应在第一频率f₁具有第一增益G₁且在第二频率f₂具有第二增益G₂。如上所述，第一频率f₁与LO输入S_LO的频率f_Lo之间的偏移量小于第二频率f₂与LO输入S_LO的频率f_LO之间的偏移量，因此，频率响应控制块106施加于具有第二频率f₂的第二信号分量的衰减大于频率响应控制块106施加于具有第一频率f₁的第一信号分量的衰减。其结果是，第一增益G₁大于第二增益G₂。在本实施范例中，频率选择电路100的频率响应在第一LO输入S_LO的频率f_LO具有最大增益。更特别地，如图4所示，本实施范例中，对于具有第一LO输入S_LO的频率f_LO相同的频率的信号分量，由于频率响应控制块106在混频器模块110的第一端P_IN呈现最大输入阻抗，所以频率响应控制块106对频率为f_LO的信号分量不施加衰减。

请注意，图2、图3和图4中的特性曲线仅用于说明本发明的目的。例如，通过对滤波器模块112做特定修改来改变滤波器模块112的阻抗响应和/或通过控制时钟源(例如，可选振荡器模块114)来改变施加到混频器模块110的第一LO输入S_LO的频率f_LO，可调整频率选择电路100的频率响应。

如图1所示，频率选择电路100用于单端(single-ended)配置来满足单端应用的需要。然而，本发明提出的频率选择电路也可应用于差分(differential)配置来满足差分应用的需要。请参考图5，图5是根据本发明的第二实施范例的频率选择电路的示意图。范例频率选择电路400包括(但不限于)信号输入端402、信号输出端404和频率响应控制块406。信号输入端402用于接收输入信号S_IN，其中输入信号S_IN为包括第一输入IN+和第二输入IN-的差分信号对(differential signal pair)，且信号输入端402具有用于接收第一输入IN+的第一输入节点(input node)401_1和用于接收第二输入IN-的第二输入节点401_2。信号输出端404透过信号通道408电连接至信号输入端402，其中信号通道408包括第一通道407_1和第二通道407_2。信号输出端404用于输出输出信号S_OUT，其中输出信号S_OUT为包括第一输出OUT+和第二输出OUT-的差分信号对，以及信号输出端404具有用于输出第一输出OUT+的第一输出节点403_1和用于输出第二输出OUT-的第二输出节点403_2。类似地，频率响应控制块406用于控制呈现于信号通道408的频率响应，因此频率响应控制块406包括(但不限于)混频器模块410、滤波器模块412和可选振荡器模块414。频率选择电路400运作于差分模式下，混频器模块110具有包括第一输入节点P_IN+和第二输入节点P_IN-的第一端、包括第一输出节点P_OUT+和第二输出节点P_OUT-的第二端和包括第一LO节点P_LO+和第二LO节点P_LO-的本地振荡器端。

举例来说(但不限于)，混频器模块410可实施为两个无源混频器或有源混频器，滤波器模块412可实施为具有两个电容器的电容型负载，其中两个电容器分别作为混频器模块410的混频器的负载，以及时钟源(例如，可选振荡器模块414)可提供包括第一LO信号S_LO+和第二LO信号S_LO-的LO输入，其中第一LO信号S_LO+和第二LO信号S_LO-分别加载到混频器模块410的混频器。第一LO信号S_LO+和第二LO信号S_LO-具有相同频率但具有不同相位。例如，第一LO信号S_LO+与第二LO信号S_LO-之间具有90度的相位差(phasedifference)。由于本领域的技术人员在阅读上述的有关于单端配置中的频率选择电路100的段落后，可理解用于差分配置的频率选择电路400的操作，为简洁起见，此处省略对其更详细的描述。

图6是具有本发明的频率选择电路的通用信号处理装置的方块图。上述频率选择电路可实施于需要频率选择信号通道的任何应用。如图6所示，信号处理装置600具有本发明的频率选择电路100/400以提供用于频率选择的信号通道108/408。此外，信号处理装置600具有包括第一电路模块604和第二电路模块606的信号处理电路602。第一电路模块604电连接至频率选择电路100/400的信号输入端102/402且用于处理输入信号S_IN。第二电路模块606电连接至频率选择电路100/400的信号输出端104/404且用于处理输出信号S_OUT。在一种实施范例中，信号处理装置600可为已集成(integrated)频率选择电路100/400的接收器或包括已集成频率选择电路100/400的接收器的收发器。请参考图7，图7是使用图6中的硬件配置的接收器的示意图。范例接收器700包括接收电路701，用于实现图6中的信号处理电路602，其中第一电路模块604由接收电路701的信号放大级(signal amplification stage)702来实现，以及第二电路模块606由接收电路701的下变频级(down-conversion stage)704来实现。接收电路701可实施为任何接收器构架。例如，本实施范例中，信号放大级702包括多个放大器712_1和712_2，例如低噪声放大器(low-noise amplifier，以下简称为LNA)。放大器712_1和712_2可实施为放大不同频带的信号。举例来说(但并不限于)，放大器712_1用于放大符合GSM800规格的信号，以及放大器712_2用于放大符合GSM900规格的信号。在本实施范例中，下变频级704包括根据时钟源715产生的LO输入来运作的混频器714，以及分频器716，其中时钟源715实施为受控振荡器(例如，VCO)718。此外，下变频级704更包括低通滤波器(low-pass filter，以下简称为LPF)720和直流偏移量补偿(direct-current offsetcompensation，DCOC)电路722。由于本领域的技术人员可理解包括于接收电路701的各单元的功能和操作，为简洁起见，此处省略对其进一步描述。

如图7所示，接收器700具有使用图5的硬件配置的频率选择电路706，其中混频器模块410以无源混频器724实现以及滤波器模块412以电容型负载726实现。在本实施范例中，无源混频器724需要的LO输入由下变频级704的时钟源715来供应。由于混频器714和724共享相同的产生于时钟源715的LO输入，所以可选振荡器模块414可省略。然而，在另一种设计中，无源混频器724需要的LO输入可由包括于频率选择电路706中的振荡器模块(例如，图5中的可选混频器模块414)来提供。由于具有无源混频器724和电容型负载726的频率选择电路706可对呈现在信号通道上的阻断信号进行衰减，接收电路701的线性特性可被改善。

在其它实施范例中，信号处理装置600可为具有集成的频率选择电路100/400的发送器，或包括具有集成的频率选择电路100/400的发送器的收发器。请参考图8，图8是使用图6所示的硬件配置的发送器的示意图。范例发送器800包括发送电路801，以实现图6所示的信号处理电路602，其中第一电路模块604由发送电路801的上变频级(up-conversion stage)802来实现，以及第二电路模块606由发送电路801的功率放大级(power amplification stage)804来实现。发送电路801可实施为任何发送器构架。例如，在本实施范例中，上变频级802包括多个LPF 812_1和812_2，用于处理多个待发送信号(包括同相(in-phase)信号和正交(quadrature)信号)；多个混频器814_1和814_2根据时钟源815产生的LO输入来运作，其中，时钟源815实施为受控振荡器(例如，VCO)816和分频器817；以及加法器(adder)818用于合并上述混频器814_1和814_2产生的上变频输出。应注意，混频器814_1和814_2的LO输入具有相同频率但具有不同相位。例如，二者的LO输入之间具有90度的相位差。功率放大级804包括可编程增益放大器(Programmable Gain Amplifier，PGA)820，用于放大被发送的信号。由于本领域的技术人员应可理解发送电路801包括的器件的功能和操作，为简洁起见，此处省略进一步的描述。

如图8所示，接收器800具有以图1的硬件配置实现的频率选择电路806，其中混频器模块110由无源混频器824实现以及滤波器模块112由电容型负载826实现。在本实施范例中，无源混频器824所需的LO输入由上变频级802包括的时钟源815来供应。由于混频器814_2和824二者共享相同的产生于时钟源815的LO输入，可选振荡器模块114可被省略。然而，在另一种设计中，无源混频器824所需的LO输入可由频率选择电路806包括的振荡器模块(例如，可选振荡器模块114)来供应。由于具有无源混频器824和电容型负载826的频率选择电路806可衰减OOB噪声，因此允许使用低功率分频器和/或低功率受控振荡器。因此，可减轻对LO相位噪声的要求。

在另一种实施范例中，信号处理装置600可为此处集成的具有频率选择电路100/400的放大器。请参考图9，图9是使用图6的硬件配置的放大器的示意图。范例放大器900包括放大器电路901，以实现图6的信号处理电路602，其中第一电路模块604由放大器电路901的负载(load)902来实现，第二电路模块606由放大器电路901的放大级904来实现。放大器电路901可实施为任何放大器构架。例如，在本实施范例中，负载902包括多个电阻器(resistor)Rd_1和Rd_2，以及放大级904包括多个晶体管(transistor)M1_1、M1_2、M2_1和M2_2，多个电容器(capacitor)C1和C2，多个电感器(inductor)Ls_1和Ls_2，以及电阻器Rs。由于本领域的技术人员应可理解放大器电路901包括的器件的功能与操作，为简洁起见，此处省略对其的详细描述。

如图9所示，放大器900具有以图5的硬件配置实现的频率选择电路906，其中混频器模块410实施为无源混频器924，以及滤波器模块412实施为电容型负载926。在本实施范例中，无源混频器924所需的LO输入S_LO可由专用时钟源(例如，可选振荡器模块414)来提供，也可由共享于频率选择电路906和其它电路的普通时钟源来实现。由于具有无源混频器924和电容型负载926的频率选择电路906能够整形(shape)放大器电路901的频率响应，所以可实现具有更窄带宽的放大器900。

如上所述，由于使用上述混频器模块和滤波器模块，本发明提出的频率选择电路具有窄的频带响应，因此，可提供一种频率选择信号通道。若适当设计第二电路模块606的输入阻抗响应，可改善信号处理装置600的频率选择特性。请参考图10，图10是使用图6所示的硬件配置的其它接收器的示意图。范例接收器1000包括接收电路1001以实现图6所示的信号处理电路602，其中第一电路模块604由接收电路1001的信号放大级1002来实现，以及第二电路模块606由接收电路1001的下变频级1004来实现。在本实施范例中，信号放大级1002包括放大器1012(例如LNA)，下变频级1004包括混频器1014、运算放大器(operational amplifier)1016，反馈电阻器(feedback resistor)1017和补偿电容器(compensation capacitor)1018。如图10所示，接收器1000更包括以图1的硬件配置实现的频率选择电路1006，其中混频器模块110由无源混频器1024来实现和滤波器模块112由电容型负载1026来实现。因此，无源混频器1024和电容型负载1026的组合构成频率响应控制块1027。应注意，当无源混频器724所需的LO输入和混频器1014所需的LO输入产生自下变频级1004的相同的时钟源时，二者具有相同的频率；当二者分别产生自下变频级1004和频率选择电路1006的不同的时钟源时，二者可具有不同的频率。

假设无源混频器1024和混频器1014共享相同的具有频率f_LO的LO输入，则运算放大器1016、反馈电阻器1017和补偿电容器1018的组合构成单端系统。在本实施范例中，适当设计此单端系统的阻抗的频率响应，位于第二信号处理通道(例如，接收器1000的主通道(main path))的下变频级1004的输入阻抗响应在频率f_LO具有最小阻抗值。而位于第一信号处理通道(例如，接收器1000的滤波器通道(filter path))的频率响应控制块1027的输入阻抗响应在频率f_LO具有最大阻抗值。请参考图11，图11为下变频级1004的输入阻抗响应和频率响应控制块1027的输入阻抗响应的示意图。下变频级1004的输入阻抗响应可由特性曲线1102来表示，频率响应控制块1027的输入阻抗响应可由特性曲线1104来表示。如图所示，频率响应控制块1027的输入阻抗响应不同于下变频级1004的输入阻抗响应。更特别地，频率响应控制块1027的输入阻抗响应在第一频率f₁具有第一阻抗值Z₁₁且在第二频率f₂具有第二阻抗值Z₁₂，其中第一频率f₁与LO输入的频率f_LO之间的偏移量小于第二频率f₂与LO输入的频率f_LO之间的偏移量，且第一阻抗值Z₁₁大于第二阻抗值Z₁₂。而下变频级1004的输入阻抗响应在第一频率f₁具有第三阻抗值Z₁₃和在第二频率f₂具有第四阻抗值Z₁₄，且第四阻抗值Z₁₄大于第三阻抗值Z₁₃。由于自频率选择电路1006的信号输入端1020来看，频率响应控制块1027和下变频级1004是并联，因此，下变频级1004的输入阻抗响应和频率响应控制块1027的输入阻抗响应的组合在整个需要带宽(band of interest)上呈现为低且大致为常数的阻抗。类似地，呈现于信号输入端1020的输入阻抗响应于特定的频带上具有低的和大致为常数的阻抗值，其中所述特定的频带中包括频率f_LO，这有利于恒电流模式(certain current-mode)的应用。例如，此输入阻抗设计有利于改善接收器的线性。

应注意，下变频级1004的输入阻抗响应和频率响应控制块1027的输入阻抗响应的组合也决定频率响应/频率选择性。如图11所示，下变频级1004的输入阻抗响应特性与频率响应控制块1027的输入阻抗响应相反。更特别地，滤波器通道具有高的频带内阻抗和低的OOB阻抗，而主通道具有低的频带内阻抗和高的OOB阻抗；其中频率响应控制块1027位于滤波器通道，下变频级1004位于主通道。因此，相对于仅仅使用滤波器通道的频率选择电路来控制频率选择性，在滤波器通道使用频率选择电路且在主通道使用适当配置的第二电路模块(second circuit module)，增大了频率选择电路1027和第二电路模块1004之间的阻抗差异(discrepancy)，从而可改善频率选择性。简单来说，通过适当设计主通道的输入阻抗响应，可呈现更尖锐的(sharper)带通滤波器响应，因此，可有效改善频率选择性。

如上所述，若适当设计第二电路模块的输入阻抗响应，主通道的第二电路模块可改善频率选择性。因此，本发明提出通过转移(shift)阻抗幅度和/或改变(change)响应形状来调整频率选择性(即主通道的频率响应)。为调整信号处理装置1000的频率选择性特性，频率响应控制块1027和第二电路模块(例如，下变频级1004)至少其中之一可被调整以移动对应的输入阻抗响应的幅度。例如，为增加远频(far-away frequency，远离f_LO的频率)选择性，可通过增加混频器1024的开关/晶体管尺寸以减小滤波器通道的混频器1024的导通(turn-on)电阻，且通过降低混频器1014的开关/晶体管尺寸以增大主通道的混频器1014的导通电阻。图12是改变阻抗幅度的一种范例结果的示意图。下变频级1004的初始(original)输入阻抗响应由特性曲线1202表示，下变频级1004调整后的输入阻抗响应由特性曲线1202’表示，以及频率响应控制块1027的输入阻抗响应(未进行改变)由特性曲线1204表示。如图所示，由于阻抗幅度的改变，在远离LO频率的频带可提供额外的阻带(rejection)。

为调整信号处理装置1000的频率选择特性，频率响应控制块1027和第二电路模块(例如，下变频级1004)至少其中之一可被调整以改变输入阻抗响应的对应形状。举例来说(但不限于)，可调整第二信号处理通道(例如，主通道)中的第二电路模块包括的运算放大器的极值点(pole)和零值点(zero)的数量和位置来改变第二电路模块的输入阻抗响应的形状。例如，为增加近频(nearfrequency，接近f_LO的频率)选择性，可通过使用多端系统来实现连接在混频器1014的运算放大器以增加下变频级1004的输入阻抗的增加率。图13是改变响应形状的一种范例结果的示意图。下变频级1004的初始输入阻抗响应由特性曲线1302表示，调整后的下变频级1004的输入阻抗响应由特性曲线1302’来表示，以及频率响应控制块1027输入阻抗响应(未进行改变)由特性曲线1304来表示。如图所示，由于响应形状改变，所以在接近于LO频率的频率增加了阻带。

图10所示的范例接收器1000中，电容型负载1026的一端电连接至无源混频器1024，且电容型负载1026的另一端接地。即没有自频率选择电路1006产生的输出到达下变频级1004。然而，使用相同的频率选择性思想的其它范例接收器设计可采用其它实现方式。请参考图14，图14是根据本发明的另一种接收器设计的示意图。范例接收器1400包括信号放大级1402、下变频级1404和频率选择电路1406。本实施范例中，信号放大级1402包括放大器1412(例如LNA)，下变频级1404包括混频器1014和滤波器(例如LPF 1416)，以及频率选择电路1406包括混频器1424和滤波器(例如LPF 1426)。频率选择电路1406的功能与图10中的频率选择电路1006相似。即无源混频器1424和LPF 1426的组合能够控制/整形呈现于信号输入端1420与信号输出端1422之间的信号通道的频率响应。应注意，当混频器1424需要的LO输入和混频器1414需要的LO输入产生自下变频级1404中的相同的时钟源时，二者可具有相同的频率；当混频器1424需要的LO输入和混频器1414需要的LO输入分别产生自下变频级1404和频率选择电路1406中的不同的时钟源时，二者可具有不同的频率。

图10中的频率选择电路1006和图14中的频率选择电路1406之间的主要差别为频率选择电路1406的输出是反馈至下变频级1404。如图14所示，LPF1406的输出被加到混频器1414的输出。通过适当设计混频器1414与1424和/或LPF 1416与1426，频率选择电路1406和下变频级1404可具有类似于图11显示的输入阻抗响应关系。例如，每一LPF 1416和1426可实施为电阻器和电容器，其中LPF 1426包括的电阻器的电阻值可大于LPF 1416包括的电阻器的电阻值；以及LPF 1426包括的电容器的电容值可大于LPF 1416包括的电容器的电容值。因此，LPF 1426的转换频率(corner frequency)低于LPF 1416的转换频率。混频器1414和1424的实施例中，混频器1414的导通电阻可大于混频器1424的导通电阻。

频带内信号(即需要的信号)的电流在信号输入端1420可被分割为第一电流和第二电流，第一电流流过频率选择电路1406所在的从通道，以及第二电流流过下变频级1404所在的主通道。应注意，对于频带内信号，由于频率选择电路1406自信号输入端1420看进去的输入阻抗被配置为远大于下变频级1404自信号输入端1420看进去的输入阻抗，所以第二电流远大于第一电流。由于频率选择电路1406滤除的信号分量属于OOB信号(即不需要的阻断信号)，流经频率选择电路1406的第一电流仍然带有频带内信号的信号分量，然后与产生自混频器1414的混频输出进行合并；其中，混频器1414接收第二电流。以此方式，图14所示的接收器构架中，频带内信号的大部分信号分量被保留。

OOB信号(即不需要的阻断信号)的电流在信号输入端1420也可被分割为第一电流和第二电流，第一电流流过频率选择电路1406所在的从通道，第二电流流过下变频级1404所在的主通道。应注意，对于OOB信号，由于下变频级1404自信号输入端1420看进去的输入阻抗被配置为远大于频率选择电路1406自信号输入端1420看进去的输入阻抗，所以第一电流远大于第二电流。由于频率选择电路1406用于滤除的信号分量属于OOB信号(即不需要的阻断信号)，在图14所示的接收器构架中，OOB信号的大部分信号分量会被滤除。

图15是根据本发明的又一种接收器设计的示意图。范例接收器1500的电路构架类似于范例接收器1400的电路构架。二者之间的主要差别为图15所示的频率选择电路1506中的LPF 1526的输出与下变频级1404中的LPF 1416的输出进行合并，可达到使频带内信号的大部分电流流过下变频级所在的主通道以及使OOB信号的大部分电流流过频率选择电路所在的从通道的目标。由于本领域的技术人员在阅读上述关于图14所示的接收器1400的段落后，应可理解接收器1500的技术特性，为简洁起见，此处省略对其的详细描述。

应注意，如图14和图15所示，具有多通道滤波的接收器的频率选择特性，可通过配置位于主通道和从通道的混频器和/或滤波器来进行调整。以此方式，接收器可更有效地衰减不需要的OOB/阻断信号，因此，改善接收器的线性特性。

如图14和图15所示，每一种范例接收器1400和1500用于单端配置以满足单端应用的需要。然而，每一提出的范例接收器1400和1500也可被适当的修改为具有差分配置以满足差分应用的需要。这也遵循本发明的精神，且落在本发明的范围内。

简单来说，设置信号处理装置的频率选择性的范例方法可包括将第一信号处理通道配置为具有第一输入阻抗响应，其中第一信号处理通道包括于信号处理装置且电连接至信号处理装置的信号输入端；以及将第二信号处理通道配置为具有第二输入阻抗响应，其中第二信号处理通道包括于信号处理装置且电连接至信号处理装置的信号输入端。其中频率选择性特性由第一输入阻抗响应和不同于第一输入阻抗响应的第二输入阻抗响应来设置。

尽管本发明以上述较佳实施方式为例进行描述，应可理解，本发明并不仅限于此。凡是本领域的技术人员根据本发明的精神所做的等效变化与修饰，均应涵盖于权利要求的范围内。本发明的范围应以权利要求书的范围为准。

Claims (24)

1.一种频率选择电路，包括：

信号输入端；

信号输出端；以及

频率响应控制块，该频率响应控制块更包括：

混频器模块，具有第一端、第二端与本地振荡器端，其中该第一端电连接至该信号输入端与该信号输出端之间的信号通道，且该混频器模块根据来自该本地振荡器端接收的本地振荡输入来运作；以及

滤波器模块，电连接至该混频器模块的该第二端。

2.根据权利要求1所述的频率选择电路，其特征在于，接收于该信号输入端的输入信号包括具有第一频率的第一信号分量和具有第二频率的第二信号分量，该第一频率与该本地振荡输入的频率之间的偏移量小于该第二频率与该本地振荡输入的频率之间的偏移量，以及该频率响应控制块施加于该第二信号分量的衰减大于该频率响应控制块施加于该第一信号分量的衰减。

3.根据权利要求1所述的频率选择电路，其特征在于，该频率选择电路的频率响应在第一频率具有第一增益且在第二频率具有第二增益，该第一频率与该本地振荡输入的频率之间的偏移量小于该第二频率与该本地振荡输入的频率之间的偏移量，且该第一增益大于该第二增益。

4.根据权利要求1所述的频率选择电路，其特征在于，该频率响应控制块的输入阻抗响应在第一频率具有第一阻抗值且在第二频率具有第二阻抗值，该第一频率与该本地振荡输入的频率之间的偏移量小于该第二频率与该本地振荡输入的频率之间的偏移量，且该第一阻抗值大于该第二阻抗值。

5.根据权利要求1所述的频率选择电路，其特征在于，该滤波器模块是电容型负载。

6.根据权利要求1所述的频率选择电路，其特征在于，该频率响应控制块更包括：

振荡器模块，电连接至该混频器模块，该振荡器模块用于产生该本地振荡输入至该混频器模块。

7.根据权利要求1所述的频率选择电路，其特征在于，该频率选择电路被集成至接收器、发送器或收发器。

8.一种信号处理装置，包括：

频率选择电路，该频率选择电路更包括：

信号输入端；

信号输出端；以及

频率响应控制块，电连接至该信号输入端与该信号输出端之间的信号通道，该频率响应控制块用于根据振荡信号的频率来控制该频率选择电路的频率响应；以及

信号处理电路，该信号处理电路更包括：

第一电路模块，电连接至该信号输入端且用于处理该信号输入端接收的输入信号；以及

第二电路模块，电连接至该信号输出端且用于处理产生自该信号输出端的输出信号。

9.根据权利要求8所述的信号处理装置，其特征在于，该信号处理电路是放大器电路，该第一电路模块是该放大器电路的负载，以及该第二电路模块是该放大器电路的放大级。

10.根据权利要求8所述的信号处理装置，其特征在于，该信号处理电路是接收电路，该第一电路模块是该接收电路的信号放大级，以及该第二电路模块是该接收电路的下变频级。

11.根据权利要求10所述的信号处理装置，其特征在于，该频率响应控制块包括：

第一混频器模块，具有第一端、第二端和本地振荡器端，其中该第一端电连接至该信号通道，以及该第一混频器模块根据该振荡信号来运作，该振荡信号是从该本地振荡器端接收的本地振荡输入；以及

滤波器模块，电连接至该第一混频器模块的该第二端；以及

该下变频级更包括：

第二混频器模块，根据该本地振荡输入来运作；以及

振荡器模块，用于产生该本地振荡输入至该第一混频器模块和该第二混频器模块。

12.根据权利要求10所述的信号处理装置，其特征在于，该频率响应控制块包括：

第一混频器模块，具有第一端、第二端和本地振荡器端，其中该第一端电连接至该信号通道，以及该第一混频器模块根据该振荡信号来运作，其中该振荡信号是从该本地振荡器端接收的第一本地振荡输入；

第一振荡器模块，电连接至该第一混频器模块且用于产生该第一本地振荡输入至该第一混频器模块；以及

滤波器模块，电连接至该第一混频器模块的该第二端；以及

该下变频级更包括：

第二混频器模块，根据第二本地振荡输入来运作；以及

第二振荡器模块，用于产生该第二本地振荡输入至该第二混频器模块。

13.根据权利要求8所述的信号处理装置，其特征在于，该信号处理电路是发送电路，该第一电路模块是该发送电路的上变频级，以及该第二电路模块是该发送电路的功率放大级。

14.根据权利要求13所述的信号处理装置，其特征在于，该频率响应控制块包括：

第一混频器模块，具有第一端、第二端以及本地振荡器端，其中该第一端电连接至该信号通道，以及该第一混频器模块根据该振荡信号来运作，其中该振荡信号是由该本地振荡器端接收的本地振荡输入；以及

滤波器模块，电连接至该第一混频器模块的该第二端；以及

该上变频级更包括：

第二混频器模块，根据该本地振荡输入来运作；以及

振荡器模块，用于产生该本地振荡输入至该第一混频器模块和该第二混频器模块。

15.根据权利要求13所述的信号处理装置，其特征在于，该频率响应控制块包括：

第一混频器模块，具有第一端、第二端以及本地振荡器端，其中该第一端电连接至该信号通道，以及该第一混频器模块根据该振荡信号来运作，其中该振荡信号是从该本地振荡器端接收的第一本地振荡输入；

第一振荡器模块，电连接至该第一混频器模块且用于产生该第一本地振荡输入至该第一混频器模块；以及

滤波器模块，电连接至该第一混频器模块的该第二端；以及

该上变频级更包括：

第二混频器模块，根据第二本地振荡输入来运作；以及

第二振荡器模块，用于产生该第二本地振荡输入至该第二混频器模块。

16.根据权利要求8所述的信号处理装置，其特征在于，该频率响应控制块的输入阻抗响应在第一频率具有第一阻抗值且在第二频率具有第二阻抗值，该第一频率与该振荡信号的频率之间的偏移量小于该第二频率与该振荡信号的频率之间的偏移量，且该第一阻抗值大于该第二阻抗值。

17.根据权利要求16所述的信号处理装置，其特征在于，该第二电路模块的输入阻抗响应在该第一频率具有第三阻抗值且在该第二频率具有第四阻抗值，且该第四阻抗值大于该第三阻抗值。

18.根据权利要求17所述的信号处理装置，其特征在于，呈现于该信号输入端的输入阻抗响应在特定频带内大致为常数阻抗值，该特定频带包括该振荡信号的频率。

19.根据权利要求8所述的信号处理装置，其特征在于，该频率选择电路的该频率响应在第一频率具有第一增益且在第二频率具有第二增益，该第一频率与该振荡信号的频率之间的偏移量小于该第二频率与该振荡信号的频率之间的偏移量，且该第一增益大于该第二增益。

20.一种频率选择特性设置方法，用于设置信号处理装置的频率选择特性，该频率选择特性设置方法包括：

将第一信号处理通道配置为具有第一输入阻抗响应，该第一信号处理通道包括在该信号处理装置内且电连接至该信号处理装置的信号输入端；以及

将第二信号处理通道配置为具有不同于该第一输入阻抗响应的第二输入阻抗响应，该第二信号处理通道包括在该信号处理装置内且电连接至该信号输入端。

21.根据权利要求20所述的频率选择特性设置方法，其特征在于，该频率选择特性设置方法更包括：

通过移动该第一输入阻抗响应与该第二输入阻抗响应至少其中之一的对应幅度来调整该信号处理装置的该频率选择特性。

22.根据权利要求21所述的频率选择特性设置方法，其特征在于，该信号处理装置包括位于该第一信号处理通道的第一混频器和位于该第二信号处理通道的第二混频器，以及该移动该第一输入阻抗响应与该第二输入阻抗响应至少其中之一的该对应幅度的步骤更包括：

调整该第一混频器和该第二混频器至少其中之一的导通电阻。

23.根据权利要求20所述的频率选择特性设置方法，其特征在于，该频率选择特性设置方法更包括：

通过改变该第一输入阻抗响应与该第二输入阻抗响应至少其中之一的对应形状来调整该信号处理装置的该频率选择特性。

24.根据权利要求23所述的频率选择特性设置方法，其特征在于，该信号处理装置包括位于该第二信号处理通道的运算放大器电路，以及该改变该第一输入阻抗响应与该第二输入阻抗响应至少其中之一的该对应形状的步骤更包括：

调整该运算放大器电路的极值点与零值点的数量和位置。

Images