CN103166455B - 电荷泵及锁相环电路 - Google Patents

电荷泵及锁相环电路 Download PDF

Info

Publication number
CN103166455B
CN103166455B CN201110417559.0A CN201110417559A CN103166455B CN 103166455 B CN103166455 B CN 103166455B CN 201110417559 A CN201110417559 A CN 201110417559A CN 103166455 B CN103166455 B CN 103166455B
Authority
CN
China
Prior art keywords
nmos tube
pmos
grid
drain electrode
cascade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110417559.0A
Other languages
English (en)
Other versions
CN103166455A (zh
Inventor
曾军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nationz Technologies Inc
Original Assignee
Nationz Technologies Inc
Filing date
Publication date
Application filed by Nationz Technologies Inc filed Critical Nationz Technologies Inc
Priority to CN201110417559.0A priority Critical patent/CN103166455B/zh
Publication of CN103166455A publication Critical patent/CN103166455A/zh
Application granted granted Critical
Publication of CN103166455B publication Critical patent/CN103166455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明涉及一种电荷泵及锁相环电路。电荷泵包括第一电流源、第二电流源、第一开关、第二开关、第三开关、第四开关和运算放大器，第一开关的第一端与所述第三开关的第一端相连并共同接所述第一电流源的输出端，第一开关的第二端与第二开关的第一端相连并共同接运算放大器的输出端，第二开关的第二端与第四开关的第二端相连并共同接第二电流源的输出端，第三开关的第二端与第四开关的第一端相连并共同接运算放大器的同向输入端，运算放大器的反向输入端与运算放大器的输出端相连，第二电流源为自适应自偏置电流源。本发明的电荷泵，能够在输出电流可变或者电源电压受限的情况下，提高电荷泵的有效输出电压范围。

Description

电荷泵及锁相环电路
技术领域
本发明涉及电路领域,尤其涉及一种电荷泵及锁相环电路。
背景技术
PLL（Phase-Locked Loop，锁相环）是一种将输出相位与参考相位相比较，从而得到稳定的输出相位或者输出频率的系统。PLL被广泛应用于电子学和通信领域中。
现代通信系统中广泛采用电荷泵锁相环。图1为现有技术中电荷泵锁相环的结构框图。如图1所示，现有技术中的电荷泵锁相环包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器。鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器顺次串联，形成环路。锁相环的输出频率可以表示为fout = N·fref，其中N为分频器的分频比，fref为鉴频鉴相器的输入参考频率。电荷泵处于鉴频鉴相器与环路滤波器之间，用于将鉴频鉴相器的输出脉冲信号转换为相应脉宽的电流脉冲输出。环路滤波器将电荷泵的输出电流转换为电压，并滤除高频成分，仅将直流分量输出给压控振荡器以控制压控振荡器的输出频率。
从接口上划分，应用于锁相环中的电荷泵分为单端电荷泵和差分电荷泵两种。一般情况下，电荷泵电路以单端结构为主，因为使用单端电荷泵时，锁相环不需要增加额外的环路滤波器，使得锁相环功耗较低而且可以显著减小整个锁相环电路的面积。
单端电荷泵有多种结构，电流舵型电荷泵就是其中的一种。电流舵型电荷泵属于高速电荷泵，常用于鉴相频率较高的锁相环频率综合器中，它具有电流切换速度快的优点。图2为电流舵型电荷泵的结构图。如图2所示，该电流舵型电荷泵包括电流源IUP、电流源IDN、开关UP、开关DN、开关Upn、开关DNn和运算放大器。其中，开关UP、开关DN、开关Upn和开关DNn用于控制电荷泵充电或者放电。图2所示的电荷泵引入了运算放大器，可以克服由于电荷分配导致的电荷泵输出电压抖动的问题。当开关UP和开关DN都关断时，开关UPn和开关DNn导通，开关管的漏极电位被运放钳制在固定的输出电压电位上，而不会被拉高到电源电压或者拉低为地，于是降低了开关打开时的电荷分配效应。
然而与其它结构电荷泵相同的是，图2所示的电荷泵也存在着充放电电流匹配度与有效输出电压范围的矛盾问题，即在实际设计中，电荷泵通常难以同时做到充放电电流失配小（即充放电电流匹配度高）以及有效输出电压范围大。例如，做到了比较好的充放电电流匹配度，可能电荷泵的有效输出电压范围就小了。反之，如果做到了有效输出电压范围大，则充放电电流匹配度可能就低了。也就是说，现有的电荷泵中，减小电荷泵的充放电电流失配与提高电荷泵的有效输出电压范围存在着取舍，不能同时兼顾充放电电流匹配度与有效输出电压范围，特别是当要求电荷泵的输出电流可变或者是电源电压受限时，这种矛盾就愈加明显。例如，电荷泵设计中，存在两种电压，即标准电压与高电压。为提高电荷泵的有效输出电压范围，一般采用高电压设计。而当要求电荷泵的电源电压是标准电压时，就只能将电荷泵的有效输出电压范围限制在一定的水平上。
发明内容
本发明所要解决的技术问题是提供一种电荷泵及锁相环电路，能够在输出电流可变或者电源电压受限的情况下，提高电荷泵的有效输出电压范围。
为解决上述技术问题,本发明提出了一种电荷泵，包括第一电流源、第二电流源、第一开关（SW1）、第二开关（SW2）、第三开关（SW3）、第四开关（SW4）和运算放大器，所述第一开关（SW1）的第一端与所述第三开关（SW3）的第一端相连并共同接所述第一电流源的输出端，所述第一开关（SW1）的第二端与所述第二开关（SW2）的第一端相连并共同接所述运算放大器的输出端，所述第二开关（SW2）的第二端与所述第四开关（SW4）的第二端相连并共同接所述第二电流源的输出端，所述第三开关（SW3）的第二端与所述第四开关（SW4）的第一端相连并共同接所述运算放大器的同向输入端，所述运算放大器的反向输入端与所述运算放大器的输出端相连，所述第二电流源为自适应自偏置电流源。
进一步地,上述电荷泵还可具有以下特点, 所述第二电流源包括可变电阻（RV）、第五NMOS管（M5）、第六NMOS管（M6）、第七NMOS管（M7）、第八NMOS管（M8）、第九NMOS管（M9）和第十NMOS管（M10），所述可变电阻（RV）的第一端接电荷泵的电流输入端，所述可变电阻（RV）的第二端接所述第五NMOS管（M5）的漏极；所述第五NMOS管（M5）的栅极接所述可变电阻（RV）的第一端，所述第五NMOS管（M5）的源极接所述第六NMOS管（M6）的漏极；所述第六NMOS管（M6）的栅极接所述可变电阻（RV）的第二端，所述第六NMOS管（M6）的源极接地；所述第七NMOS管（M7）的栅极接所述第五NMOS管（M5）的栅极，所述第七NMOS管（M7）的漏极为镜像电流输出端，所述第七NMOS管（M7）的源极接所述第八NMOS管（M8）的漏极；所述第八NMOS管（M8）的栅极接所述第六NMOS管（M6）的栅极，所述第八NMOS管（M8）的源极接地；所述第九NMOS管（M9）的漏极为第二电流源的输出端，所述第九NMOS管（M9）的栅极接所述第七NMOS管（M7）的栅极，所述第九NMOS管（M9）的源极接所述第十NMOS管（M10）的漏极；所述第十NMOS管（M10）的栅极接所述第八NMOS管（M8）的栅极，所述第十NMOS管（M10）源极接地。
进一步地,上述电荷泵还可具有以下特点, 所述第一电流源包括第一PMOS管（M1）、第二PMOS管（M2）、第三PMOS管（M3）和第四PMOS管（M4），所述第一PMOS管（M1）的漏极接所述第一电流源的输入端，所述第一PMOS管（M1）的源极接所述第三PMOS管（M3）的漏极；所述第三PMOS管（M3）的栅极接所述第一PMOS管（M1）的漏极，所述第三PMOS管（M3）的源极接电源Vdd；所述第四PMOS管（M4）的栅极接所述第三PMOS管（M3）的栅极，所述第四PMOS管（M4）的源极接电源Vdd，所述第四PMOS管（M4）的漏极接所述第二PMOS管（M2）的漏极；所述第二PMOS管（M2）的栅极接所述第一PMOS管（M1）的栅极，所述第二PMOS管（M2）的漏极为第一电流源的输出端。
进一步地,上述电荷泵还可具有以下特点, 还包括N组级联晶体管阵列，N为自然数，其中每一组级联晶体管阵列包括第一级联PMOS管、第二级联PMOS管、第三级联PMOS管、第四级联PMOS管、第五级联NMOS管、第六级联NMOS管、第七级联NMOS管、第八级联NMOS管、第九级联NMOS管和第十级联NMOS管，所述第一级联PMOS管的栅极与所述第一PMOS管（M1）的栅极相连，所述第一级联PMOS管的漏极与所述第一PMOS管（M1）的漏极相连，所述第一级联PMOS管的源极与所述第三级联PMOS管的漏极相连；所述第三级联PMOS管的栅极与所述第三PMOS管（M3）的栅极相连，所述第三级联PMOS管的源极接电源Vdd；所述第二级联PMOS管的栅极与所述第二PMOS管（M2）的栅极相连，所述第二级联PMOS管的漏极与所述第二PMOS管（M2）的漏极相连，所述第二级联PMOS管的源极与所述第四级联PMOS管的漏极相连；所述第四级联PMOS管的栅极与所述第四PMOS管（M4）的栅极相连，所述第四级联PMOS管的源极接电源Vdd；所述第五级联NMOS管的栅极与所述第五NMOS管（M5）的栅极相连，所述第五级联NMOS管的漏极与所述第五NMOS管（M5）的漏极相连，所述第五级联NMOS管的源极与所述第六级联NMOS管的漏极相连；所述第六级联NMOS管的栅极与所述第六NMOS管（M6）的栅极相连，所述第六级联NMOS管的源极接地；所述第七级联NMOS管的栅极与所述第七NMOS管（M7）的栅极相连，所述第七级联NMOS管的的漏极与所述第七NMOS管（M7）的漏极相连，所述第七级联NMOS管的的源极与所述第八级联NMOS管的漏极相连；所述第八级联NMOS管的栅极与所述第八NMOS管（M8）的栅极相连，所述第八级联NMOS管的源极接地；所述第九级联NMOS管的栅极与所述第九NMOS管（M9）的栅极相连，所述第九级联NMOS管的漏极与所述第九NMOS管（M9）的漏极相连，所述第九级联NMOS管的源极与所述第十级联NMOS管的漏极相连；所述第十级联NMOS管的栅极与所述第十NMOS管（M10）的栅极相连，所述第十级联NMOS管的源极接地。
进一步地,上述电荷泵还可具有以下特点, 还包括N个开关，所述N个开关分别控制所述N组级联晶体管阵列开启和关闭。
进一步地,上述电荷泵还可具有以下特点, 所述第一电流源还包括偏置自动调整电路。
进一步地,上述电荷泵还可具有以下特点, 所述偏置自动调整电路包括运算放大器,所述运算放大器的同向输入端接所述电荷泵的输出端，反向输入端接基准电压Vref，输出端接所述第一PMOS管（M1）的栅极。
为解决上述技术问题,本发明还提出了一种锁相环电路，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器，其中，所述鉴频鉴相器、电荷泵、环路滤波器、压控振荡器顺次串联,所述鉴频鉴相器接所述锁相环电路的输入端，所述压控振荡器接所述锁相环电路输出端，所述分频器将所述锁相环电路的输出频率分频后输入鉴频鉴相器形成环路，所述电荷泵包括第一电流源、第二电流源、第一开关（SW1）、第二开关（SW2）、第三开关（SW3）、第四开关（SW4）和运算放大器，所述第一开关（SW1）的第一端与所述第三开关（SW3）的第一端相连并共同接所述第一电流源的输出端，所述第一开关（SW1）的第二端与所述第二开关（SW2）的第一端相连并共同接所述运算放大器的输出端，所述第二开关（SW2）的第二端与所述第四开关（SW4）的第二端相连并共同接所述第二电流源的输出端，所述第三开关（SW3）的第二端与所述第四开关（SW4）的第一端相连并共同接所述运算放大器的同向输入端，所述运算放大器的反向输入端与所述运算放大器的输出端相连，所述电荷泵的第二电流源为自适应自偏置电流源。
进一步地,上述锁相环电路还可具有以下特点, 所述电荷泵的第二电流源包括可变电阻（RV）、第五NMOS管（M5）、第六NMOS管（M6）、第七NMOS管（M7）、第八NMOS管（M8）、第九NMOS管（M9）和第十NMOS管（M10），所述可变电阻（RV）的第一端接电荷泵的电流输入端，所述可变电阻（RV）的第二端接所述第五NMOS管（M5）的漏极；所述第五NMOS管（M5）的栅极接所述可变电阻（RV）的第一端，所述第五NMOS管（M5）的源极接所述第六NMOS管（M6）的漏极；所述第六NMOS管（M6）的栅极接所述可变电阻（RV）的第二端，所述第六NMOS管（M6）的源极接地；所述第七NMOS管（M7）的栅极接所述第五NMOS管（M5）的栅极，所述第七NMOS管（M7）的漏极为镜像电流输出端，所述第七NMOS管（M7）的源极接所述第八NMOS管（M8）的漏极；所述第八NMOS管（M8）的栅极接所述第六NMOS管（M6）的栅极，所述第八NMOS管（M8）的源极接地；所述第九NMOS管（M9）的漏极为第二电流源的输出端，所述第九NMOS管（M9）的栅极接所述第七NMOS管（M7）的栅极，所述第九NMOS管（M9）的源极接所述第十NMOS管（M10）的漏极；所述第十NMOS管（M10）的栅极接所述第八NMOS管（M8）的栅极，所述第十NMOS管（M10）源极接地。
进一步地,上述锁相环电路还可具有以下特点, 所述电荷泵的第一电流源包括第一PMOS管（M1）、第二PMOS管（M2）、第三PMOS管（M3）和第四PMOS管（M4），所述第一PMOS管（M1）的漏极接所述第一电流源的输入端，所述第一PMOS管（M1）的源极接所述第三PMOS管（M3）的漏极；所述第三PMOS管（M3）的栅极接所述第一PMOS管（M1）的漏极，所述第三PMOS管（M3）的源极接电源Vdd；所述第四PMOS管（M4）的栅极接所述第三PMOS管（M3）的栅极，所述第四PMOS管（M4）的源极接电源Vdd，所述第四PMOS管（M4）的漏极接所述第二PMOS管（M2）的漏极；所述第二PMOS管（M2）的栅极接所述第一PMOS管（M1）的栅极，所述第二PMOS管（M2）的漏极为第一电流源的输出端。
本发明的电荷泵，能够在输出电流可变或者电源电压受限的情况下，提高电荷泵的有效输出电压范围。本发明的锁相环电路中的电荷泵能够在输出电流可变或者电源电压受限的情况下，提高电荷泵的有效输出电压范围，因此扩大了本发明的锁相环电路的应用范围。
附图说明
图1为现有技术中电荷泵锁相环的结构框图；
图2为电流舵型电荷泵的结构图；
图3为本发明实施例中电荷泵的一种结构图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图3所示，本实施例中，电荷泵包括第一电流源、第二电流源、第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4和运算放大器。第一开关SW1的第一端与第三开关SW3的第一端相连并共同接第一电流源的输出端，第一开关SW1的第二端与第二开关SW2的第一端相连并共同接运算放大器的输出端，第二开关SW2的第二端与第四开关SW4的第二端相连并共同接第二电流源的输出端，第三开关SW3的第二端与第四开关SW4的第一端相连并共同接运算放大器的同向输入端，运算放大器的反向输入端与运算放大器的输出端相连。其中，第二电流源为自适应自偏置电流源。
如图3所示，本实施例中，第一电流源包括第一PMOS管M1、第二PMOS管M2、第三PMOS管M3和第四PMOS管M4。其连接关系是：第一PMOS管M1的漏极接第一电流源的输入端（即第七NMOS管M7的漏极），第一PMOS管M1的源极接第三PMOS管M3的漏极；第三PMOS管M3的栅极接第一PMOS管M1的漏极，第三PMOS管M3的源极接电源Vdd；第四PMOS管M4的栅极接第三PMOS管M3的栅极，第四PMOS管M4的源极接电源Vdd，第四PMOS管M4的漏极接第二PMOS管M2的漏极；第二PMOS管M2的栅极接第一PMOS管M1的栅极，第二PMOS管M2的漏极为第一电流源的输出端。
如图3所示，本实施例中，第二电流源包括可变电阻RV、第五NMOS管M5、第六NMOS管M6、第七NMOS管M7、第八NMOS管M8、第九NMOS管M9和第十NMOS管M10。其连接关系是：可变电阻RV的第一端接电荷泵的电流输入端，可变电阻RV的第二端接第五NMOS管M5的漏极；第五NMOS管M5的栅极接可变电阻RV的第一端，第五NMOS管M5的源极接第六NMOS管M6的漏极；第六NMOS管M6的栅极接可变电阻RV的第二端，第六NMOS管M6的源极接地；第七NMOS管M7的栅极接第五NMOS管M5的栅极，第七NMOS管M7的漏极为镜像电流输出端，第七NMOS管M7的源极接第八NMOS管M8的漏极；第八NMOS管M8的栅极接第六NMOS管M6的栅极，第八NMOS管M8的源极接地；第九NMOS管M9的漏极为第二电流源的输出端，第九NMOS管M9的栅极接第七NMOS管M7的栅极，第九NMOS管M9的源极接第十NMOS管M10的漏极；第十NMOS管M10的栅极接第八NMOS管M8的栅极，第十NMOS管M10的源极接地。
自适应自偏置电流源在输入电流变化时，可以通过可变电阻调节自偏置电阻上的压降，使自偏置电阻上的压降尽可能恒定，保证所有MOS管均工作于饱和区，避免由于MOS管进入线性区而导致镜像电流精度降低，从而能够能够应用于输入偏置电流可变的场合，满足宽输入输出电流的应用需求。在电荷泵供电电压仅为标准电压时，电荷泵中采用自适应自偏置电流源，能够有效提高电荷泵的有效输出电压范围，且输出电流可变。
在图3所示电路的基础上，电荷泵还可以包括级联晶体管阵列。级联晶体管阵列指的是与晶体管M1 ~ M10并联的晶体管。即在图3所示电路的基础上，电荷泵还可以包括还N组级联晶体管阵列，N为自然数。其中，每一组级联晶体管阵列包括第一级联PMOS管、第二级联PMOS管、第三级联PMOS管、第四级联PMOS管、第五级联NMOS管、第六级联NMOS管、第七级联NMOS管、第八级联NMOS管、第九级联NMOS管和第十级联NMOS管。第一级联PMOS管的栅极与第一PMOS管M1的栅极相连，第一级联PMOS管的漏极与第一PMOS管M1的漏极相连，第一级联PMOS管的源极与第三级联PMOS管的漏极相连；第三级联PMOS管的栅极与第三PMOS管M3的栅极相连，第三级联PMOS管的源极接电源Vdd；第二级联PMOS管的栅极与第二PMOS管M2的栅极相连，第二级联PMOS管的漏极与第二PMOS管M2的漏极相连，第二级联PMOS管的源极与第四级联PMOS管的漏极相连；第四级联PMOS管的栅极与第四PMOS管M4的栅极相连，第四级联PMOS管的源极接电源Vdd；第五级联NMOS管的栅极与第五NMOS管M5的栅极相连，第五级联NMOS管的漏极与第五NMOS管M5的漏极相连，第五级联NMOS管的源极与第六级联NMOS管的漏极相连；第六级联NMOS管的栅极与第六NMOS管M6的栅极相连，第六级联NMOS管的源极接地；第七级联NMOS管的栅极与第七NMOS管M7的栅极相连，第七级联NMOS管的的漏极与第七NMOS管M7的漏极相连，第七级联NMOS管的的源极与第八级联NMOS管的漏极相连；第八级联NMOS管的栅极与第八NMOS管M8的栅极相连，第八级联NMOS管的源极接地；第九级联NMOS管的栅极与第九NMOS管M9的栅极相连，第九级联NMOS管的漏极与第九NMOS管M9的漏极相连，第九级联NMOS管的源极与第十级联NMOS管的漏极相连；第十级联NMOS管的栅极与第十NMOS管M10的栅极相连，第十级联NMOS管的源极接地。
其中，级联晶体管阵列的组数可以根据电荷泵的输入电流确定。在电荷泵具有N组级联晶体管阵列时，电荷泵还可以包括N个开关，该N个开关分别控制上述N组级联晶体管阵列的开启和关闭，每一组级联晶体管的开启和关闭分别通过开关打开和关闭来实现。
图3所示实施例中，第一电流源还包括偏置自动调整电路。偏置自动调整电路可以有多种实现电路。在偏置自动调整电路的一种实现电路中，偏置自动调整电路包括运算放大器。将该偏置自动调整电路放入图3所示的电荷泵中时，其连接关系是：运算放大器的同向输入端接电荷泵的输出端，反向输入端接基准电压Vref，输出端接第一PMOS管M1的栅极。
偏置自动调整电路能够根据电荷泵的输出电压微调第一电流源的偏置电压，在维持电流匹配度的同时可以提高电荷泵有效输出电压范围。
在本发明的其他实施例中，电荷泵中也可以不包括偏置自动调整电路。
偏置自动调整电路可以根据电荷泵输出电压的大小微调晶体管M1以及晶体管M2的偏置电压。例如当电荷泵的输出电压较高时，偏置自动调整电路输出较高的偏置电压使得晶体管M1和晶体管M2依旧处于饱和区，在维持充放电电流匹配度的同时可以提高电荷泵的有效输出电压范围。
本发明的电荷泵，能够在输出电流可变或者电源电压受限的情况下，提高电荷泵的有效输出电压范围。
本发明还提出了一种锁相环电路。该锁相环电路包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器VCO和分频器，其中，鉴频鉴相器、电荷泵、环路滤波器、压控振荡器VCO顺次串联,鉴频鉴相器接该锁相环电路的输入端，压控振荡器接该锁相环电路输出端，分频器将该锁相环电路的输出频率分频后输入鉴频鉴相器形成环路(本发明锁相环电路中鉴频鉴相器、电荷泵、环路滤波器、压控振荡器VCO和分频器的连接关系可以参见图1)。其中，该锁相环电路中的电荷泵可以为本发明所提出的任意一种电荷泵，例如图3所示的电荷泵。该电荷泵包括第一电流源、第二电流源、第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4和运算放大器，第一开关SW1的第一端与第三开关SW3的第一端相连并共同接第一电流源的输出端，第一开关SW1的第二端与第二开关SW2的第一端相连并共同接运算放大器的输出端，第二开关SW2的第二端与所述第四开关SW4的第二端相连并共同接所述第二电流源的输出端，所述第三开关SW3的第二端与所述第四开关SW4的第一端相连并共同接运算放大器的同向输入端，运算放大器的反向输入端与运算放大器的输出端相连，其中，电荷泵的第二电流源为自适应自偏置电流源。
如图3所示，其中，该锁相环电路中电荷泵的第二电流源可以包括可变电阻RV、第五NMOS管M5、第六NMOS管M6、第七NMOS管M7、第八NMOS管M8、第九NMOS管M9和第十NMOS管M10，可变电阻RV的第一端接电荷泵的电流输入端，可变电阻RV的第二端接第五NMOS管M5的漏极；第五NMOS管M5的栅极接可变电阻RV的第一端，第五NMOS管M5的源极接第六NMOS管M6的漏极；第六NMOS管M6的栅极接可变电阻RV的第二端，第六NMOS管M6的源极接地；第七NMOS管M7的栅极接第五NMOS管M5的栅极，第七NMOS管M7的漏极为镜像电流输出端，第七NMOS管M7的源极接所述第八NMOS管M8的漏极；第八NMOS管M8的栅极接第六NMOS管M6的栅极，第八NMOS管M8的源极接地；第九NMOS管M9的漏极为第二电流源的输出端，第九NMOS管M9的栅极接第七NMOS管M7的栅极，第九NMOS管M9的源极接第十NMOS管M10的漏极；第十NMOS管M10的栅极接第八NMOS管M8的栅极，第十NMOS管M10源极接地。
如图3所示，其中，该锁相环电路中电荷泵的第一电流源可以包括第一PMOS管M1、第二PMOS管M2、第三PMOS管M3和第四PMOS管M4，第一PMOS管M1的漏极接第一电流源的输入端，第一PMOS管M1的源极接第三PMOS管M3的漏极；第三PMOS管M3的栅极接第一PMOS管M1的漏极，第三PMOS管M3的源极接电源Vdd；第四PMOS管M4的栅极接第三PMOS管M3的栅极，第四PMOS管M4的源极接电源Vdd，第四PMOS管M4的漏极接第二PMOS管M2的漏极；第二PMOS管M2的栅极接第一PMOS管M1的栅极，第二PMOS管M2的漏极为第一电流源的输出端。
本发明的锁相环电路中的电荷泵能够在输出电流可变或者电源电压受限的情况下，提高电荷泵的有效输出电压范围，因此扩大了本发明的锁相环电路的应用范围。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种电荷泵，包括第一电流源、第二电流源、第一开关(SW1)、第二开关(SW2)、第三开关(SW3)、第四开关(SW4)和运算放大器，所述第一开关(SW1)的第一端与所述第三开关(SW3)的第一端相连并共同接所述第一电流源的输出端，所述第一开关(SW1)的第二端与所述第二开关(SW2)的第一端相连并共同接所述运算放大器的输出端，所述第二开关(SW2)的第二端与所述第四开关(SW4)的第二端相连并共同接所述第二电流源的输出端，所述第三开关(SW3)的第二端与所述第四开关(SW4)的第一端相连并共同接所述运算放大器的同向输入端，所述运算放大器的反向输入端与所述运算放大器的输出端相连，其特征在于，所述第二电流源为自适应自偏置电流源；所述第二电流源包括可变电阻(RV)、第五NMOS管(M5)、第六NMOS管(M6)、第七NMOS管(M7)、第八NMOS管(M8)、第九NMOS管(M9)和第十NMOS管(M10)，所述可变电阻(RV)的第一端接电荷泵的电流输入端，所述可变电阻(RV)的第二端接所述第五NMOS管(M5)的漏极；所述第五NMOS管(M5)的栅极接所述可变电阻(RV)的第一端，所述第五NMOS管(M5)的源极接所述第六NMOS管(M6)的漏极；所述第六NMOS管(M6)的栅极接所述可变电阻(RV)的第二端，所述第六NMOS管(M6)的源极接地；所述第七NMOS管(M7)的栅极接所述第五NMOS管(M5)的栅极，所述第七NMOS管(M7)的漏极为镜像电流输出端，所述第七NMOS管(M7)的源极接所述第八NMOS管(M8)的漏极；所述第八NMOS管(M8)的栅极接所述第六NMOS管(M6)的栅极，所述第八NMOS管(M8)的源极接地；所述第九NMOS管(M9)的漏极为第二电流源的输出端，所述第九NMOS管(M9)的栅极接所述第七NMOS管(M7)的栅极，所述第九NMOS管(M9)的源极接所述第十NMOS管(M10)的漏极；所述第十NMOS管(M10)的栅极接所述第八NMOS管(M8)的栅极，所述第十NMOS管(M10)源极接地。
2.根据权利要求1所述的电荷泵,其特征在于,所述第一电流源包括第一PMOS管(M1)、第二PMOS管(M2)、第三PMOS管(M3)和第四PMOS管(M4)，所述第一PMOS管(M1)的漏极接所述第一电流源的输入端，所述第一PMOS管(M1)的源极接所述第三PMOS管(M3)的漏极；所述第三PMOS管(M3)的栅极接所述第一PMOS管(M1)的漏极，所述第三PMOS管(M3)的源极接电源Vdd；所述第四PMOS管(M4)的栅极接所述第三PMOS管(M3)的栅极，所述第四PMOS管(M4)的源极接电源Vdd，所述第四PMOS管(M4)的漏极接所述第二PMOS管(M2)的漏极；所述第二PMOS管(M2)的栅极接所述第一PMOS管(M1)的栅极，所述第二PMOS管(M2)的漏极为第一电流源的输出端。
3.根据权利要求1或2所述的电荷泵,其特征在于,还包括N组级联晶体管阵列，N为自然数，其中每一组级联晶体管阵列包括第一级联PMOS管、第二级联PMOS管、第三级联PMOS管、第四级联PMOS管、第五级联NMOS管、第六级联NMOS管、第七级联NMOS管、第八级联NMOS管、第九级联NMOS管和第十级联NMOS管，所述第一级联PMOS管的栅极与所述第一PMOS管(M1)的栅极相连，所述第一级联PMOS管的漏极与所述第一PMOS管(M1)的漏极相连，所述第一级联PMOS管的源极与所述第三级联PMOS管的漏极相连；所述第三级联PMOS管的栅极与所述第三PMOS管(M3)的栅极相连，所述第三级联PMOS管的源极接电源Vdd；所述第二级联PMOS管的栅极与所述第二PMOS管(M2)的栅极相连，所述第二级联PMOS管的漏极与所述第二PMOS管(M2)的漏极相连，所述第二级联PMOS管的源极与所述第四级联PMOS管的漏极相连；所述第四级联PMOS管的栅极与所述第四PMOS管(M4)的栅极相连，所述第四级联PMOS管的源极接电源Vdd；所述第五级联NMOS管的栅极与所述第五NMOS管(M5)的栅极相连，所述第五级联NMOS管的漏极与所述第五NMOS管(M5)的漏极相连，所述第五级联NMOS管的源极与所述第六级联NMOS管的漏极相连；所述第六级联NMOS管的栅极与所述第六NMOS管(M6)的栅极相连，所述第六级联NMOS管的源极接地；所述第七级联NMOS管的栅极与所述第七NMOS管(M7)的栅极相连，所述第七级联NMOS管的的漏极与所述第七NMOS管(M7)的漏极相连，所述第七级联NMOS管的的源极与所述第八级联NMOS管的漏极相连；所述第八级联NMOS管的栅极与所述第八NMOS管(M8)的栅极相连，所述第八级联NMOS管的源极接地；所述第九级联NMOS管的栅极与所述第九NMOS管(M9)的栅极相连，所述第九级联NMOS管的漏极与所述第九NMOS管(M9)的漏极相连，所述第九级联NMOS管的源极与所述第十级联NMOS管的漏极相连；所述第十级联NMOS管的栅极与所述第十NMOS管(M10)的栅极相连，所述第十级联NMOS管的源极接地。
4.根据权利要求3所述的电荷泵,其特征在于，还包括N个开关，所述N个开关分别控制所述N组级联晶体管阵列开启和关闭。
5.根据权利要求4所述的电荷泵,其特征在于,所述第一电流源还包括偏置自动调整电路。
6.根据权利要求5所述的电荷泵,其特征在于,所述偏置自动调整电路包括运算放大器,所述运算放大器的同向输入端接所述电荷泵的输出端，反向输入端接基准电压Vref，输出端接所述第一PMOS管(M1)的栅极。
7.一种锁相环电路，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器，其中，所述鉴频鉴相器、电荷泵、环路滤波器、压控振荡器顺次串联,所述鉴频鉴相器接所述锁相环电路的输入端，所述压控振荡器接所述锁相环电路输出端，所述分频器将所述锁相环电路的输出频率分频后输入鉴频鉴相器形成环路，所述电荷泵包括第一电流源、第二电流源、第一开关(SW1)、第二开关(SW2)、第三开关(SW3)、第四开关(SW4)和运算放大器，所述第一开关(SW1)的第一端与所述第三开关(SW3)的第一端相连并共同接所述第一电流源的输出端，所述第一开关(SW1)的第二端与所述第二开关(SW2)的第一端相连并共同接所述运算放大器的输出端，所述第二开关(SW2)的第二端与所述第四开关(SW4)的第二端相连并共同接所述第二电流源的输出端，所述第三开关(SW3)的第二端与所述第四开关(SW4)的第一端相连并共同接所述运算放大器的同向输入端，所述运算放大器的反向输入端与所述运算放大器的输出端相连，其特征在于，所述电荷泵的第二电流源为自适应自偏置电流源；所述电荷泵的第二电流源包括可变电阻(RV)、第五NMOS管(M5)、第六NMOS管(M6)、第七NMOS管(M7)、第八NMOS管(M8)、第九NMOS管(M9)和第十NMOS管(M10)，所述可变电阻(RV)的第一端接电荷泵的电流输入端，所述可变电阻(RV)的第二端接所述第五NMOS管(M5)的漏极；所述第五NMOS管(M5)的栅极接所述可变电阻(RV)的第一端，所述第五NMOS管(M5)的源极接所述第六NMOS管(M6)的漏极；所述第六NMOS管(M6)的栅极接所述可变电阻(RV)的第二端，所述第六NMOS管(M6)的源极接地；所述第七NMOS管(M7)的栅极接所述第五NMOS管(M5)的栅极，所述第七NMOS管(M7)的漏极为镜像电流输出端，所述第七NMOS管(M7)的源极接所述第八NMOS管(M8)的漏极；所述第八NMOS管(M8)的栅极接所述第六NMOS管(M6)的栅极，所述第八NMOS管(M8)的源极接地；所述第九NMOS管(M9)的漏极为第二电流源的输出端，所述第九NMOS管(M9)的栅极接所述第七NMOS管(M7)的栅极，所述第九NMOS管(M9)的源极接所述第十NMOS管(M10)的漏极；所述第十NMOS管(M10)的栅极接所述第八NMOS管(M8)的栅极，所述第十NMOS管(M10)源极接地。
8.根据权利要求7所述的锁相环电路,其特征在于,所述电荷泵的第一电流源包括第一PMOS管(M1)、第二PMOS管(M2)、第三PMOS管(M3)和第四PMOS管(M4)，所述第一PMOS管(M1)的漏极接所述第一电流源的输入端，所述第一PMOS管(M1)的源极接所述第三PMOS管(M3)的漏极；所述第三PMOS管(M3)的栅极接所述第一PMOS管(M1)的漏极，所述第三PMOS管(M3)的源极接电源Vdd；所述第四PMOS管(M4)的栅极接所述第三PMOS管(M3)的栅极，所述第四PMOS管(M4)的源极接电源Vdd，所述第四PMOS管(M4)的漏极接所述第二PMOS管(M2)的漏极；所述第二PMOS管(M2)的栅极接所述第一PMOS管(M1)的栅极，所述第二PMOS管(M2)的漏极为第一电流源的输出端。
CN201110417559.0A 2011-12-14 电荷泵及锁相环电路 Active CN103166455B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110417559.0A CN103166455B (zh) 2011-12-14 电荷泵及锁相环电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110417559.0A CN103166455B (zh) 2011-12-14 电荷泵及锁相环电路

Publications (2)

Publication Number Publication Date
CN103166455A CN103166455A (zh) 2013-06-19
CN103166455B true CN103166455B (zh) 2016-12-14

Family

ID=

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414784A (zh) * 2007-10-16 2009-04-22 瑞昱半导体股份有限公司 电荷泵
CN102158075A (zh) * 2011-03-16 2011-08-17 东南大学 一种电荷泵锁相环中的电荷泵电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414784A (zh) * 2007-10-16 2009-04-22 瑞昱半导体股份有限公司 电荷泵
CN102158075A (zh) * 2011-03-16 2011-08-17 东南大学 一种电荷泵锁相环中的电荷泵电路

Similar Documents

Publication Publication Date Title
CN111133681B (zh) 具有电荷泵斩波功能的差分pll
EP1037366B1 (en) Charge pump circuit having switching circuits for reducing leakage currents
US7271619B2 (en) Charge pump circuit reducing noise and charge error and PLL circuit using the same
US20080191783A1 (en) Symmetric charge pump replica bias detector
CN104201880B (zh) 用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路
US20110254615A1 (en) Pll charge pump with reduced coupling to bias nodes
CN102158075B (zh) 一种电荷泵锁相环中的电荷泵电路
TWI465046B (zh) 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法
JPH04127719A (ja) Ｐｌｌ回路
WO2023124558A1 (zh) 锁相环电路、控制方法、电荷泵及芯片
CN101237234B (zh) 用于锁相回路具有快速开关反应速度的串级耦合电荷泵
CN110445491B (zh) 一种基于预设频率及动态环路带宽的锁相环
US6549079B1 (en) Feedback systems for enhanced oscillator switching time
EP2290821B1 (en) Charge pump circuit and PLL circuit using the same
JPH11243327A (ja) パルスデューティ補正回路
US20100207673A1 (en) Asymmetric charge pump and phase locked loops having the same
JP3583646B2 (ja) 位相同期回路
CN103166455B (zh) 电荷泵及锁相环电路
CN107769545A (zh) 一种用于pll中带电容漏电补偿的电荷泵电路
US8368443B1 (en) Differential charge pump circuit
US8213560B2 (en) PLL circuit
CN101807915B (zh) 应用于整数分频锁相环路中的鉴频鉴相器和电荷泵电路
US6856182B2 (en) Charge pump
CN102931831B (zh) 电荷泵浦
CN110011532B (zh) 电荷泵和锁相环

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant