CN103165665A - 一种非晶高k栅介质堆栈及其制备方法 - Google Patents
一种非晶高k栅介质堆栈及其制备方法 Download PDFInfo
- Publication number
- CN103165665A CN103165665A CN2011104085363A CN201110408536A CN103165665A CN 103165665 A CN103165665 A CN 103165665A CN 2011104085363 A CN2011104085363 A CN 2011104085363A CN 201110408536 A CN201110408536 A CN 201110408536A CN 103165665 A CN103165665 A CN 103165665A
- Authority
- CN
- China
- Prior art keywords
- amorphous
- gate dielectric
- hfo
- silicon substrate
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种非晶高k栅介质堆栈及其制备方法。该栅介质堆栈包括单晶硅基片、采用磁控共溅射法在该单晶硅基片上沉积的非晶CeO2-HfO2薄膜、以及采用磁控溅射法或热蒸发沉积法沉积的金属栅电极。本发明采用特定的陶瓷烧结技术制备高纯度的氧化铪(氧化铈)靶材，以单晶硅基片作为衬底材料，在基片上使用磁控共溅射的方法形成非晶CeO2-HfO2薄膜。该栅介质堆栈中的非晶CeO2-HfO2薄膜具有较高的介电常数、较小的漏电流密度。该制备方法简单，重复性好，所制备的陶瓷薄膜适合高k栅介质材料使用。
Description
技术领域
本发明涉及一种非晶高k栅介质堆栈及其制备方法，属于半导体技术领域。
背景技术
微电子工业的迅猛发展，使得作为集成电路核心器件的金属-氧化层-半导体-场效晶体管(MOSFET)的特征尺寸正以摩尔定律的速度缩小。高k材料HfO2已经初步替代了传统的SiO2用于45nm和32nm技术节点。然而，HfO2也存在着一些不足。例如，HfO2结晶温度较低(～375℃)，在后续热处理的过程中容易晶化，导致漏电流的增加；并且HfO2与Si之间容易形成硅化物的界面层，影响等效氧化层厚度(EOT)的减小，同时也增大了界面态密度(1011～1012cm-2，而SiO2/Si的界面态密度一般为1010cm-2)；由于Hf-O键的离子键特性，以及HfO2薄膜在制备过程中易导致不完全氧化和较高数量的断键，在HfO2中容易产生高密度的氧空位结构缺陷，将进一步增大了漏电流，严重影响了栅介质层的电学特性。这些不足限制了HfO2高k栅介质在未来集成电路中的应用。因此，如何对HfO2薄膜进行改性提高性能成为了当前研究的热点。
研究发现，向HfO2中掺杂稀土元素(如La、Gd、Y等)可以改善HfO2薄膜的热力学稳定性，减少HfO2中的缺陷，改善其能带结构等。CeO2具有较高的介电常数(～26)，较好的化学稳定性，以及与Si具有较好的兼容性。但是CeO2-HfO2体系高k栅介质的研究还未引起业内关注。因此，如何获得稳定性好、可重复性好的CeO2-HfO2栅介质薄膜就成为目前本技术领域急需解决的问题。
发明内容
本发明的目的在于提供一种漏电流密度小、介电常数高的非晶高k栅介质堆栈。
本发明的另一目的在于提供一种非晶高k栅介质堆栈的制备方法，以实现非晶高k栅介质薄膜在Si衬底上的沉积。
为实现上述目的，本发明采取以下技术方案：
一种非晶高k栅介质堆栈，该栅介质堆栈包括单晶硅基片、采用磁控共溅射法在该单晶硅基片上沉积的非晶CeO2-HfO2薄膜、以及采用磁控溅射法或热蒸发沉积法沉积的金属栅电极。
所述单晶硅基片作为衬底材料，其电阻系数为2～5Ω·cm；所述非晶CeO2-HfO2薄膜的厚度为5～20nm。
所述的金属栅电极可以为铂(Pt)、氮化钛(TiN)、钨(W)或氮化钽(TaN)。
所述非晶CeO2-HfO2薄膜作为栅介质层的介电常数为16～25。
所述非晶CeO2-HfO2薄膜物理厚度为10nm时，在栅压为1伏下，非晶高k栅介质堆栈的漏电流密度为5×10-3A/cm2。
一种上述非晶高k栅介质堆栈的制备方法，该方法包括如下步骤：
(1)将单晶硅基片和氧化铪、氧化铈陶瓷靶材分别放入磁控溅射设备中，将磁控溅射设备抽至高真空10-4Pa，按氧气与氩气的流量比为1∶10～1∶1通入氧气和氩气混合气体，在0.1～5Pa条件下，对氧化铪和氧化铈陶瓷靶材进行磁控共溅射，在单晶硅基片上沉积形成非晶CeO2-HfO2薄膜；
(2)采用磁控溅射法或热蒸发沉积法向非晶CeO2-HfO2薄膜上沉积金属栅电极，得到非晶高k栅介质堆栈。
所述氧化铪、氧化铈陶瓷靶材CeO2的纯度大于99.95％。
在步骤(1)中单晶硅基片与氧化铪、氧化铈陶瓷靶材之间的距离为20～50mm。
所述步骤(1)在单晶硅基片上沉积形成的非晶CeO2-HfO2薄膜的厚度为5～20nm。
所述步骤(1)中使用的单晶硅基片在使用之前，需要清洗除去其表面的有机污染物、微尘、金属离子及氧化层。
所述氧化铪或氧化铈陶瓷靶材可以采用固相烧结法制得，包括以下步骤：
选择纯度为99.99％的氧化铪(氧化铈)粉末，将氧化铪(氧化铈)粉末置于120℃的烘箱内3小时后，迅速在8MPa压力，压制5min，将粉末制成直径为60mm、厚度为5mm的薄片；迅速真空封装，然后进行冷等静压去应力工艺，压力为100MPa；将干燥的氧化铪(氧化铈)粉末铺在纯度为99.9％的Al2O3坩埚底部，将压制好的薄片放入其中，再用干燥的氧化铪(氧化铈)粉末覆盖薄片，盖上陶瓷坩埚盖，随后将坩埚放入马弗炉中，以2℃/min的升温速率从室温升至1500℃，烧结6h，再以2℃/min的降温速率降至室温，即得氧化铪(氧化铈)陶瓷靶材。
上述制备氧化铪(氧化铈)陶瓷靶材的方法易于操作，成本较低，并且所得靶材致密，不易开裂。
本发明的有益效果为：
(1)本发明的非晶高k栅介质堆栈中栅介质薄膜为非晶态，结构稳定。
(2)本发明的非晶高k栅介质堆栈具有较小的漏电流密度和较高的介电常数，非晶CeO2-HfO2薄膜材料的介电常数约为16，10nm厚的该薄膜材料在栅压为-1伏的时候，其漏电流密度仅为5×10-3A/cm2。
(3)本发明的非晶高k栅介质堆栈的制备方法简单，重复性好，所制备陶瓷薄膜适合高k栅介质材料使用。
附图说明
图1为本发明实施例2所制备的非晶高k栅介质堆栈MOS结构的高频电容-电压(C-V)曲线图。
图2为本发明实施例2所制备的非晶高k栅介质堆栈MOS结构的漏电流性能的曲线图。
具体实施方式
以下通过实施例对本发明做进一步说明，但本发明的保护范围不受这些实施例的限制。
实施例1
选择纯度为99.99％的氧化铪(氧化铈)粉末，将氧化铪(氧化铈)粉末置于120℃的烘箱内3小时后，迅速在8MPa压力，压制5min，将粉末制成直径为60mm、厚度为5mm的薄片；迅速真空封装，然后进行冷等静压去应力工艺，压力为100MPa；将干燥的氧化铪(氧化铈)粉末铺在纯度为99.9％的Al2O3坩埚底部，将压制好的薄片放入其中，再用干燥的氧化铪(氧化铈)粉末覆盖薄片，盖上陶瓷坩埚盖，随后将坩埚放入马弗炉中，以2℃/min的升温速率从室温升至1500℃，烧结6h，再以2℃/min的降温速率降至室温，即得氧化铪(氧化铈)陶瓷靶材。
实施例2
非晶高k栅介质堆栈的制备方法的具体步骤如下：
(1)在磁控溅射设备中采用实施例1的氧化铪(氧化铈)陶瓷靶材，将氧化铪(氧化铈)陶瓷靶材预溅射5min；
(2)采用如表1所示的标准清洗工艺清洗电阻率为2～5Ω·cm的单晶硅基片，放入磁控溅射设备中，作为沉积薄膜的衬底材料；
表1 单晶硅基片衬底的标准清洗工艺的具体操作流程
(3)将磁控溅射设备抽至高真空10-4Pa，按氧气与氩气的流量比为5∶20通入氧气和氩气混合气体，气压为2.5Pa，氧化铪和氧化铈的溅射功率分别为60W和20W，对氧化铪和氧化铈陶瓷靶材进行磁控共溅射，在单晶硅基片上沉积形成厚度为10nm的非晶CeO2-HfO2薄膜；
(4)将磁控溅射设备抽至高真空10-4Pa，通入氩气，气压为1Pa，Pt的溅射功率为60W，通过直径为100μm的金属掩模模板，在上述非晶薄膜上沉积150nm厚的金属Pt圆点，作为金属栅电极，从而得到非晶高k栅介质堆栈。
实施例3
测试实验：非晶高k栅介质堆栈的电性能测试
(1)对于实施例2所制备的非晶栅介质堆栈的电性能测量，采用MOS结构进行表征，在衬底单晶硅基片的背面，采用射频磁控溅射沉积技术，沉积厚度为100nm的金属Ag涂层，作为MOS结构的背电极。
(2)在探针台上，将两个探针分别扎在金属栅电极和背电极上。采用Keithley4200半导体测试系统对于所得非晶栅介质堆栈的MOS结构电容和漏电流性能进行测试，结果如图所示，图1为非晶高k栅介质堆栈MOS结构的高频电容-电压(C-V)曲线图；图2为非晶CeO2-HfO2高k栅介质堆栈漏MOS结构的电流性能的曲线图。对于本发明所得的非晶CeO2-HfO2薄膜，从C-V曲线中推导出的介电常数为16，厚度为10nm的非晶CeO2-HfO2薄膜在-1V偏压时，具有较小的漏电流密度，仅为5×10-3A/cm2。
Claims (9)
1.一种非晶高k栅介质堆栈，其特征在于：该栅介质堆栈包括单晶硅基片、采用磁控共溅射法在该单晶硅基片上沉积的非晶CeO2-HfO2薄膜、以及采用磁控溅射法或热蒸发沉积法沉积的金属栅电极。
2.根据权利要求1所述的非晶高k栅介质堆栈，其特征在于：所述金属栅电极为铂、氮化钛、钨或氮化钽。
3.根据权利要求1所述的非晶高k栅介质堆栈，其特征在于：所述非晶CeO2-HfO2薄膜的厚度为5～20nm。
4.根据权利要求3所述的非晶高k栅介质堆栈，其特征在于：所述非晶CeO2-HfO2薄膜作为栅介质层的介电常数为16～25。
5.根据权利要求1所述的非晶高k栅介质堆栈，其特征在于：所述非晶CeO2-HfO2薄膜物理厚度为10nm时，在栅压为1伏下，非晶高k栅介质堆栈的漏电流密度为5×10-3A/cm2。
6.一种权利要求1所述非晶高k栅介质堆栈的制备方法，其特征在于：该方法包括如下步骤：
(1)将单晶硅基片和氧化铪、氧化铈陶瓷靶材分别放入磁控溅射设备中，将磁控溅射设备抽至高真空10-4Pa，按氧气与氩气的流量比为1∶10～1∶1通入氧气和氩气的混合气体，在0.1～5Pa条件下，对氧化铪和氧化铈陶瓷靶材进行磁控共溅射，在单晶硅基片上沉积形成非晶CeO2-HfO2薄膜；
(2)采用磁控溅射法或热蒸发沉积法向非晶CeO2-HfO2薄膜上沉积金属栅电极，得到非晶高k栅介质堆栈。
7.根据权利要求6所述的制备方法，其特征在于：所述氧化铪、氧化铈陶瓷靶材的纯度大于99.95％。
8.根据权利要求6所述的制备方法，其特征在于：在步骤(1)中单晶硅基片与氧化铪、氧化铈陶瓷靶材之间的距离为20～50mm。
9.根据权利要求6所述的制备方法，其特征在于：所述步骤(1)在单晶硅基片上沉积形成的非晶CeO2-HfO2薄膜的厚度为5～20nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104085363A CN103165665A (zh) | 2011-12-09 | 2011-12-09 | 一种非晶高k栅介质堆栈及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104085363A CN103165665A (zh) | 2011-12-09 | 2011-12-09 | 一种非晶高k栅介质堆栈及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103165665A true CN103165665A (zh) | 2013-06-19 |
Family
ID=48588599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011104085363A Pending CN103165665A (zh) | 2011-12-09 | 2011-12-09 | 一种非晶高k栅介质堆栈及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103165665A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090256177A1 (en) * | 2005-01-17 | 2009-10-15 | Park Hee-Sook | Semiconductor device including an ohmic layer |
| CN102054858A (zh) * | 2009-11-06 | 2011-05-11 | 北京有色金属研究总院 | 一种非晶三元高k栅介质材料及其制备方法 |
-
2011
- 2011-12-09 CN CN2011104085363A patent/CN103165665A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090256177A1 (en) * | 2005-01-17 | 2009-10-15 | Park Hee-Sook | Semiconductor device including an ohmic layer |
| CN102054858A (zh) * | 2009-11-06 | 2011-05-11 | 北京有色金属研究总院 | 一种非晶三元高k栅介质材料及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 杨萌萌等: ""CeO2的掺杂对HfO2栅介质电学特性的影响"", 《2011中国材料研讨会论文摘要集》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105924137A (zh) | In-Ga-Sn系氧化物烧结体、靶、氧化物半导体膜、及半导体元件 | |
| Li et al. | Ni doping significantly improves dielectric properties of La2O3 films | |
| CN103928233A (zh) | 具有稳定电极结构的薄膜电容器及其制备方法 | |
| CN102054858B (zh) | 一种非晶三元高k栅介质材料及其制备方法 | |
| CN101660128A (zh) | 一种栅电介质材料立方相HfO2薄膜及其制备方法 | |
| TW459305B (en) | Method for making gate oxide film | |
| CN102168268A (zh) | 一种金属纳米晶的制备方法 | |
| CN101831618B (zh) | 一种TiO2/ZrO2两层堆栈结构高介电常数栅介质薄膜及其制备方法 | |
| Zhu et al. | Effect of Zn7Sb2O12 pre-synthesis on microstructure and properties of ZnO varistor ceramics | |
| CN102456725B (zh) | 一种单晶高k栅介质材料及其制备方法 | |
| CN103165665A (zh) | 一种非晶高k栅介质堆栈及其制备方法 | |
| Pampillón et al. | Optimization of in situ plasma oxidation of metallic gadolinium thin films deposited by high pressure sputtering on silicon | |
| CN101635308B (zh) | 高k栅介质材料及其制备方法 | |
| CN103187252A (zh) | 一种界面钝化改善高k栅介质性能的方法 | |
| CN108172613A (zh) | 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法 | |
| Ze-Bo et al. | Annealing effects on the structure and electrical characteristics of amorphous Er2O3 films | |
| CN1312738C (zh) | 制备稳定的稀土氧化物栅介电薄膜的方法 | |
| CN102864412A (zh) | 非晶氧化镧薄膜的制备方法 | |
| CN101510556B (zh) | 一种双层高介电常数栅介质薄膜及其制备方法 | |
| CN101930915B (zh) | 一种钼铝氮金属栅的制备方法 | |
| CN102732954B (zh) | 一种单晶高k栅介质材料及其制备方法 | |
| CN100442458C (zh) | 一种制备三元高介电常数栅介质材料的方法 | |
| Zhu et al. | Structural and electrical characteristics of amorphous ErAlO gate dielectric films | |
| CN103839984A (zh) | 一种InP/高κ栅介质堆栈结构及其制备方法 | |
| CN1256756C (zh) | 高介电系数栅电介质材料氮铝酸铪薄膜及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130619 |