CN103137457A - FinFET接触结构的制造方法 - Google Patents

FinFET接触结构的制造方法 Download PDF

Info

Publication number
CN103137457A
CN103137457A CN2011103982910A CN201110398291A CN103137457A CN 103137457 A CN103137457 A CN 103137457A CN 2011103982910 A CN2011103982910 A CN 2011103982910A CN 201110398291 A CN201110398291 A CN 201110398291A CN 103137457 A CN103137457 A CN 103137457A
Authority
CN
China
Prior art keywords
semiconductor fin
shaped thing
finfet
side wall
contact structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103982910A
Other languages
English (en)
Inventor
韩秋华
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2011103982910A priority Critical patent/CN103137457A/zh
Publication of CN103137457A publication Critical patent/CN103137457A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种FinFET接触结构的制造方法，在FinFET的半导体鳍状物两侧形成高度低于半导体鳍状物的侧墙，并利用钴钨磷在半导体鳍状物和侧墙的顶面形成接触结构，变相的增大了半导体鳍状物用于进行集成电路金属互连的面积，使得在进行互连时可以保持关键尺寸，且由于钴钨磷的低电阻性能，进而降低了金属互连的电阻。

Description

FinFET接触结构的制造方法
技术领域
本发明涉及半导体器件领域，尤其涉及一种FinFET接触结构及其制造方法。
背景技术
随着半导体技术的发展，作为其发展标志之一的金属氧化物半导体晶体管(MOSFET)的特征尺寸一直遵循摩尔定律不断缩小。为了适应集成电路小型化和高性能的要求，近些年来，三维集成技术得到广泛重视，以MOS为例，即发展出水平多面栅结构、纵向多面栅结构等三维结构。
三维结构的多面栅MOSFET可根据栅与衬底平行或是垂直的位置关系直观的分为水平多面栅MOSFET(Planar DG)以及纵向多面栅MOSFET。另外，根据电流流向与衬底的关系纵向多面栅MOSFET又分为FinFET(FinField-effect transistor，鳍式场效晶体管)结构(电流方向平行于衬底)和Sidewall结构(电流方向垂直于衬底)。
图1a示出了现有典型的FinFET三维视图，FinFET包括半导体基板1上长度上沿y方向形成的半导体鳍状物2，半导体鳍状物2在x方向上具有一定的宽度；多晶硅栅极5沿x方向上包围半导体鳍状物2的一个顶面和两个垂直侧面，在半导体鳍状物2长度方向的两端离子注入形成源/漏极；图1b为图1a沿A-A’方向的截面图，栅氧化物6将多晶硅栅极5与半导体鳍状物2隔开，多晶硅栅极5能够在半导体鳍状物2的三个包围面感应出导电沟道。
在22nm工艺节点，半导体鳍状物的宽度在15-20nm之间，在进行集成电路互连时，由于半导体鳍状物的宽度限制，会导致集成电路间的器件难以与FinFET通过连接孔进行连接，进而使半导体关键尺寸增大。
在现有技术中，一般通过在半导体鳍状物的源/漏极上通过外延生长硅，以增大半导体鳍状物顶部面积，使得源/漏极便于接触。现实实现上述工艺时，外延生长会增加工艺的复杂性和成本，且外延生长的硅虽然可经过后期掺杂增加其导电性，但是无疑会增加集成电路的互连电阻。
发明内容
本发明提供了一种FinFET接触结构的制造方法，解决现有技术工艺复杂且互连电阻高的问题。
本发明采用的技术手段如下：一种FinFET接触结构的制造方法，包括：
提供FinFET结构，在半导体鳍状物上沉积镍；
快速退火；
在半导体鳍状物宽度方向两侧沉积形成侧墙，所述侧墙高度低于所述半导体鳍状物的高度；
利用化学镀在所述半导体鳍状物及侧墙顶面形成钴钨磷接触结构。
进一步，所述沉积镍的工艺为：在Ar气环境下进行直流溅射，直流功率为1500～3000W，Ar气流量为20～50sccm。
进一步，所述快速退火的温度为：300～500℃，时间为20～60s。
进一步，所述在半导体鳍状物宽度方向两侧沉积SiN形成侧墙。
进一步，所述钴钨磷中钴、钨、磷原子比(40～80)∶(5～20)∶(11～25)，所述钴钨磷接触结构的厚度为5nm～50nm。
采用本发明形成的FinFET接触结构制作方法，在FinFET的半导体鳍状物两侧形成高度低于半导体鳍状物的侧墙，并利用钴钨磷在半导体鳍状物和侧墙的顶面形成接触结构，变相的增大了半导体鳍状物用于进行集成电路金属互连的面积，使得在进行互连时可以保持关键尺寸，且由于钴钨磷的低电阻性能，进而降低了金属互连的电阻。
附图说明
图1a、图1b为现有FinFET示意图；
图2为本发明FinFET接触结构的制造方法流程示意图；
图3a～3c为本发明FinFET接触结构的制造方法流程结构示意图；
图4为本发明FinFET接触结构进行金属互连时效果示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
参照图2，本发明提供了一种FinFET接触结构的制造方法，包括：
提供FinFET结构，在半导体鳍状物上沉积镍；
快速退火；
在半导体鳍状物宽度方向两侧沉积形成侧墙，侧墙高度低于半导体鳍状物的高度；
利用化学镀在半导体鳍状物及侧墙顶面形成钴钨磷接触结构。
以图3a～图3c为具体实施例，对本发明的方法进行详细阐述。
如图3a所示，首先提供FinFET结构，FinFET包括半导体基板11上长度上沿y方向形成的半导体鳍状物12，半导体鳍状物12在x方向上具有一定的宽度；多晶硅栅极15沿x方向上包围半导体鳍状物12的一个顶面和两个垂直侧面，在半导体鳍状物12长度方向的两端离子注入形成源/漏极(未示出)；
图3b为图3a沿B-B’方向上的截面图，参照图3b，在半导体鳍状物12的表面沉积Ni，优选利用在Ar气环境下进行直流溅射，直流功率为1500～3000W，Ar气流量为20～50sccm，并快速退火，优选快速退火的温度为：300～500℃，时间为20～60s，以在半导体鳍状物表面形成SiNi12’，SiN12’可以降低寄生电阻，并且SiNi12’为可为后续的化学镀CoWP提供理想的导电表面；在半导体鳍状物宽度方向两侧沉积SiN形成侧墙13，侧墙13的高度(z方向)小于半导体鳍状物的高度，进而生成凸形台阶。
参照图3c，在利用化学镀在半导体鳍状物及侧墙顶面形成钴钨磷CoWP接触结构，CoWP的厚度为优选为5nm～50nm，CoWP中钴、钨、磷原子比优选为(40～80)∶(5～20)∶(11～25)。
图4为进行金属互连时效果示意图，在沉积了层间介质层17，并在对应半导体鳍状物的位置刻蚀形成接触孔18，沉积金属填充接触孔18，接触孔18只需与在半导体鳍状物顶面上的CoWP形成接触即可实现良好的集成电路金属互连，而不需要完全对准和直接与半导体鳍状物进行接触。
因此，在FinFET的半导体鳍状物两侧形成高度低于半导体鳍状物的侧墙，并利用钴钨磷在半导体鳍状物和侧墙的顶面形成接触结构，变相的增大了半导体鳍状物用于进行集成电路金属互连的面积，使得在进行互连时可以保持关键尺寸，且由于CoWP的低电阻性能，进而降低了金属互连的电阻。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (5)

1.一种FinFET接触结构的制造方法，包括：
提供FinFET结构，在半导体鳍状物上沉积镍；
快速退火，在半导体鳍状物上形成NiSi；
在半导体鳍状物宽度方向两侧沉积形成侧墙，所述侧墙高度低于所述半导体鳍状物的高度；
利用化学镀在所述半导体鳍状物及侧墙顶面形成钴钨磷接触结构。
2.根据权利要求1所述的方法，其特征在于，所述沉积镍的工艺为：在Ar气环境下进行直流溅射，直流功率为1500～3000W，Ar气流量为20～50sccm。
3.根据权利要求1所述的方法，其特征在于，所述快速退火的温度为：300～500℃，时间为20～60s。
4.根据权利要求1所述的方法，其特征在于，所述在半导体鳍状物宽度方向两侧沉积SiN形成侧墙。
5.根据权利要求1所述的方法，其特征在于，所述钴钨磷中钴、钨、磷原子比40～80∶5～20∶11～25，所述钴钨磷接触结构的厚度为5nm～50nm。
CN2011103982910A 2011-12-05 2011-12-05 FinFET接触结构的制造方法 Pending CN103137457A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103982910A CN103137457A (zh) 2011-12-05 2011-12-05 FinFET接触结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103982910A CN103137457A (zh) 2011-12-05 2011-12-05 FinFET接触结构的制造方法

Publications (1)

Publication Number Publication Date
CN103137457A true CN103137457A (zh) 2013-06-05

Family

ID=48497111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103982910A Pending CN103137457A (zh) 2011-12-05 2011-12-05 FinFET接触结构的制造方法

Country Status (1)

Country Link
CN (1) CN103137457A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2726125Y (zh) * 2004-08-11 2005-09-14 台湾积体电路制造股份有限公司 半导体鳍式元件的接触窗
US20050242395A1 (en) * 2004-04-30 2005-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET transistor device on SOI and method of fabrication
JP2006120727A (ja) * 2004-10-19 2006-05-11 Renesas Technology Corp 半導体装置の製造方法およびそれによって得られる半導体装置
CN1794441A (zh) * 2004-12-22 2006-06-28 国际商业机器公司 用于铜互连的可制造CoWP金属帽盖方法
JP2007123415A (ja) * 2005-10-26 2007-05-17 Sharp Corp 半導体装置およびその製造方法
US20080001464A1 (en) * 2006-06-29 2008-01-03 L&P Property Management Company Seat Suspension System and Seat Cushion Module Holder
US20080054371A1 (en) * 2006-08-31 2008-03-06 Sven Beyer Transistor having a locally provided metal silicide region in contact areas and a method of forming the transistor
US20080237867A1 (en) * 2007-03-28 2008-10-02 International Business Machines Corporation Low contact resistance metal contact

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242395A1 (en) * 2004-04-30 2005-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET transistor device on SOI and method of fabrication
CN2726125Y (zh) * 2004-08-11 2005-09-14 台湾积体电路制造股份有限公司 半导体鳍式元件的接触窗
JP2006120727A (ja) * 2004-10-19 2006-05-11 Renesas Technology Corp 半導体装置の製造方法およびそれによって得られる半導体装置
CN1794441A (zh) * 2004-12-22 2006-06-28 国际商业机器公司 用于铜互连的可制造CoWP金属帽盖方法
JP2007123415A (ja) * 2005-10-26 2007-05-17 Sharp Corp 半導体装置およびその製造方法
US20080001464A1 (en) * 2006-06-29 2008-01-03 L&P Property Management Company Seat Suspension System and Seat Cushion Module Holder
US20080054371A1 (en) * 2006-08-31 2008-03-06 Sven Beyer Transistor having a locally provided metal silicide region in contact areas and a method of forming the transistor
US20080237867A1 (en) * 2007-03-28 2008-10-02 International Business Machines Corporation Low contact resistance metal contact

Similar Documents

Publication Publication Date Title
TWI749102B (zh) 鰭狀場效電晶體與其形成方法
US8866188B1 (en) Semiconductor devices and methods of manufacture thereof
US10553691B2 (en) Field effect transistor devices having gate contacts formed in active region overlapping source/drain contacts
CN103996711B (zh) 半导体器件及其制造方法
US9202920B1 (en) Methods for forming vertical and sharp junctions in finFET structures
KR101891458B1 (ko) Iii-v 반도체 재료 층을 갖는 반도체 디바이스
CN106920776A (zh) 鳍式晶体管的形成方法
KR20160044393A (ko) 콘택 저항 감소 기법
TW201701481A (zh) 用於ｐｍｏｓ整合之第ｉｖ族電晶體
KR101622037B1 (ko) 소스 및 드레인 상에 상이한 실리사이드들을 갖는 나노와이어 mosfet
US20190198635A1 (en) Air gap spacer with wrap-around etch stop layer under gate spacer
CN103545372A (zh) 具有沟槽场板的FinFET
US9601586B1 (en) Methods of forming semiconductor devices, including forming a metal layer on source/drain regions
KR101696998B1 (ko) 소스와 드레인을 상호연결시키는 반도체 시트 유닛을 포함하는 반도체 디바이스 및 그 제조방법
CN110246899A (zh) 一种具有双层侧墙结构的纳米片环栅场效应晶体管
TW201946156A (zh) 半導體元件及其製造方法
WO2023040421A1 (en) Bottom junction and contact area structures for vertical transport field-effect transistors
TWI556439B (zh) 用於ｐｍｏｓ整合之第ｉｖ族電晶體
CN103137457A (zh) FinFET接触结构的制造方法
CN114759093A (zh) 一种低导通电阻的双栅横向双扩散金属氧化物半导体器件
TWI720604B (zh) 半導體裝置及其製造方法
US10269648B1 (en) Method of fabricating a semiconductor device structure
CN104900662A (zh) 半导体器件及其形成方法
CN108511344A (zh) 垂直纳米线晶体管与其制作方法
TWI819341B (zh) 半導體結構及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130605